KR101004275B1 - 전자 모듈 및 전자 모듈의 제조 방법 - Google Patents

전자 모듈 및 전자 모듈의 제조 방법 Download PDF

Info

Publication number
KR101004275B1
KR101004275B1 KR1020080061897A KR20080061897A KR101004275B1 KR 101004275 B1 KR101004275 B1 KR 101004275B1 KR 1020080061897 A KR1020080061897 A KR 1020080061897A KR 20080061897 A KR20080061897 A KR 20080061897A KR 101004275 B1 KR101004275 B1 KR 101004275B1
Authority
KR
South Korea
Prior art keywords
ground electrode
insulating layer
cutting
electronic
layer
Prior art date
Application number
KR1020080061897A
Other languages
English (en)
Other versions
KR20090004600A (ko
Inventor
시게루 아사미
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20090004600A publication Critical patent/KR20090004600A/ko
Application granted granted Critical
Publication of KR101004275B1 publication Critical patent/KR101004275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

과제
전자 부품의 실장 면적을 증대시킬 수 있으며, 또한 그라운드 전극과 금속 실드의 접속 불량을 억제하여 그라운드 전극과 도전성 실드의 접속 강도를 충분히 확보할 수 있는 전자 모듈 및 그 제조 방법을 제공한다.
해결 수단
전자 모듈 (100) 은 반도체 장치 (30) 등이 내장된 다층 기판 (1) 상에 전자 부품 (60) 이 실장되고, 이들이 에폭시 수지 등의 밀봉층 (110) 으로 밀봉되고, 게다가 밀봉층 (110) 및 다층 기판 (1) 이 금속 실드 (120) 로 덮인 것이다. 다층 기판 (1) 과 금속 실드 (120) 는 다층 기판 (1) 의 일부를 절삭함으로써 노출된 그라운드 전극 (GN) 에 의해 전기적으로 접속되어 있다.
전자 모듈

Description

전자 모듈 및 전자 모듈의 제조 방법{ELECTRONIC MODULE AND FABRICATION METHOD THEREOF}
본 발명은 전자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자 기기의 소형화 및 고성능화에 수반하여, 탑재되는 전자 모듈에도 소형화 및 고성능화가 요구되고 있다. 도 11 은 종래의 전자 모듈 (200) 의 주요부를 나타내는 사시도이고, 도 12 는 전자 모듈 (200) 의 XⅡ-XⅡ 선에서 본 단면도이다.
도 11 및 도 12 에 나타내는 바와 같이, 전자 모듈 (200) 은 적어도 편면에 전자 부품 (220) 이 실장된 회로 기판 (210) 과, 전자 부품 (220) 을 덮는 에폭시 수지 등으로 구성되는 밀봉층 (225) 과, 밀봉층 (225) 을 덮도록 형성된 금속 실드 (230) 를 구비하여 구성된다. 금속 실드 (230) 는 외부로부터의 전자파를 차폐하여 회로 특성을 안정화시킴과 함께, 전자 부품 (220) 이 발하는 전자파를 외부로 누출시키지 않는 것과 같은, 전자 부품 (220) 을 정상적으로 동작시키는 역할을 담당하고 있다.
도 13 은 밀봉층 (225) 및 금속 실드 (230) 가 형성되기 전의 회로 기판 (210) 의 상면도이다. 동 도면에 나타내는 바와 같이, 회로 기판 (210) 상의 주연부에는 그라운드 전극 (221) 이 형성되어 있다. 이 회로 기판 (210) 을 에폭시 수지 등으로 이루어지는 밀봉층 (225) 으로 덮은 후, 다이싱 블레이드 등의 절단날 또는 절삭날 (도시 생략) 을 사용하여 그라운드 전극 (221) 상의 밀봉층 (225) 부위를 절삭함으로써 그라운드 전극 (221) 을 노출시킨다.
그 후에, 밀봉층 (225) 및 노출된 그라운드 전극 (221) 상에 도금 등에 의해 금속 실드 (230) 를 형성함으로써, 그라운드 전극 (221) 과 금속 실드 (230) 를 전기적ㆍ기계적으로 접속한다 (예를 들어, 특허 문헌 1 참조).
[특허 문헌 1] 일본 공개특허공보 2004-193187호
그러나, 종래의 전자 모듈 (200) 은, 그라운드 전극 (221) 이 회로 기판 (210) 의 표면 상에 있기 때문에, 그라운드 전극 (221) 에 의해 회로 기판 (210) 주연부의 영역 면적이 점유되고, 이로써, 회로 기판 (210) 상으로의 전자 부품 (220) 의 실장 면적이 제한된다는 문제가 있다. 또한, 종래의 전자 모듈 (200) 은, 전자 부품 (220) 의 실장 면적을 확보한다는 관점에서, 금속 실드 (230) 와 그라운드 전극 (221) 의 접속 신뢰성 및 접속 강도를 높이기 위해 그라운드 전극 (221) 의 노출 면적을 충분히 크게 설정하기는 어려워, 그라운드 전극 (221) 과 금속 실드 (230) 의 전기적 및 기계적 접속 강도가 부족해진다는 우려도 있다.
게다가 또한, 절단날을 사용하여 밀봉층 (225) 을 절삭할 때에는, 회로 기판 (210) 의 위치 어긋남 등으로 인하여, 절단날에 의한 실제 절삭 위치가 회로 기판 (210) 에 설정된 목표 위치에서 어긋나고, 그 결과, 목적하는 그라운드 전극 (221) 이 노출되지 않아, 그라운드 전극 (221) 과 금속 실드 (230) 의 접속 불량이 발생하는 등의 문제도 생길 수 있다.
그래서, 본 발명은 상기 사정을 감안하여 이루어진 것으로서, 전자 부품의 실장 면적을 증대시킬 수 있음과 함께, 그라운드 전극과 도전성 실드의 접속 강도를 충분히 확보할 수 있으며, 게다가 절삭 위치의 어긋남이 발생해도 그라운드 전극과 금속 실드의 접속 불량을 억제할 수 있는 전자 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 의한 전자 모듈은, 절연층과, 절연층 내에 형성되어 있으며, 절연층의 측면으로부터 일부가 노출된 그라운드 전극과, 절연층 상에 실장된 전자 부품과, 전자 부품을 밀봉하는 밀봉층과, 밀봉층을 피복하고, 그라운드 전극의 노출 부위에서 그라운드 전극과 전기적으로 접속된 도전성 실드를 구비한다.
이러한 구성의 전자 모듈에서는, 절연층 상에 실장된 전자 부품이 밀봉층으로 밀봉되고, 그 전체가 도전성 실드로 덮여 있으며, 그 도전성 실드가 절연층으로부터 일부가 노출된 그라운드 전극과 전기적으로 접속되어, 통상적으로 그라운드 전극이 케이싱 접지 등의 접지 전위에 접속됨으로써, 전자 부품이 외부로부터 전자기 적으로 실드 (차폐) 된다. 이와 같이, 기판 표면에 노출된 그라운드 전극에 도전성 실드를 씌우도록 접속하는 것이 아니라, 그라운드 전극의 일부를 절연층의 측면으로부터 노출시키고, 그 노출 부위에서 도전성 실드와 접속함으로써, 종래의 전자 모듈에서 필요했던 기판 표면 상의 그라운드 전극을 형성하기 위한 주연 영역이 삭감된다. 바꾸어 말하면, 전자 부품의 실장 하방의 외측 가장자리에서 그라운드 전극과 도전성 실드가 접속되기 때문에, 양자의 접속 영역을 별도로 확보할 필요가 없다.
또, 그라운드 전극을 절연층의 측면으로부터 노출시키려면, 절연층을 깊이 방향으로 굴삭 또는 절삭하면 되어, 깊이 방향의 레벨을 맞추어 밀봉층을 제거하여 그라운드 전극의 표면을 노출시키는 종래에 비해 그라운드 전극의 일부가 확실하게 드러나기 때문에, 종래의 전자 모듈에서 염려되는 절삭시의 위치 어긋남에 의한 그라운드 전극의 비노출이 확실하게 해소되어, 도전성 실드와의 접속을 확실하게 하고, 또한 양자의 접속 불량이 방지된다.
또한, 반도체 장치 (IC) 등의 능동 부품이 내장된 기판 모듈 등에, 전자 부품으로서 예를 들어, 저항이나 커패시터와 같은 수동 부품이 실장된 전자 모듈에서는, 기판 모듈의 절연층 내에 이미 그라운드 전극이 형성되어 있는 경우가 많아, 이 경우, 그 기판 모듈 내의 기존의 그라운드 전극을 전자 모듈의 그라운드 전극으로서 겸용할 수 있다. 그 결과, 전자 모듈의 실드용의 새로운 그라운드 전극을 형성할 필요가 없어 공정 및 구성 부재가 삭감되어, 생산성이 현격히 향상된다.
여기에서, 상기 구성에서는, 노출 부위를 갖는 그라운드 전극이, 절연층의 수직 방향에 복수 존재하는 것이 바람직하다. 이와 같이 절연층의 수직 방향으로 노출된 그라운드 전극이 복수 존재하도록 구성함으로써, 절연층의 측면에 있어서의 그라운드 전극의 노출 면적이 확대되어, 도전성 실드의 접속 강도를 더욱 증대시킬 수 있게 된다.
또, 절연층의 측면에 있어서의 그라운드 전극의 노출 부위 측면이, 절연층의 수선 방향 (절연층의 평면 방향에 수직인 방향 ; 법선 방향) 에 대해 소정의 기울기 (테이퍼) 를 갖는 것이 바람직하다. 이와 같이 구성하면, 그라운드 전극이 말하자면 비스듬하게 절단되기 때문에, 그 노출 면적은, 그라운드 전극을 수직으로 절단한 경우의 노출 면적보다 커진다. 따라서, 그라운드 전극과 도전성 실드의 접속 면적이 더욱 증대된다.
여기에서, 상기 구성에 있어서는, 절연층의 바닥 단부가 도전성 실드의 단면보다 내측에 위치하는 것이 바람직하다. 이와 같이 구성하면, 도전성 실드보다 절연층이 외측으로 돌출되지 않아 기판의 실질적인 유효 면적을 크게 할 수 있어, 모듈의 소형화를 도모할 수 있게 된다.
또, 본 발명에 의한 전자 모듈의 제조 방법은, 전자 부품을 구비하는 복수의 전자 모듈을 제조하는 방법으로서, 절연층 내에 그라운드 전극을 형성하는 공정과, 절연층 상에 복수의 전자 모듈에 구비되는 복수의 전자 부품을 실장하는 공정과, 절연층 및 복수의 전자 부품 상에 복수의 전자 부품을 밀봉하는 밀봉층을 형성하는 공정과, 절연층의 측면으로부터 그라운드 전극의 일부가 노출되도록 절연층 및 밀봉층을 절삭하는 공정과, 밀봉층을 피복하고, 그라운드 전극의 노출 부위에서 그라운드 전극과 전기적으로 접속하는 도전성 실드를 형성하는 공정을 갖는다. 이러한 구성에 의하면, 상기 본 발명에 의한 복수의 전자 모듈을 유효하게 제조할 수 있다.
여기에서, 절연층 내에 그라운드 전극을 형성하는 공정에서는, 각 전자 모듈이 형성되는 영역 중 적어도 2 개의 영역에 걸쳐 있는 그라운드 전극을 형성하고, 절연층 및 밀봉층을 절삭하는 공정에서는, 각 전자 모듈이 형성되는 영역을 획정하도록, 그리고, 절연층의 측면으로부터 그라운드 전극의 일부가 노출되도록 절연층 및 밀봉층을 절삭하는 것이 바람직하다.
이러한 구성에 의하면, 상기 본 발명에 의한 복수의 전자 모듈을 유효하게 제조할 수 있을 뿐만 아니라, 그라운드 전극을 각 전자 모듈이 형성되는 영역 중 적어도 2 개의 영역에 걸쳐 형성하고, 복수의 전자 모듈에 구비되는 복수의 전자 부품을 실장하여 전체를 밀봉층으로 밀봉한 후, 개개의 전자 모듈을 절단하여 나누도록 절연층을 절삭하여 그라운드 전극을 분할하여 노출시키고, 그 상태에서 복수의 전자 모듈 전체에 도전성 실드를 형성하여 일시에 실드를 완성시키고 나서 개편화(個片化)하기 때문에, 생산성을 향상시킬 수 있게 된다. 또, 전자 모듈의 기판 주연부 상에 전자 부품의 실장 영역과는 별도로 그라운드 전극과 도전성 실드의 접속 영역을 확보할 필요가 없기 때문에, 전자 모듈 영역 간의 거리를 좁힐 수 있고, 1 개의 공통 기판에 있어서의 전자 모듈의 배치 밀도를 높일 수 있어, 생산성이 더욱 향상된다.
이 때, 그라운드 전극을 형성하는 공정에서는, 그라운드 전극을 절연층의 수직 방향으로 복수 형성하고, 절연층 및 밀봉층을 절삭하는 공정에서는, 절연층의 측면으로부터 복수의 그라운드 전극이 노출되도록 절삭하는 것이 바람직하다. 예를 들어, 복수의 절연층과 복수의 그라운드 전극을 교대로 적층하여 형성해 두고, 그 절연층을 깊이 방향으로 절삭함으로써, 복수의 그라운드 전극을 간이하고 그리고 확실하게 절연층의 측면으로부터 노출시킬 수 있다.
또, 절연층 및 밀봉층을 절삭하는 공정에서는, 절연층의 측면에 있어서의 그라운드 전극의 노출 부위가 절연층의 수선 방향에 대해 소정의 기울기 (테이퍼) 를 갖도록 절삭하는 것이 바람직하다. 구체적으로는, 예를 들어, 선단부 측벽이 첨탑 형상 (앞부분이 가는 형상) 인 절삭날의 그 선단부가 절연층에 있어서의 그라운드 전극의 매립 부위까지 달하는 다이싱을 행할 수 있다.
또, 복수의 전자 모듈을 개편화하는 공정은, 절삭한 면과 반대의 면으로부터, 절삭 위치까지 절삭 깊이를 형성하여 절단하는 공정을 포함하고, 절삭 깊이를 형성하여 절단하는 공정에서는, 절연층의 바닥 단부가 도전성 실드의 단면보다 내측에 위치하도록 절삭 깊이를 형성하는 것이 바람직하다. 이 방법에 의하면, 전자 모듈을 개편화할 때, 절단 영역이 도전성 실드보다 외측으로 돌출되지 않아 기판의 실질적인 유효 면적을 크게 할 수 있어, 모듈의 소형화를 도모할 수 있게 된다. 여기에서, 절삭 깊이를 형성하여 절단하는 공정에서는, 절삭에 사용한 절단날보다 날 두께가 두꺼운 절단날을 사용하여 절삭 깊이를 형성하는 것이 바람직하다.
본 발명의 전자 모듈 및 그 제조 방법에 의하면, 전자 부품을 실드하기 위한 도전성 실드와, 절연층의 측면에 노출된 그라운드 전극이 접속되기 때문에, 종래의 기판 주연부에 형성되어 있었던 그라운드 전극 나아가서는 그 형성 영역을 삭감하여 전자 부품의 실장 면적을 증대시켜 더 나은 고밀도 실장에 의한 소형화를 실현할 수 있음과 함께, 그라운드 전극과 도전성 실드를 확실하게 접속할 수 있으며, 또 그라운드 전극의 비노출에 의한 접속 불량을 방지하여, 제품의 신뢰성 및 수율 그리고 생산성을 향상시킬 수 있게 된다.
이하에, 본 발명의 실시형태에 대하여 도면을 참조하여 설명한다. 또한, 도면 중 동일한 요소에는 동일한 부호를 붙이고, 중복되는 설명을 생략한다. 또, 상하 좌우 등의 위치 관계는 특별히 언급하지 않는 한 도면에 나타내는 위치 관계에 기초하는 것으로 한다. 또한, 도면의 치수 비율은 도시하는 비율에 한정되는 것은 아니다. 또, 이하의 실시형태는, 본 발명을 설명하기 위한 예시로서, 본 발명을 그 실시형태만으로 한정하려는 취지는 아니다. 또한, 본 발명은 그 요지를 일탈하지 않는 한 여러 가지 변형이 가능하다.
제 1 실시형태
도 1 은 본 실시형태에 관련된 전자 모듈의 주요부를 나타내는 개략 단면도이다. 전자 모듈 (100) 은 전자 부품 (60) 이 실장됨과 함께 반도체 장치 (30) 등이 내장된 다층 기판 (1) 과, 이 다층 기판 (1) 에 실장되어 있는 전자 부품 (60) 을 에폭시 수지 등으로 밀봉한 밀봉층 (110) 과, 이 밀봉층 (110) 및 다층 기판 (1) 을 덮는 금속 실드 (120) 를 구비하는 것이다. 다층 기판 (1) 과 금속 실드 (120) 는 다층 기판 (1) 의 일부를 절삭함으로써 노출된 그라운드 전극 (GN) 에 의해 전기적으로 접속되어 있다.
다층 기판 (1) 은 기체 (基體) (10) 의 일방의 면 (도시 하면) 상에 수지층 (41) 이 형성되어 있으며, 수지층 (41) 의 내부에 반도체 장치 (30) 가 매립되어 배치된 것이다. 기체 (10) 의 타방의 면 (도시 상면) 상에는 그라운드 전극 (GN) 을 포함하는 배선 (51) 이 형성되어 있으며, 기체 (10) 의 일방의 면상에 배치된 반도체 장치 (30) 와 기체 (10) 의 타방의 면상에 배치된 배선 (51) 은 접속 부위 (13) 에서 전기적으로 접속되어 있다.
수지층 (41) 의 도시 하면 (기체 (10) 와는 반대측의 면) 에는 그라운드 전 극 (GN) 을 포함하는 배선 (52) 이 형성되어 있으며, 기체 (10) 상의 배선 (51) 과 수지층 (41) 상의 배선 (52) 은 수지층 (41) 을 관통하는 비아 (53) 를 개재하여 전기적으로 접속되어 있다. 또, 수지층 (41) 의 배선 (52) 측의 면상에는 수지층 (42) 이 형성되어 있다.
또한, 기체 (10) 의 배선 (51) 측의 면상에는 수지층 (43) 이 형성되어 있으며, 수지층 (43) 의 표면에는 배선 (56) 이 형성되어 있다. 배선 (56) 과 배선 (51) 은 수지층 (43) 을 관통하는 비아 (57) 를 개재하여 전기적으로 접속되어 있으며, 배선 (56) 에는 저항이나 커패시터 등의 전자 부품 (60) 이 설치되어 있다. 이와 같이 수지층 (41, 42, 43) 으로 본 발명에 있어서의 「수지층」이 구성되어 있다.
여기에서, 수지층 (절연층 ; 41, 42, 43) 에 사용되는 재료로는, 구체적으로는, 예를 들어, 비닐벤질 수지, 폴리비닐벤질에테르 화합물 수지, 비스말레이미드트리아진 수지 (BT 레진), 폴리페닐렌에테르 (폴리페닐렌에테르옥사이드) 수지 (PPE, PPO), 시아네이트에스테르 수지, 에폭시 + 활성 에스테르 경화 수지, 폴리페닐렌에테르 수지 (폴리페닐렌옥사이드 수지), 경화성 폴리올레핀 수지, 벤조시클로부텐 수지, 폴리이미드 수지, 방향족 폴리에스테르 수지, 방향족 액정 폴리에스테르 수지, 폴리페닐렌술파이드 수지, 폴리에테르이미드 수지, 폴리아크릴레이트 수지, 폴리에테르에테르케톤 수지, 불소 수지, 에폭시 수지, 페놀 수지 또는 벤조옥사진 수지의 단체, 또는, 이들 수지에 실리카, 탤크, 탄산칼슘, 탄산마그네슘, 수산화알루미늄, 수산화마그네슘, 붕산알루미늄 위스커, 티탄산칼륨 섬유, 알루미나, 유리 플레이크, 유리 섬유, 질화탄탈, 질화알루미늄 등을 첨가한 재료, 추가로 이들 수지에 마그네슘, 규소, 티탄, 아연, 칼슘, 스트론튬, 지르코늄, 주석, 네오듐, 사마륨, 알루미늄, 비스무트, 납, 란탄, 리튬 및 탄탈 중 적어도 1 종의 금속을 함유하는 금속 산화물 분말을 첨가한 재료, 또 나아가서는, 이들 수지에 유리 섬유, 아라미드 섬유 등의 수지 섬유 등을 배합한 재료, 또는, 이들 수지를 유리 크로스, 아라미드 섬유, 부직포 등에 함침시킨 재료 등을 들 수 있으며, 전기 특성, 기계 특성, 흡수성, 리플로우 내성 등의 관점에서 적절히 선택하여 사용할 수 있다.
또, 도 2 는 반도체 장치 (30) 의 구조를 개략적으로 나타내는 사시도이다. 반도체 장치 (30) 는 베어칩 상태의 반도체 IC (다이) 등으로서, 대략 직사각형 판상을 이루는 주면 (30a) 에 다수의 랜드 전극 (31) 을 가지고 있다. 또한, 도시에서는, 4 구석에만 랜드 전극 (31) 및 후술하는 범프 (32) 를 표시하고, 그 이외의 랜드 전극 (31) 을 표시하는 것을 생략하였다. 또, 반도체 장치 (30) 의 종류는 특별히 제한되는 것은 아니지만, 예를 들어, CPU 나 DSP 와 같이 동작 주파수가 매우 높은 디지털 IC 를 들 수 있다.
또한, 특별히 한정되는 것은 아니지만, 반도체 장치 (30) 의 이면 (30b) 은 연마되어 있으며, 이로써 반도체 장치 (30) 의 두께 (t) (주면 (30a) 에서 이면 (30b) 까지의 거리) 는 통상의 반도체 IC 에 비해 얇게 되어 있으며, 예를 들어, 바람직하게는 200㎛ 이하, 보다 바람직하게는 20 ∼ 50㎛ 정도가 된다. 또, 이면 (30b) 은 반도체 장치 (30) 를 박형으로 하기 위해, 에칭, 플라즈마 처리, 레이저 처리, 블라스트 연마, 버프 연마, 약품 처리 등에 의한 조면화 처리를 실시하면 바람직하다.
반도체 장치 (30) 의 이면 (30b) 의 연마는 다이싱에 의해 개별의 반도체 장치 (30) 로 분리한 후에 실시할 수 있게 된다. 또한, 웨이퍼 상태에서 다수의 전자 부품에 대해 일괄하여 연마하고, 그 후, 다이싱에 의해 개별의 반도체 장치 (30) 로 분리해도 된다. 또는, 웨이퍼 상태에서 다수의 전자 부품에 대해 일괄하여 연마하고, 그 후, 다이싱에 의해 개별의 반도체 장치 (30) 로 분리한 후에, 당해 개별의 전자 부품을 연마하여 더욱 박형화하는 것을 도모해도 된다.
또, 각 랜드 전극 (31) 에는 도전성 돌기물의 1 종인 범프 (32) (단자) 가 형성되어 있다. 범프 (32) 의 종류는 특별히 제한되지 않으며, 스터드 범프, 플레이트 범프, 도금 범프, 볼 범프 등의 각종의 범프를 예시할 수 있다. 도 시에서는 스터드 범프를 예시하였다. 범프 (32) 로서 스터드 범프를 사용하는 경우에는 은 (Ag) 이나 구리 (Cu) 를 와이어 본딩으로 형성할 수 있으며, 플레이트 범프를 사용하는 경우에는 도금, 스퍼터 또는 증착에 의해 형성할 수 있다. 또, 도금 범프를 사용하는 경우에는 도금에 의해 형성할 수 있으며, 볼 범프를 사용하는 경우에는 땜납 볼을 랜드 전극 (31) 상에 탑재한 후, 이것을 용융시키거나, 크림 땜납을 랜드 전극 상에 인쇄한 후, 이것을 용융시킴으로써 형성할 수 있다. 또, 도전성-페이스트를 스크린 인쇄하고, 이것을 경화시킨 원추상, 원주상 등의 범프나, 금속-페이스트를 인쇄하고, 가열에 의해 이것을 소결시켜 이루어지는 범프를 사용할 수도 있다.
범프 (32) 에 사용할 수 있는 금속 종류로는 특별히 한정되지 않으며, 예를 들어, 금 (Au), 은 (Ag), 구리 (Cu), 니켈 (Ni), 주석 (Sn), 크롬 (Cr), 니켈ㆍ크롬 합금, 땜납 등을 들 수 있으며, 이들 중에서는 금을 사용하는 것이 바람직하다. 범프 (32) 의 재료로서 구리를 사용하면, 예를 들어, 금을 사용한 경우에 비해, 랜드 전극 (31) 에 대한 높은 접합 강도를 얻을 수 있게 되어, 반도체 장치 (30) 자체의 신뢰성을 높일 수 있다.
또, 범프 (32) 의 치수 형상은 랜드 전극 (31) 간의 간격 (피치) 에 따라 적절히 설정할 수 있으며, 예를 들어, 랜드 전극 (31) 의 피치가 약 100㎛ 인 경우에는, 범프 (32) 의 최대 직경을 10 ∼ 90㎛ 정도, 높이를 2 ∼ 100㎛ 정도로 하면 된다. 또한, 범프 (32) 는 웨이퍼의 다이싱에 의해 개별의 반도체 장치 (30) 로 절단 분리한 후, 와이어 본더를 사용하여 각 랜드 전극 (31) 에 접합할 수 있다.
이러한 구성의 반도체 장치 (30) 는 접속 부위 (13) 에서 각 범프 (32) 가 배선 (51) 에 전기적으로 접속된 상태에서 수지층 (41) 의 내부에 배치되어 있다 (도 1).
다음으로, 본 실시형태에 관련된 전자 모듈 (100) 을 복수 개 일괄하여 제조하는 방법에 대하여 도 3 ∼ 도 8 을 참조하여 설명한다. 또한, 각 도면에서는 각 전자 모듈 (100) 을 분할하기 위한 절삭 기준 라인 (S) 를 1 점 쇄선으로 나타낸다.
우선, 도 1 에 나타내는 다층 기판 (1) 을 복수 개 연결하여 1 개로 한 집합 다층 기판 (1a) 을 형성한다 (도 3 참조). 여기에서, 도 7 은 배선 (51, 52) 등에 형성되는 그라운드 전극 (GN) 과 절삭 기준 라인 (S) 의 관계를 예시한 평면도이다. 도 7 에 나타내는 바와 같이, 배선 (51, 52) 등에 형성되는 그라운드 전극 (GN) 의 전극폭 (W0) 은 배선폭에 비해 폭넓게 설계되고, 또한 본 실시형태에서는 인접하는 다층 기판 (1) 의 배선 (51, 52) 에 걸치도록 그라운드 전극 (GN) 이 형성된다. 바꾸어 말하면, 인접하는 다층 기판 (1) 에 걸쳐 있는 그라운드 전극 (GN) 을 구비한 집합 다층 기판 (1a) 이 형성된다. 이와 같이, 그라운드 전극 (GN) 을 형성함으로써, 실제의 절삭 위치가 절삭 기준 라인 (S) 으로부터 어긋났다 하더라도, 그 어긋남이 그라운드 전극 (GN) 의 전극폭 (W0) 의 범위라면, 그라운드 전극 (GN) 을 확실하게 노출시킬 수 있다. 이로써, 깊이 방향의 레벨을 맞추어 밀봉층을 제거하여 그라운드 전극의 표면을 노출시키는 종래와 비교하여, 그라운드 전극의 일부가 확실하게 드러나기 때문에, 종래의 전자 모듈에서 염려되는 절삭시의 위치 어긋남에 의한 그라운드 전극의 비노출이 확실하게 해소되어, 도전성 실드와의 접속을 확실하게 하면서, 또한 양자의 접속 불량이 방지된다.
다음으로, 도 4 에 나타내는 바와 같이, 집합 다층 기판 (1a) 의 표면에 실장된 전자 부품 (60) 을 덮도록 에폭시형 수지로 이루어지는 밀봉층 (110) 을 형성한다. 밀봉층 (110) 은 예를 들어, 500 ∼ 100Paㆍs 정도의 에폭시 수지와 평균 입경이 100㎛ 이하인 필러와 경화제를 함유하는 구성으로 한다. 필러로는 실리카, 수산화알루미늄 등의 무기물이 사용된다. 또, 경화제로는 산무수물, 아민계 등의 경화제를 전자 부품 (60) 의 기계적 특성에 따라 선택하여 사용한다.
그리고, 고정틀과 스퀴즈 (도시 생략) 등을 이용하여 에폭시 수지로 이루어지는 밀봉층 (110) 을 전자 부품 (60) 의 주변에 공급한 후, 진공 챔버를 사용하여 탈포한다. 구체적으로는, 진공 챔버의 진공도를 1.0 × 102 Pa 이하로 설정함으로써 탈포할 수 있다.
여기에서, 더욱 에폭시 수지 내부에 가두어져 있는 기포를 없애기 위해서는, 에폭시 수지의 공급 전에 진공 챔버 중에서 1.0 × 102 Pa 이하의 진공도로 한 상태에서 에폭시 수지의 공급을 실시하면 된다.
그 후, 진공 챔버의 진공도를 1.0 × 104 Pa 이상으로 설정한다. 이와 같이 진공도를 낮춤으로써, 초기의 진공도와의 차압에 의해 페이스트 중의 기포를 없앨 수 있다.
에폭시 수지의 공급 및 탈포가 종료되면, 100℃ 의 노(爐)에 1 시간, 다시 150℃ 의 노에 3 시간 방치하여 에폭시 수지로 이루어지는 밀봉층 (110) 을 경화시킨다. 이와 같이 2 단계 경화를 실시함으로써 밀봉층 (110) 의 경화를 서서히 진행하여, 밀봉층 (110) 와 집합 다층 기판 (1a) 의 열팽창 계수차, 밀봉층 (110) 의 경화 수축에 의한 내부 응력을 완화시키고 있다. 그 결과, 집합 다층 기판 (1a) 의 휨을 저감시켜 열 사이클 등의 신뢰성을 향상시킬 수 있다.
또한, 상기 서술한 150℃ 의 로에 3 시간 방치하여 밀봉층 (110) 을 경화시킨 후, 0.5℃/분 이하로 냉각시킨다. 이와 같이 온도를 조금씩 낮춤으로써 집합 다층 기판 (1a) 의 휨을 더욱 작게 할 수 있다.
다음으로, 도 5 에 나타내는 바와 같이, 다이싱 블레이드 등을 사용하여 밀 봉층 (110) 및 집합 다층 기판 (1a) 을 절삭 기준 라인 (S) 에 맞추어 단면에서 보아 V 자 형상 (도 5 에 나타내는 경사각 α 참조) 으로 절삭함으로써, 적어도 일부의 그라운드 전극 (GN) 을 노출시킨다. 이와 같이, 절삭 기준 라인 (다층 기판의 수선 방향 ; S) 에 대해 소정의 경사각 α 를 갖게 하여 절삭함으로써, 그라운드 전극 (GN) 의 노출 면적을 증대시키고 있다. 상기 서술한 바와 같이, 그라운드 전극 (GN) 의 노출 부분은 금속 실드와 접속된다. 따라서, 그라운드 전극 (GN) 의 노출 면적을 증대시킴으로써, 금속 실드와의 접속 강도를 증대시킬 수 있다. 또한, 이 공정에서는 절삭에 의해 각 다층 기판 (1) 을 완전히 떼어내는 것이 아니라, 절삭에 의해 형성되는 홈의 깊이를 그라운드 전극 (GN) 을 노출시킬 수 있는 범위로 설정해 둔다 (도 5 참조).
여기에서, 도 8 은 다층 기판 (1) 의 절삭면 (다층 기판의 측면) 의 부분 확대도이다. 도 8 에 나타내는 바와 같이, 본 실시형태에서는 기체 (10) 의 상층에 라인폭 (w1) 의 그라운드 전극 (GN) 이 노출되고, 수지층 (41) 의 하층에 라인폭 (w2) 의 그라운드 전극 (GN) 이 노출된다. 이와 같이 수지층 (41) 등의 절연층의 수직 방향으로 노출된 그라운드 전극 (GN) 이 복수 존재하도록 (바꾸어 말하면, 그라운드 전극 (GN) 이 절연층의 수직 방향으로 복수 노출 부위가 존재하도록) 구성함으로써, 절연층의 측면에 있어서의 그라운드 전극 (GN) 의 노출 면적이 확대되어, 금속 실드와의 접속 강도를 더욱 증대시킬 수 있다. 또한, 다이싱 블레이드 등을 사용하여 절삭할 때에는, 원하는 라인폭의 그라운드 전극 (GN) 이 노출되도록 (원하는 그라운드 전극 (GN) 의 노출 면적이 얻어지도록), 경사각 α 를 설정하면 된다.
다음으로, 도 6 에 나타내는 바와 같이, 밀봉층 (110) 및 그라운드 전극 (GN) 이 노출된 다층 기판 (1) 에 도금법에 의해 금속 실드 (도전성 실드 ; 120) 를 형성한다. 이로써 금속 실드 (120) 와 그라운드 전극 (GN) 이 전기적으로 접속됨과 함께, 실드 효과가 얻어진다.
상세히 서술하면, 우선, 밀봉층 (110) 의 표면에 Pd 에 의한 핵 부여를 실시하고 무전해법으로 구리 도금을 0.5㎛ 형성한다. 또한, 전해법으로 구리 도금을 실시하여 밀봉층 (110) 의 표면에 치밀한 10㎛ 의 구리 도금의 금속 실드 (120) 를 형성한다. 여기에서, 금속 실드 (120) 를 형성하는 금속 재료로는, 구리 (Cu) 외에, 은 (Ag) 등의 도전율이 높은 재질을 사용할 수 있다. 이러한 금속 재료를 사용하여 금속 실드 (120) 의 도체 저항을 낮춤으로써, 양호한 실드 효과가 얻어진다.
여기에서, 무전해 도금은 절연물 상으로의 도금 형성을 할 수 있으며, 도금액이 젖어 있는 부분에 대해 균일하게 막 형성할 수 있다는 점에 특징이 있다. 단, 막 형성 속도가 느린 점과 3㎛ 이상의 두께 형성이 곤란하고, 또 막두께를 두껍게 하면 내부 응력이 높아져 몰드 수지층과 도금층의 계면이 박리되기 쉬워진다고 하는 결점이 있다. 그래서, 본 실시형태에서는 도금 성장 속도가 빠르고 후막을 형성할 수 있는 전해 도금을 조합함으로써, 저비용이고 고품질을 확보하고 있다.
또한, 형성하는 금속 실드 (120) 의 막두께는 대략 1 미크론 이상인 것이 바 람직하다. 이 금속 실드 (120) 의 형성은 밀봉층 (110) 의 표면에 무전해 도금으로 구리의 금속 실드 (120) 를 형성한 후, 다시 그 표면을 전해 도금으로 구리의 금속 실드 (120) 를 형성하여 금속 실드 (120) 를 더욱 치밀한 것으로 함으로써, 그라운드 전극 (GN) 의 접속 저항을 낮게 하여 밀봉층 (110) 에 형성한 금속 실드 (120) 의 그라운드 전위를 안정화시킴으로써 실드 효과를 높이고 있다.
이와 같이 금속 실드 (120) 를 형성한 후, 절삭 기준 라인 (S) 을 따라 다층 기판 (1) 을 개편화함으로써, 도 1 에 나타내는 전자 모듈 (100) 이 복수 형성된다. 또한, 다층 기판 (1) (즉 전자 모듈 (100)) 을 개편화할 때, 이미 절삭에 의해 홈이 형성되어 있기 때문에, 다이싱 블레이드 등의 절단날을 사용하지 않고도 개편화할 수 있다. 물론, 다이싱 블레이드 등의 절단날을 사용하여 다층 기판 (1) 을 개편화해도 된다.
이상 설명한 바와 같이, 본 실시형태에 의한 전자 모듈 (100) 및 그 제조 방법에 의하면, 종래와 같이 기판 표면에 노출된 그라운드 전극에 도전성 실드를 씌우도록 접속하는 것이 아니라, 그라운드 전극 (GN) 의 일부를 수지층 (41, 42, 43) 등의 절연층의 측면으로부터 노출시키고, 그 노출 부위에서 도전성 실드로서의 금속 실드 (120) 와 접속함으로써, 종래의 전자 모듈에서 필요했던 기판 표면 상의 그라운드 전극을 형성하기 위한 주연 영역이 삭감된다. 바꾸어 말하면, 전자 부품의 실장 영역 하방의 외측 가장자리에서 그라운드 전극과 도전성 실드가 접속되기 때문에, 양자의 접속 영역을 별도로 확보할 필요가 없다.
또, 본 실시형태에서는, 수지층 (41, 42, 43) 등의 절연층을 깊이 방향으로 절삭함으로써 그라운드 전극 (GN) 을 절연층의 측면으로부터 노출시키고 있다. 이 때문에, 깊이 방향의 레벨을 맞추어 밀봉층을 제거하여 그라운드 전극의 표면을 노출시키는 종래와 비교하여, 그라운드 전극 (GN) 의 일부가 확실하게 드러나기 때문에, 종래의 전자 모듈에서 염려되는 절삭시의 위치 어긋남에 의한 그라운드 전극의 비노출이 확실하게 해소되어, 도전성 실드와의 접속을 확실하게 하면서, 또한 양자의 접속 불량이 방지된다.
또, 본 실시형태에서는, 수지층 (41, 42, 43) 등의 절연층의 측면에 있어서의 그라운드 전극 (GN) 의 노출 부위 측면이, 절연층의 수선 방향 (절연층의 평면 방향에 수직인 방향 ; 법선 방향) 에 대해 소정의 기울기 (테이퍼) 를 갖도록 기판을 절삭한다. 이로써, 그라운드 전극 (GN) 은, 말하자면 비스듬하게 절단되어, 그 노출 면적은 그라운드 전극 (GN) 을 수직으로 절단한 경우의 노출 면적에 비해 커져, 그라운드 전극 (GN) 과 도전성 실드의 접속 면적이 더욱 증대된다.
또한, 본 실시형태에서는 그라운드 전극 (GN) 을 절연층의 측면으로부터 노출시킬 때, 수지층 (41, 42, 43) 등의 절연층에 있어서의 그라운드 전극 (GN) 의 매립 부위까지 달하도록 절삭한 후, 절삭에 의해 형성된 홈을 따라 접거나 하여 각 전자 모듈을 개편화한다. 이에 대해, 종래 구성에서는 기판 표면에 그라운드 전극을 노출시키기 위해 기판을 절삭한 후, 각 전자 모듈을 개편화할 때에는, 다시 개편화하기 위해 설정된 기준 위치에 맞추어 기판을 절단할 필요가 있기 때문에, 본 실시형태에서는 전자 모듈을 개편화하는 공정이 간략화되어, 생산성이 현격히 향상된다.
또한, 상기 서술한 바와 같이, 본 발명은 상기 각 실시형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위 내에서 적절히 변경을 가할 수 있다. 예를 들어, 상기 서술한 실시형태에서는, 다층 기판 (1) 을 절삭하는 경사각 α 에 따라, 그라운드 전극 (GN) 의 노출 면적을 바꾸는 경우에 대하여 설명했는데, 이 대신에 노출시키는 그라운드 전극 (GN) 의 수나 그라운드 전극 (GN) 의 막두께 (도 8 참조) 에 따라 그라운드 전극 (GN) 의 노출 면적을 바꾸어도 된다. 이 경우, 노출시키는 그라운드 전극 (GN) 의 수나 그라운드 전극 (GN) 의 막두께를 바꿈으로써 원하는 그라운드 전극 (GN) 의 노출 면적이 얻어지는 것이라면, 경사지게 하지 않고 (즉 경사각α = 0˚에서) 절삭해도 된다. 물론, 이들을 적절히 조합하여 그라운드 전극 (GN) 의 노출 면적을 바꾸어도 된다. 또한, 노출시켜야 하는 그라운드 전극 (GN) 으로서, 각 다층 기판 (1) 에 실장되는 전자 부품 (60) 의 그라운드 전극을 이용하는 것 외에, 내장되는 반도체 장치 (30) 의 그라운드 전극을 이용하는 등, 다층 기판 (1) 에 내층되는 모든 그라운드 전극을 이용할 수 있다.
또, 대략 균일한 막두께를 갖는 금속 실드 (120) 대신에, 도 9 에 나타내는 바와 같이 상이한 막두께를 갖는 금속 실드 (120') 를 형성해도 된다. 도 10 은 변형예 2 에 관련된 전자 모듈의 제조 순서의 일례를 나타내는 공정도로서, 상기 도 6 에 대응하는 도면이다. 또한, 도 6 과 대응하는 부분에는 동일한 부호를 붙이고, 상세한 설명은 생략한다.
도 10 에 나타내는 바와 같이, 밀봉층 (110) 및 그라운드 전극 (GN) 이 노출된 다층 기판 (1) 에 증착법이나 스퍼터법 등을 사용하여 높이 (h) 가 대략 일정해 지는 금속 실드 (120') 를 형성한다. 이러한 금속 실드 (120') 를 형성한 후, 다이싱 블레이드 등의 절단날을 사용하여 절삭 기준 라인 (S) 을 따라 절단한다. 이로써, 도 9 에 나타내는 바와 같은 부위에 따라 막두께가 상이한 측면으로부터의 충격에 강한 전자 모듈 (100') 을 형성할 수 있게 된다.
또한, 구리 등의 금속 재료를 사용한 금속막으로 형성된 금속 실드 (120) 대신에, 예를 들어, 42 합금이나 코바르 (kovar), 인청동, 철 등의 금속 재료를 사용한 대략 박스형의 금속 캡에 의해 금속 실드 (120) 를 형성해도 된다.
게다가 또한, 금속 실드 (120) 에 대해서는, 금속막 표면에 녹 방지층을 형성함으로써 모듈 부품의 내환경성을 높여도 된다. 녹 방지층으로는 리플로우에 견딜 수 있는 수지를 코팅재로서 사용하면 되고, 땜납에 의한 배선 기판에 대한 접합성을 높이기 위해, 예를 들어, Sn, Ni 등의 금속층을 도금법이나 스퍼터링법 등으로 형성해도 된다. 게다가 또한, 그라운드 전극 (GN) 은 복수층이 아니라 1 층만으로 형성해도 되고, 다층 기판 (1) 에 있어서의 그라운드 전극 (GN) 이외에 다른 배선층을 형성해도 된다.
제 2 실시형태
도 14 는 제 1 실시형태 및 변형예에 관련된 다층 기판의 개편화 공정에 의해 형성되는 전자 모듈 (100) 의 개략 구성을 나타내는 도면이고, 도 15 는 제 2 실시형태에 관련된 다층 기판의 개편화 공정에 의해 형성되는 전자 모듈 (100a) 의 개략 구성을 나타내는 도면이다. 또한, 이하의 설명에서는, 전자 부품이 탑재되는 측의 기판면을 표면으로 부르고, 반대측의 기판면을 이면으로 부른다.
제 1 실시형태에서는 다이싱 블레이드 등을 사용하여 다층 기판으로부터 완전히 떼어내지 않고 절삭 기준 라인 (S) 에 맞추어 일부의 그라운드 전극 (GN) 을 노출시키도록 절삭 (이른바, 하프컷) 하고, 밀봉층 (110), 금속 실드 (120) 등을 형성한 후에, 기판 상부로부터 절삭 기준 라인 (S) 에 맞추어 절단 (이른바, 풀컷) 또는 접어 나눔으로써 개편화한다. 이로써, 개편화된 복수의 전자 모듈 (100) 이 형성되는데, 도 14 에 나타내는 바와 같이, 개편화된 각 전자 모듈 (100) 의 바닥부는, 절단 영역 (Sd) 부분만큼 외측으로 돌출된다. 따라서, 예를 들어, 도 14 에 나타내는 바와 같이, 전자 모듈 (100) 의 폭을 W0 으로 규정했다 하더라도, 전자 모듈 (100) 의 폭은 절단 영역 (Sd) 부분만큼 커져 대형화된다. 이 때문에, 실제로 전자 모듈 (100) 을 설계할 때에는, 절단 영역 (Sd) 을 고려할 필요가 있어, 기판의 실질적인 유효 면적이 작아져, 모듈의 소형화를 도모하는 것이 어렵다.
그래서, 제 2 실시형태에서는 기판의 표면으로부터 절삭 기준 라인 (S) 에 맞추어 일부의 그라운드 전극 (GN) 을 노출시키도록 하프컷을 실시한 후, 하프컷 시에 사용한 절단날보다 날이 두꺼운 절단날을 사용하여 이면에서부터 하프컷 위치까지 절삭하여 풀컷을 실시한다 (도 15 참조). 이와 같이 전자 모듈을 개편화함으로써, 각 전자 모듈의 바닥 단부 (90) 는 금속 실드 (120) 의 단부보다 내측에 위치하게 된다. 따라서, 도 14 에 나타내는 바와 같은 금속 실드 (120) 보다 외측으로 돌출된 절단 영역 (Sd) 을 고려하지 않고 전자 모듈 (100) 의 치수를 규정할 수 있기 때문에, 기판의 실질적인 유효 면적을 크게 할 수 있어, 모듈의 소형 화를 도모할 수 있게 된다.
이하, 본 실시형태에 관련된 전자 모듈 (100a) 을 복수 개 일괄하여 제조하는 방법에 대하여 도 16 ∼ 도 21 을 참조하여 설명한다. 또한, 각 도면에서는, 각 전자 모듈 (100a) 을 분할하기 위한 절삭 기준 라인 (S) 을 1 점 쇄선으로 나타낸다.
도 16 에 나타내는 바와 같이 전자 부품 (60) 이 실장된 집합 다층 기판 (1a) 을 형성하면, 도 17 에 나타내는 바와 같이 집합 다층 기판 (1a) 의 표면에 실장된 전자 부품 (60) 의 배선 (56) 을 덮도록 레지스트 (56a) 를 형성한 후, 전자 부품 (60) 전체를 덮도록 에폭시 수지로 이루어지는 밀봉층 (110) 을 형성한다.
다음으로, 다이싱 블레이드를 사용하여 집합 다층 기판 (1a) 을 절삭 기준 라인 (S) 에 맞추어 하프컷을 실시하여, 깊이 (Dc) 의 오목부 (70) 를 형성한다 (도 18 참조). 오목부 (70) 의 깊이 (Dc) 는, 식 (1) 에 나타내는 바와 같이 집합 다층 기판 (1a) 에 내층되어 있는 일부의 그라운드 전극 (GN) 이 노출되는 깊이 (Db) 보다 깊게 설정하는 것이라면, 어떻게 설정해도 된다.
Dc ＞ Db … (1)
이와 같이, 내층된 그라운드 전극 (GN) 에 노출 부위가 생기도록, 다이싱 블레이드에 의한 절삭을 제어함으로써, 그라운드 전극 (GN) 과 후술하는 금속 실드 (120) 를 측면에서 접속할 수 있게 된다.
그리고, 오목부 (70) 가 형성된 집합 다층 기판 (1a) 상에 무전해법에 의한 도금 처리를 실시하여, 예를 들어, 도금 두께 1㎛ 정도의 도통용 급전막 (도시 생 략) 을 형성한 후, 무전해법에 의해 집합 다층 기판 (1a) 에 구리 도금을 0.5㎛ 형성한다. 또한, 전해법으로 구리 도금을 실시하여 밀봉층 (110) 의 표면에 치밀한 20㎛ 의 구리 도금의 금속 실드 (120) 를 형성한다 (도 19 참조).
이후, 전자 모듈 (1) 을 개편화하기 위해, 다이싱 블레이드를 사용하여 풀컷을 실시한다. 여기에서, 도 20 은 제 1 실시형태에 관련된 개편화 공정을 예시한 도면이고, 도 21 은 제 2 실시형태에 관련된 개편화 공정을 예시한 도면이다. 도 20 에 나타내는 바와 같이, 하프컷시에 사용한 절단날보다 날 두께가 얇은 절단날을 사용하여 표면으로부터 풀컷을 실시하는 경우에는 (식 (2) 참조), 개편화된 각 전자 모듈 (100) 의 바닥부는, 절단 영역 (Sd) 부분만큼 외측으로 돌출된다 (도 14 참조).
Wm0 ＞ Wm1 … (2)
Wm0 ; 하프컷할 때의 날 두께
Wm1 ; 표면으로부터 풀컷할 때의 날 두께
이러한 방법으로 개편화한 경우에는, 절단 영역 (Sd) 부분만큼 전자 모듈 (100) 의 사이즈가 대형화된다. 여기에서, 절단 영역 (Sd) 을 작게 하기 위해, 풀컷시에 사용하는 절단날의 날 두께를 두껍게 하는 것도 생각해 볼 수 있는데, 날 두께를 두껍게 하면 절단시에 절단날의 측면이 금속 실드 (120) 에 접촉하여, 실드 효과가 손상되거나 하는 문제가 염려된다.
그래서, 제 2 실시형태에서는, 도 21 에 나타내는 바와 같이, 하프컷시에 사용한 절단날보다 날 두께가 두꺼운 절단날을 사용하여 이면으로부터 풀컷을 실시한다 (식 (3) 참조). 풀컷을 실시할 때에는, 하프컷과 마찬가지로, 절삭 기준 라인 (S) 을 따라 이면에서부터 하프컷 위치까지 절삭함으로써 절단한다. 또한, 풀컷할 때에는, 집합 다층 기판 (1a) 의 이면에 풀컷용 기준 라인을 별도로 마크하고, 마크한 기준 라인을 따라 절단해도 된다.
Wm0 ＜ Wm2 … (3)
Wm0 ; 하프컷할 때의 날 두께
Wm2 ; 이면으로부터 풀컷할 때의 날 두께
이와 같이 전자 모듈 (100) 을 개편화함으로써, 도 15 에 나타내는 바와 같이 각 전자 모듈 (100) 의 바닥 단부 (90) 는 금속 실드 (120) 의 단부보다 내측에 위치하게 된다. 따라서, 도 14 에 나타내는 바와 같은 금속 실드 (120) 보다 외측으로 돌출된 절단 영역 (Sd) 을 고려하지 않고 전자 모듈 (100) 의 치수를 규정할 수 있기 때문에, 기판의 실질적인 유효 면적을 크게 할 수 있어, 모듈의 소형화를 도모할 수 있게 된다. 또, 집합 다층 기판 (1a) 의 이면에 접속 단자 등을 형성한 후에 전자 모듈을 개편화하는 경우에도, 집합 다층 기판 (1a) 의 이면으로부터 풀컷을 실시함으로써, 접속 단자에 데미지를 주지 않고 전자 모듈을 개편화할 수 있다.
이상 설명한 실시형태에서는, 하프컷시에 사용한 절단날보다 날 두께가 두꺼운 절단날을 사용하여 이면으로부터 풀컷하는 경우에 대하여 설명했는데, 각 전자 모듈 (100) 의 바닥 단부 (90) 가 금속 실드 (120) 의 단부보다 내측에 위치하도록 커팅할 수 있다면 어떠한 절단날을 사용해도 된다.
예를 들어, 풀컷용 절단날로서 하프컷시에 사용한 절단날보다 날 두께가 얇은 절단날을 사용했다 하더라도, 그라운드 전극 (GN) 의 일부가 노출되도록 이면에서부터 하프컷 위치까지 2 회 절삭함으로써 (도 22 참조), 도 15 에 나타내는 바와 같은 전자 모듈 (100) 을 얻을 수 있다. 또, 단면 오목부 형상의 특수한 절단날을 사용하면, 1 회의 절삭 깊이로 도 15 에 나타내는 바와 같은 전자 모듈을 얻을 수 있다.
또한, 상기 서술한 실시형태에서는, 그라운드 전극 (GN) 의 노출 부위 측면이 절연층의 평면 방향에 대해 수직이 되도록 하프컷을 실시했는데 (예를 들어, 도 21 참조), 상기 서술한 제 1 실시형태와 마찬가지로, 그라운드 전극 (GN) 의 노출 부위 측면이 절연층의 수선 방향 (절연층의 평면 방향에 수직인 방향 ; 법선 방향) 에 대해 소정의 기울기 (테이퍼) 를 갖도록 하프컷을 실시하고, 그 후에, 밀봉층 (110) 이나 금속 실드 (120) 등을 형성하고, 마지막으로 이면으로부터 풀컷을 실시하도록 해도 된다 (도 23 참조).
이상 설명한 바와 같이, 본 발명에 의하면, 전자 부품을 실드하기 위한 도전성 실드와, 절연층의 측면에 노출된 그라운드 전극이 접속되기 때문에, 종래의 기판 주연부에 형성되어 있었던 그라운드 전극 나아가서는 그 형성 영역을 삭감하여 전자 부품의 실장 면적을 증대시켜 더 나은 고밀도 실장에 의한 소형화를 실현할 수 있음과 함께, 그라운드 전극과 도전성 실드를 확실하게 접속할 수 있고, 또 그라운드 전극의 비노출에 의한 접속 불량을 방지하여, 제품의 신뢰성 및 수율 그리 고 생산성을 향상시킬 수 있기 때문에, 반도체 장치 등의 능동 부품, 및/또는, 저항, 커패시터 등의 수동 부품을 내장하는 기기, 장치, 시스템, 각종 디바이스 등, 특히 소형화 및 고성능화가 요구되는 것의 제조에 널리 그리고 유효하게 이용할 수 있다.
도 1 은 본 실시형태에 관련된 전자 모듈의 주요부를 나타내는 개략 단면도.
도 2 는 반도체 장치의 구조를 개략적으로 나타내는 사시도.
도 3 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 4 는 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 5 는 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 6 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 7 은 그라운드 전극과 절삭 기준 라인의 관계를 예시한 평면도.
도 8 은 다층 기판의 절삭면의 부분 확대도.
도 9 는 변형예에 관련된 전자 모듈의 주요부를 나타내는 개략 단면도.
도 10 은 전자 모듈을 제조하는 순서의 다른 예를 나타내는 공정도.
도 11 은 종래의 전자 모듈의 주요부를 나타내는 사시도.
도 12 는 도 11 에 나타내는 전자 모듈의 XⅡ-XⅡ 선에서 본 단면도.
도 13 은 회로 기판의 주요부를 나타내는 상면도.
도 14 는 개편화 공정에 의해 형성되는 전자 모듈의 개략 단면도.
도 15 는 개편화 공정에 의해 형성되는 전자 모듈의 개략 단면도.
도 16 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 17 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 18 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 19 는 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 20 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 21 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 22 는 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
도 23 은 전자 모듈을 제조하는 순서의 일례를 나타내는 공정도.
*부호의 설명*
1…다층 기판, 1a…집합 다층 기판, 10…기체, 11, 11a…수지층, 12…도체, 13…접속 부위, 30…반도체 장치, 30a…주면, 30b…이면, 31…랜드 전극, GN…그라운드 전극, 32…범프, 41, 42, 43…수지층, 51, 52…배선, 60…전자 부품, 100, 100'…전자 모듈, 110…밀봉층, 120, 120'…금속 실드.

Claims (13)

  1. 절연층과,
    상기 절연층 내에 형성되어 있으며, 상기 절연층의 측면으로부터 일부가 노출된 그라운드 전극과,
    상기 절연층 상에 실장된 전자 부품과,
    상기 전자 부품을 밀봉하는 밀봉층과,
    상기 밀봉층을 피복하고, 상기 그라운드 전극의 노출 부위에서 상기 그라운드 전극과 전기적으로 접속된 도전성 실드를 구비하고,
    상기 절연층의 측면에 있어서의 상기 그라운드 전극의 노출 부위가, 상기 절연층의 수선 (垂線) 방향에 대해 기울기를 갖는, 전자 모듈.
  2. 제 1 항에 있어서,
    상기 노출 부위를 갖는 그라운드 전극이, 상기 절연층의 수직 방향에 복수 존재하는, 전자 모듈.
  3. 삭제
  4. 전자 부품을 구비하는 복수의 전자 모듈을 제조하는 방법으로서,
    절연층 내에 그라운드 전극을 형성하는 공정과,
    상기 절연층 상에, 상기 복수의 전자 모듈에 구비되는 복수의 전자 부품을 실장하는 공정과,
    상기 절연층 및 상기 복수의 전자 부품 상에 상기 복수의 전자 부품을 밀봉하는 밀봉층을 형성하는 공정과,
    상기 절연층의 측면으로부터 상기 그라운드 전극의 일부가 노출되도록, 상기 절연층 및 상기 밀봉층을 절삭하는 공정과,
    상기 밀봉층을 피복하고, 상기 그라운드 전극의 노출 부위에서 상기 그라운드 전극과 전기적으로 접속하는 도전성 실드를 형성하는 공정과,
    상기 복수의 전자 모듈을 개편화 (個片化) 하는 공정을 갖고,
    상기 절연층 및 상기 밀봉층을 절삭하는 공정에서는, 상기 절연층의 측면에 있어서의 상기 그라운드 전극의 노출 부위가 상기 절연층의 수선 방향에 대해 기울기를 갖도록 절삭하는, 전자 모듈의 제조 방법.
  5. 제 4 항에 있어서,
    상기 절연층 내에 그라운드 전극을 형성하는 공정에서는, 상기 각 전자 모듈이 형성되는 영역 중 적어도 2 개의 영역에 걸쳐 있는 그라운드 전극을 형성하고,
    상기 절연층 및 상기 밀봉층을 절삭하는 공정에서는, 상기 각 전자 모듈이 형성되는 영역을 획정하도록, 그리고, 상기 절연층의 측면으로부터 상기 그라운드 전극의 일부가 노출되도록, 상기 절연층 및 상기 밀봉층을 절삭하는, 전자 모듈의 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 그라운드 전극을 형성하는 공정에서는, 상기 그라운드 전극을 상기 절 연층의 수직 방향으로 복수 형성하고,
    상기 절연층 및 상기 밀봉층을 절삭하는 공정에서는, 상기 절연층의 측면으로부터 상기 복수의 그라운드 전극이 노출되도록 절삭하는, 전자 모듈의 제조 방법.
  7. 삭제
  8. 전자 부품을 구비하는 복수의 전자 모듈을 제조하는 방법으로서,
    절연층 내에 그라운드 전극을 형성하는 공정과,
    상기 절연층 상에, 상기 복수의 전자 모듈에 구비되는 복수의 전자 부품을 실장하는 공정과,
    상기 절연층 및 상기 복수의 전자 부품 상에 상기 복수의 전자 부품을 밀봉하는 밀봉층을 형성하는 공정과,
    상기 절연층의 측면으로부터 상기 그라운드 전극의 일부가 노출되도록, 상기 절연층 및 상기 밀봉층을 절삭하는 공정과,
    상기 밀봉층을 피복하고, 상기 그라운드 전극의 노출 부위에서 상기 그라운드 전극과 전기적으로 접속하는 도전성 실드를 형성하는 공정과,
    상기 복수의 전자 모듈을 개편화 (個片化) 하는 공정을 갖고,
    상기 복수의 전자 모듈을 개편화하는 공정은, 상기 절삭하는 공정에서 절삭한 면과 반대의 면으로부터, 상기 절삭 위치까지 절삭 깊이를 형성하여 절단하는 공정을 포함하고,
    상기 절삭 깊이를 형성하여 절단하는 공정에서는, 상기 절연층의 바닥 단부가 상기 도전성 실드의 단면보다 내측에 위치하도록 상기 절삭 깊이를 형성하는, 전자 모듈의 제조 방법.
  9. 제 8 항에 있어서,
    상기 절삭 깊이를 형성하여 절단하는 공정에서는, 상기 절삭에 사용한 절단날보다 날 두께가 두꺼운 절단날을 사용하여 상기 절삭 깊이를 형성하는, 전자 모듈의 제조 방법.
  10. 절연층과,
    상기 절연층 내에 형성되어 있으며, 상기 절연층의 측면으로부터 일부가 노출된 그라운드 전극과,
    상기 절연층 상에 실장된 전자 부품과,
    상기 전자 부품을 밀봉하는 밀봉층과,
    상기 밀봉층을 피복하고, 상기 그라운드 전극의 노출 부위에서 상기 그라운드 전극과 전기적으로 접속된 도전성 실드를 구비하고,
    상기 절연층의 바닥 단부가 상기 도전성 실드의 단면보다 내측에 위치하는, 전자 모듈.
  11. 제 10 항에 있어서,
    상기 노출 부위를 갖는 그라운드 전극이, 상기 절연층의 수직 방향에 복수 존재하는, 전자 모듈.
  12. 제 8 항에 있어서,
    상기 절연층 내에 그라운드 전극을 형성하는 공정에서는, 상기 각 전자 모듈이 형성되는 영역 중 적어도 2 개의 영역에 걸쳐 있는 그라운드 전극을 형성하고,
    상기 절연층 및 상기 밀봉층을 절삭하는 공정에서는, 상기 각 전자 모듈이 형성되는 영역을 획정하도록, 그리고, 상기 절연층의 측면으로부터 상기 그라운드 전극의 일부가 노출되도록, 상기 절연층 및 상기 밀봉층을 절삭하는, 전자 모듈의 제조 방법.
  13. 제 8 항 또는 제 12 항에 있어서,
    상기 그라운드 전극을 형성하는 공정에서는, 상기 그라운드 전극을 상기 절연층의 수직 방향으로 복수 형성하고,
    상기 절연층 및 상기 밀봉층을 절삭하는 공정에서는, 상기 절연층의 측면으로부터 상기 복수의 그라운드 전극이 노출되도록 절삭하는, 전자 모듈의 제조 방법.
KR1020080061897A 2007-06-29 2008-06-27 전자 모듈 및 전자 모듈의 제조 방법 KR101004275B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007172088 2007-06-29
JPJP-P-2007-00172088 2007-06-29
JP2008153261A JP2009033114A (ja) 2007-06-29 2008-06-11 電子モジュール、及び電子モジュールの製造方法
JPJP-P-2008-00153261 2008-06-11

Publications (2)

Publication Number Publication Date
KR20090004600A KR20090004600A (ko) 2009-01-12
KR101004275B1 true KR101004275B1 (ko) 2011-01-03

Family

ID=40247187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061897A KR101004275B1 (ko) 2007-06-29 2008-06-27 전자 모듈 및 전자 모듈의 제조 방법

Country Status (3)

Country Link
JP (1) JP2009033114A (ko)
KR (1) KR101004275B1 (ko)
CN (1) CN101345234B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010085087A2 (ko) 2009-01-20 2010-07-29 주식회사 엘지화학 신규한 시클로알켄 유도체 및 이를 이용한 유기전자소자
JP2010192653A (ja) 2009-02-18 2010-09-02 Panasonic Corp 半導体装置
JP5565548B2 (ja) * 2009-03-23 2014-08-06 Ｔｄｋ株式会社 樹脂封止型電子部品及びその製造方法
JP5416458B2 (ja) * 2009-04-02 2014-02-12 タツタ電線株式会社 シールドおよび放熱性を有する高周波モジュールの製造方法
JP5273861B2 (ja) * 2009-04-22 2013-08-28 太陽誘電株式会社 通信モジュール
JP5463173B2 (ja) 2010-03-12 2014-04-09 日立オートモティブシステムズ株式会社 角速度検出装置
JP2011228322A (ja) * 2010-04-15 2011-11-10 Alps Electric Co Ltd 電子回路モジュールの製造方法及び電子回路モジュール
US9362196B2 (en) * 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
CN103053021A (zh) * 2010-08-18 2013-04-17 株式会社村田制作所 电子元器件及其制造方法
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
JP5500095B2 (ja) * 2011-01-31 2014-05-21 Ｔｄｋ株式会社 電子回路モジュール部品及び電子回路モジュール部品の製造方法
CN103025137A (zh) * 2011-09-26 2013-04-03 新科实业有限公司 电子部件模块及其制造方法
KR101461156B1 (ko) * 2012-10-12 2014-11-12 주식회사 세미콘라이트 반도체 발광소자 및 이를 제조하는 방법
JP5517378B1 (ja) * 2013-08-13 2014-06-11 太陽誘電株式会社 回路モジュール
KR102004774B1 (ko) * 2013-11-27 2019-07-29 삼성전기주식회사 반도체 패키지의 제조 방법
JP2015115552A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置およびその製造方法
JP6501461B2 (ja) * 2014-07-30 2019-04-17 シチズン電子株式会社 メッキ膜の剥離防止方法、部品集合体および発光装置
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6728917B2 (ja) * 2016-04-12 2020-07-22 Tdk株式会社 電子回路モジュールの製造方法
JP6757213B2 (ja) * 2016-09-13 2020-09-16 太陽誘電株式会社 半導体装置の製造方法
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
WO2019156051A1 (ja) * 2018-02-08 2019-08-15 株式会社村田製作所 高周波モジュール
JP7093210B2 (ja) * 2018-03-28 2022-06-29 株式会社ディスコ 板状物の加工方法
JP7111514B2 (ja) * 2018-06-08 2022-08-02 加賀Ｆｅｉ株式会社 電子部品モジュール
CN113543452B (zh) * 2020-04-13 2022-08-16 宏启胜精密电子(秦皇岛)有限公司 线路板及其制备方法
WO2021261273A1 (ja) * 2020-06-22 2021-12-30 株式会社村田製作所 電子部品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162647A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp 半導体装置
KR100455021B1 (ko) * 1998-09-10 2004-11-06 비아시스템즈 그룹 아이엔씨 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662324B2 (ja) * 2002-11-18 2011-03-30 太陽誘電株式会社 回路モジュール
JP4020874B2 (ja) * 2003-03-13 2007-12-12 三洋電機株式会社 半導体装置およびその製造方法
JP4073830B2 (ja) * 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04162647A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp 半導体装置
KR100455021B1 (ko) * 1998-09-10 2004-11-06 비아시스템즈 그룹 아이엔씨 인쇄회로기판용 이엠아이 차폐구조 및 차폐방법
JP2006332255A (ja) * 2005-05-25 2006-12-07 Alps Electric Co Ltd 電子回路ユニット、及びその製造方法

Also Published As

Publication number Publication date
KR20090004600A (ko) 2009-01-12
JP2009033114A (ja) 2009-02-12
CN101345234B (zh) 2011-06-15
CN101345234A (zh) 2009-01-14

Similar Documents

Publication Publication Date Title
KR101004275B1 (ko) 전자 모듈 및 전자 모듈의 제조 방법
EP2009692A1 (en) Electronic module and fabrication method thereof
KR100891269B1 (ko) 반도체 장치 및 그 제조 방법
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
US7514772B2 (en) Method of manufacturing a semiconductor apparatus
US7816783B2 (en) Resin wiring substrate, and semiconductor device and laminated semiconductor device using the same
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
KR100892935B1 (ko) 칩 내장 기판 및 칩 내장 기판의 제조방법
US7777352B2 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
US7684207B2 (en) Composite electronic component
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
KR101654820B1 (ko) 감소된 도전체 공간을 가진 마이크로전자 상호접속 소자, 및 그것을 형성하는 방법
US20070121273A1 (en) Built-in capacitor type wiring board and method for manufacturing the same
JP2009218484A (ja) 電子モジュール、および電子モジュールの製造方法
US20080299768A1 (en) Manufacturing method of substrate with through electrode
CN101166394A (zh) 安装有电子元件的多层配线基板及其制造方法
CN1949467A (zh) 无芯基板及其制造方法
CN102132639A (zh) 电子部件内置线路板及其制造方法
CN103794515A (zh) 芯片封装基板和结构及其制作方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP5179856B2 (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
US20090236727A1 (en) Wiring substrate and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP4597561B2 (ja) 配線基板およびその製造方法
JP2004128230A (ja) 電子部品実装装置とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 10