CN110349919A - 电子器件模块及制造该电子器件模块的方法 - Google Patents

电子器件模块及制造该电子器件模块的方法 Download PDF

Info

Publication number
CN110349919A
CN110349919A CN201910065986.3A CN201910065986A CN110349919A CN 110349919 A CN110349919 A CN 110349919A CN 201910065986 A CN201910065986 A CN 201910065986A CN 110349919 A CN110349919 A CN 110349919A
Authority
CN
China
Prior art keywords
sealing
electronic
substrate
component module
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910065986.3A
Other languages
English (en)
Inventor
柳锺仁
洪锡润
池基洙
洪承铉
金基讚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180062933A external-priority patent/KR102505198B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110349919A publication Critical patent/CN110349919A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明提供一种电子器件模块及制造该电子器件模块的方法，所述电子器件模块包括：基板，至少一个第一组件和至少一个第二组件，设置在基板的一个表面上，第二密封部，至少一个第二组件嵌入第二密封部中，并且所述第二密封部设置在基板上，以及第一密封部，设置在第二密封部的外部，第一密封部的至少一部分设置在至少一个第一组件与基板之间。

Description

电子器件模块及制造该电子器件模块的方法
本申请要求于2018年4月2日在韩国知识产权局提交的第10-2018-0038279号韩国专利申请和于2018年5月31日在韩国知识产权局提交的第10-2018-0062933号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本申请涉及一种电子器件模块及制造该电子器件模块的方法。
背景技术
近来，在电子产品市场中，消费者对便携式电子产品的需求迅速增大，因此，需要在便携式电子产品系统中设置小而轻的电子组件。
为了实现这一点，必须使用用于减小各个组件的尺寸的技术，并且还使用将各个组件集成到单个芯片中的片上系统(SOC)技术，或者使用将各个组件集成到单个封装件中的系统级封装(SIP)技术。
特别地，在使用高频信号的高频电子器件模块(诸如，通信模块或网络模块)的情况下，必须提供具有各种形式的电磁波屏蔽结构以成功地实现与电磁波干扰有关的屏蔽特性以及小型化。
以上信息仅提供作为背景技术信息，以帮助理解本公开。关于以上任何内容是否可适用于作为本公开的现有技术，未做出任何确定和断言。
发明内容
提供本发明内容以按照简化的形式介绍下面在具体实施方式中进一步描述的构思的选择。本发明内容并不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种电子器件模块包括：基板，至少一个第一组件和至少一个第二组件，设置在所述基板的一个表面上；第二密封部，所述至少一个第二组件嵌入所述第二密封部中，并且所述第二密封部设置在所述基板上；以及第一密封部，设置在所述第二密封部的外部，所述第一密封部的至少一部分设置在所述至少一个第一组件与所述基板之间。
所述电子器件模块还可包括：屏蔽部，设置在所述第二密封部的表面上。
所述电子器件模块还可包括：接地电极，在所述基板上，以及凹槽，形成在所述第一密封部与所述第二密封部之间，其中，所述屏蔽部可设置在所述凹槽中并且连接到所述接地电极。
所述电子器件模块还可包括：连接端子，设置为穿透所述第一密封部，其中，所述至少一个第一组件可通过所述连接端子电连接到所述基板。
所述第一密封部的高度可基本上等于所述连接端子的高度。
所述电子器件模块还可包括：天线，设置在所述基板的另一表面上。
所述天线可设置在与设置所述第一密封部的区域相对的区域中。
所述电子器件模块还可包括：第三密封部，设置在所述基板的所述一个表面上，并且具有大于所述第一密封部的高度并且等于或小于所述第二密封部的高度的高度。
所述电子器件模块还可包括：第四密封部，设置在所述基板的所述一个表面上，并且所述至少一个第二组件的部分组件嵌入所述第四密封部中，所述第四密封部与所述第二密封部间隔开。
所述第四密封部可具有台阶部，所述台阶部的高度朝向所述第二密封部减小。
在所述第四密封部中，与所述第二密封部相邻的部分的高度可等于距所述第二密封部的间隔距离的两倍或更小。
所述屏蔽部可延伸到所述第四密封部的表面。
在另一总体方面，一种制造电子器件模块的方法包括：将至少一个第二组件和连接端子安装在基板的一个表面上；形成密封所述基板的所述一个表面的整个区域的密封部；通过部分去除所述密封部中的未设置所述第二组件的区域，使第一密封部和第二密封部彼此区分开；在所述密封部的表面上形成屏蔽部；部分去除所述第一密封部以使所述连接端子暴露；以及将第一组件安装在所述连接端子上。
所述方法还可包括：在形成所述屏蔽部之前，通过沿所述第一密封部与所述第二密封部之间的边界去除所述密封部，使形成在所述基板上的接地电极暴露。
使所述接地电极暴露可包括使用激光去除所述密封部。
使所述第一密封部和所述第二密封部彼此区分开以及使所述连接端子暴露可包括使用研磨机去除所述密封部。
在另一总体方面，一种电子器件模块包括：第一密封部，设置在基板的第一表面上；第二密封部，设置在所述基板的所述第一表面上，并且与所述第一密封部间隔开；第一电子组件，设置在所述第一密封部上，并且通过所述第一密封部电连接到所述基板；以及第二电子组件，嵌入所述第二密封部中。
所述电子器件模块还可包括：屏蔽部，设置在所述第二密封部上并且电连接到所述基板上的接地电极，其中，所述第一密封部可通过所述屏蔽部与所述第二密封部间隔开。
所述电子器件模块还可包括：天线，设置在所述基板的与所述第一密封部相对的第二表面上。
所述电子器件模块还可包括：第三密封部，设置在所述基板的所述第一表面上，以及第三电子组件，嵌入所述第三密封部中，其中，所述屏蔽部可设置在所述第三密封部上，并且其中，所述第二密封部可通过所述屏蔽部与所述第三密封部隔离。
根据以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是根据一个或更多个实施例的电子器件模块的透视图。
图2是图1中的电子器件模块的俯视图。
图3是沿图2的线I-I’截取的截面图。
图4和图5是示出根据一个或更多个实施例的按顺序制造电子器件模块的方法中的工艺的视图。
图6是根据一个或更多个实施例的电子器件模块的透视图。
图7是根据一个或更多个实施例的电子器件模块的透视图。
图8是沿图7中的线II-II’截取的截面图。
在整个附图和具体实施方式中，相同的附图标记指示相同的元件。为了清楚、说明和方便起见，附图可不按照比例绘制，并且可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下详细描述以帮助读者获得对在此描述的方法、装置和/或系统的全面理解。然而，在理解本申请的公开内容之后，在此描述的方法、装置和/或系统的各种变型、修改和等同物将是显而易见的。例如，在此所描述的操作的顺序仅仅是示例，其并不限于在此所阐述的顺序，而是除了必须以特定顺序发生的操作以外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简要性，可省略对已知的特征的描述。
在此描述的特征可以以不同的形式实施，并且不应被解释为限于在此描述的示例。更确切地说，已经提供了在此所描述的示例仅用于示出在理解本申请的公开内容之后将是显而易见的实现在此描述的方法、装置和/或系统的诸多可行方式中的一些方式。在下文中，虽然将参照附图详细描述本公开的实施例，但要注意的是示例不限于这些。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”所述另一元件“上”、“连接到”所述另一元件或“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此所使用的，术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、组件、区域、层或部分也可被称为第二构件、组件、区域、层或部分。
为了易于描述，在此可使用诸如“在……上方”、“上部”、“在……下方”和“下部”的空间关系术语来描述如附图所示的一个元件与另一元件的关系。这样的空间关系术语意在除包含在附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“上方”或“上部”的元件于是将相对于另一元件位于“下方”或“下部”。因此，术语“在……上方”根据装置的空间方位而包括“在……上方”和“在……下方”两种方位。所述装置还可以以其他方式定位(例如，旋转90度或处于其他方位)，并将对在此使用的空间关系术语做出相应的解释。
在此使用的术语仅用于描述各种示例，并且不用于限制本公开。除非上下文另外清楚地指明，否则单数形式也意图包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可能发生附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可以以如在理解本申请的公开内容之后将显而易见的各种方式组合。此外，尽管在此描述的示例具有各种构造，但是如在理解本申请的公开内容之后将是显而易见的其他构造是可行的。
在此，要注意的是，关于示例的术语“可”的使用，例如，关于示例可包括或实现什么，意味着存在其中包括或实现这样的特征的至少一个示例，而所有示例不限于此。
本公开的一方面在于提供一种电子器件模块以及制造该电子器件模块的方法，能够保护电子器件模块中的各个内部组件免受冲击，并且该电子器件模块具有电磁波屏蔽结构，该电磁波屏蔽结构具有优异的抗电磁波干扰特性或抗电磁波特性。
图1是根据示例的电子器件模块的透视图。图2是图1中的电子器件模块的俯视图。图3是沿图2的线I-I’截取的截面图。
参照图1至图3，电子器件模块100可包括基板11、电子组件1、密封部14和屏蔽部15。
在基板11的第一表面上，可设置用于安装电子组件1的安装电极(未示出)以及接地电极19，并且布线图案可设置在第一表面上，安装电极可以在第一表面与电子组件1电连接。
在安装电极上，可安装至少一个电子组件1。
接地电极19可电连接到屏蔽部15。
根据示例，接地电极19可设置在第一组件1a与第二组件1b之间并可接触屏蔽部15，但示例不限于此。例如，接地电极19可根据屏蔽部15的整体形状而形成并可接触整个屏蔽部15，或者可作出其他各种修改。
此外，根据示例，接地电极19可根据屏蔽部15的形状以实线形式形成。然而，其实施例不限于此。接地电极19可具有各种形式，只要接地电极19能够连接到屏蔽部15即可。例如，接地电极19可形成为点线或虚线。
尽管未详细示出，但是安装电极和/或接地电极19可由成层设置在上部上的保护绝缘层(未示出)保护，并且可通过形成在保护绝缘层中的开口而暴露在保护绝缘层的外部。作为如上构造的基板11，可使用在相应的技术领域中通常使用的各种类型的电路基板(例如，陶瓷基板、印刷电路基板、柔性基板等)。根据示例的基板11可以是具有多个层的多层基板11，并且电路图案可形成在多个层之间。
电子组件1可包括各种电子器件，诸如，无源器件和有源器件。换言之，电子组件1可由能够安装在基板11上或基板11中的电子组件实现。在示例中，电子组件不限于器件，而可包括各种组件(诸如，连接器)。
电子组件1可包括嵌入密封部14中的至少一个第二组件1b，以及暴露于密封部14的外部而未嵌入其中的至少一个第一组件1a。例如，第一组件1a可以是连接器，并且第二组件1b可以是电子器件，但它们不限于此。
密封部14可设置在基板11的第一表面上并可密封电子组件1。密封部14可通过在外部密封电子组件1而固定电子组件1，从而安全地保护电子组件1免受外部冲击。然而，如上所述，第一组件1a可暴露于密封部14的外部，而不是嵌入密封部14中。
根据示例的密封部14可利用绝缘材料形成。例如，密封部14可由诸如环氧树脂模塑料(EMC)的树脂材料形成，但不限于此。此外，在替代示例中，密封部14可利用导电材料(例如，导电树脂等)形成。在这种情况下，可在第二组件1b与基板11之间设置单独的密封构件(诸如，底部填充树脂)。
实施例中的密封部14可划分为设置在屏蔽部15的外部的第一密封部14a，以及设置在屏蔽部15中的第二密封部14b，稍后将对此进行描述。
第一密封部14a可设置在屏蔽部15的外部，并且具有小于第二密封部14b的厚度的厚度。相应地，形成在基板11中的连接端子17可通过第一密封部14a暴露于外部。
在示例中，第一组件1a可安装在连接端子17上。因此，第一密封部14a的一部分可设置在第一组件1a与基板11之间，并且第一组件1a可通过连接端子17电连接到基板11。
在示例中，第一密封部14a可沿基板的边缘设置。更具体地，第一密封部14a可沿方形基板11的两个连续的边缘设置，但不限于此。
第二密封部14b可形成为比第一密封部14a厚，并且第二组件1b可嵌入第二密封部14b中。因此，第二密封部14b的高度可大于第二组件1b的高度。
在示例中，第二密封部14b可设置在除第一密封部14a以外的区域中。此外，第二密封部14b可形成为六面体，但不限于此。
第一密封部14a和第二密封部14b可通过屏蔽部15完全地分开。然而，其实施例不限于此。在替代实施例中，第一密封部14a和第二密封部14b可彼此部分连接。
屏蔽部15可沿第二密封部14b的表面形成，并阻止电磁波从外部流入第二组件1b或者从第二组件1b泄漏到外部。屏蔽区域还可设置在第一组件1a与第二组件1b之间，并阻止第一组件1a与第二组件1b之间的电磁波的干扰。为此，屏蔽部15可利用导电材料形成，并可电连接到基板11上的接地电极19。
可通过用包括导电粉末的树脂材料涂覆第二密封部14b的外表面或者通过形成金属薄膜来形成屏蔽部15。在形成金属薄膜的情况下，可使用各种方法，诸如，溅射法、气相沉积法、电镀工艺、无电镀工艺等。
例如，屏蔽部15可以是通过喷涂法形成在第二密封部14b的外表面上的金属薄膜。通过喷涂法，可形成均匀涂覆的膜，并且在基础设施投资方面的成本可相对低于其他工艺。然而，实施例不限于此。还可利用溅射法来形成金属薄膜。
天线20可设置在基板11的第二表面上或设置在基板11中。在示例中，天线20可设置在基板11的两个表面之间与第一密封部14a相对的位置。
在示例中，天线20设置为与第一密封部14a相对或面对的概念可指示：当天线20设置在基板11的第一表面上时，天线20可与第一密封部14a重叠。
在天线20设置在与第二密封部14b相对的区域中的情况下，经由天线20发送和接收的无线信号可被屏蔽部15阻挡。因此，在示例中，天线20可仅设置在不存在屏蔽部15的第一密封部14a的下部上。
然而，其实施例不限于此。在天线20被构造成向基板11的下部辐射无线信号的情况下，天线可设置在第二密封部14b的下部上。
例如，在设置偶极天线(其沿基板11的水平方向辐射无线信号)的情况下，将天线设置在与第一密封部14a相对的区域上可能是有利的。然而，在设置贴片天线(其沿基板11的垂直方向中的向下方向辐射无线信号)的情况下，天线可设置在与第二密封部14b相对的区域上。
此外，可利用形成在基板11上的电路图案来形成天线20。然而，其实施例不限于此。例如，单独制造的天线组件可安装在基板11的第二表面上，并且其他各种修改也是可行的。
因此，根据示例的电子器件模块可通过使用如上的密封部14和屏蔽部15而保护安装在基板11上的电子组件免受外部环境的影响并且也可易于阻挡电磁波。
此外，当屏蔽部15部分设置在基板11上时，天线20可设置在未形成屏蔽部15的区域上。因此，可保护电子组件1，同时保持天线20的辐射性能。
在以下的描述中，将描述根据示例的制造电子器件模块的方法。
图4和图5是示出根据一个或更多个示例的按顺序制造电子器件模块的方法中的工艺的视图。
参照图4，可将第二电子组件1b和连接端子17安装在基板11上。
根据各种示例的基板11可以是具有多个层的多层电路基板11，并且电连接的电路图案可形成在多个层之间。在基板11的上表面上可形成用于安装组件的电极(安装电极)、接地电极19等。
可通过导电粘合剂(诸如，焊料)将第二电子组件1b接合到基板11。
可通过用导电粘合剂(诸如，焊料或导电树脂)涂覆安装电极来形成连接端子17。然而，其实施例不限于此。例如，可通过使用单独制造的金属凸块、导电柱或其他各种修改来形成连接端子17。
作为以下步骤，可密封第二电子组件1b，并且密封部14可形成在基板11的第一表面上。
密封部14可形成在基板11的第一表面的整个区域上。因此，密封部14可形成为使得第二组件1b以及连接端子17被嵌入其中。在这个工艺中，可通过传递模塑法来制造密封部14，但不限于此。
此后，可进行部分去除密封部14的一次去除工艺。在这个步骤中，可部分去除密封部14的未设置第二组件1b的区域。
密封部14被去除的区域可形成为空区(C1)。密封部14在这个工艺中被去除的区域可以是在电子器件模块中被描述为第一密封部(图2中的14a)的区域(A1；在下文中称为第一区域)。此外，密封部14未被去除的区域可以是在电子器件模块中被描述为第二密封部14b的另一区域(A2；在下文中称为第二区域)。因此，当密封部14在这个工艺中被去除时，第一密封部(图1中的14a)和第二密封部(14b)可彼此区分开。
当部分去除第一区域A1中的密封部14时，第一区域A1中的密封部14的厚度可形成为不同于第二区域中的密封部14的厚度。
在这个工艺中，可通过使密封部14薄化来去除密封部14。因此，可使用研磨机(机械研磨)来去除密封部14，但其实施例不限于此。
此外，可在不暴露连接端子17的范围内去除密封部14。因此，在去除第一区域A1中的密封部14之后，第一区域A1中的密封部14的厚度可大于连接端子17的高度。
作为后续步骤，如图5中所示出的，可执行二次去除工艺，在二次去除工艺中，去除设置在第一区域A1与第二区域A2之间的边界上的密封部14。
通过二次去除工艺，可在第一区域A1中的密封部14与第二区域A2中的密封部14之间形成缝形式的凹槽C2。凹槽C2可形成为使密封部14完全地去除，因此，基板11上的接地电极19可通过凹槽C2暴露于外部。
在这个步骤中，可使用激光来去除密封部14。然而，其实施例不限于此。可使用各种方法来去除密封部14，诸如，激光、等离子体、离子束、研磨机、线切割机、锯或在模块的锯切或切割中所使用的刀片等。
此后，可在密封部14的表面上形成屏蔽部15。如上所述，屏蔽部15可实现为金属薄膜。可通过应用溅射法、喷涂法等来形成金属薄膜。
然而，其实施例不限于此。可通过各种方法(诸如，丝网印刷法、涂刷法、沉积法等)来形成屏蔽部15。
在这个工艺中，屏蔽部15可被涂覆在形成在第一区域A1与第二区域A2之间的凹槽C2的内部上。因此，屏蔽部15可通过凹槽C2电连接到基板11上的接地电极19。
作为下一步骤，可进行三次去除工艺，在三次去除工艺中，去除形成在第一区域A1中的屏蔽部15和密封部14。在这个工艺中，可使用如上的研磨机来部分去除屏蔽部15和密封部14，但其实施例不限于此。
在这个工艺中，密封部14可被去除直到使形成在基板11上的连接端子17暴露为止。因此，第一区域A1中的密封部14可形成为第一密封部14a，并且第一密封部14a可具有等于连接端子17的高度的高度。
然后，可将第一组件1a安装在暴露于第一密封部14a的外部的连接端子17上，并且可制成图3中所示出的电子器件模块。
第一组件1a可通过导电粘合剂(诸如，焊料)接合到连接端子17。
通过使用根据上述示例的制造电子器件模块的方法，可通过在基板的一个表面的整个区域上形成密封部并去除不需要的部分来制造电子器件模块。
在比较示例的情况下，在将所有电子组件安装在基板上之后，利用模具仅在特定区域上形成密封部。由于需要将模具架设置在第一组件和第二组件之间，因此，第一组件与第二组件之间的间隔距离应当大于模具架的厚度。
然而，通过使用本公开的示例中的方法，可以不需要将模具架设置在第一组件与第二组件之间，因此，第一组件与第二组件之间的距离可显著减小，并且电子器件模块的整体尺寸也可显著减小。
此外，在使用模具的情况下，需要准备与不同类型的电子器件模块相对应的不同的模具。然而，在使用本文描述的示例中的方法的情况下，可通过使用一个模具形成密封部并且以与电子器件模块的电子组件和屏蔽部相对应的形式处理密封部，来制造电子器件模块。因此，即使电子器件模块的结构发生变化，也可在不改变制造设备的情况下制造电子器件模块。
同时，本公开中的电子器件模块不限于上述实施例，而是其各种实施例也是可行的。
图6是根据本公开中的各种其他示例的电子器件模块的透视图。
参照图6，根据示例的电子器件模块可以与前述示例(图1至图5)中的电子器件模块类似地构造，并且可具有第三密封部14c，在第三密封部14c的表面上未形成屏蔽部15。
在示例中，第三密封部14c的厚度可大于第一密封部14a的厚度且小于第二密封部14b的厚度。然而，其实施例不限于此。
如在第一密封部14a中那样，在第三密封部14c中可不嵌入电子组件，但在替代示例中，电子组件可嵌入第三密封部14c中。
形成在基板11的第二表面上的天线可设置在与第三密封部14c相对的区域中。
在示例中，其上形成有屏蔽部15的第二密封部14b的至少一个侧表面可形成为斜面。
可在利用激光在第三密封部14c与第二密封部14b之间形成凹槽以使第三密封部14c和第二密封部14b彼此区分开的工艺期间得到如上构造。
因此，密封部通过激光被去除的区域可形成为斜面，并且密封部通过研磨法、锯切法等被去除的侧表面可形成为垂直于基板11的表面。
在本公开中如上所述构造的电子器件模块中，密封部14可被去除得最少。因此，用于去除密封部14的制造时间可显著减少。
图7是根据本公开中的其他各种示例的电子器件模块的透视图。图8是沿图7中的线II-II’截取的截面图。
参照图7和图8，根据示例的电子器件模块可以与图1中的示例类似地构造，并且可包括第四密封部14d。
在第四密封部14d中，可与第二密封部14b类似地嵌入电子组件1，并且屏蔽部15可形成在第四密封部14d的表面上。因此，屏蔽部15可设置在第二密封部14b和第四密封部14d的整个表面之上。形成在第二密封部14b上的屏蔽部15和形成在第四密封部14d上的屏蔽部15可彼此连接并且集成为单个组件。
在第四密封部14d中，与第二密封部14b相邻的部分可具有最小厚度，并且第四密封部14d离第二密封部14b越远，第四密封部14d的厚度可形成得越大。因此，第四密封部14d可具有至少一个台阶部。然而，其实施例不限于此。例如，第四密封部14d的上表面可形成为斜面，或者其他各种修改也是可行的。
为此，在第四密封部14d中嵌有电子组件1b的情况下，可将具有较低高度的组件安装在更靠近第二密封部14b的位置，并且安装位置越高，组件可被安装得离第二密封部14b越远。
第二密封部14b可以与第四密封部14d间隔开特定间隙。因此，间隔部C3(具有缝形式的空区)可设置在第二密封部14b与第四密封部14d之间。通过间隔部C3，基板11上的接地电极19可暴露于密封部14的外部。
在间隔部C3中也可设置屏蔽部15。因此，屏蔽部15可在间隔部C3中连接到接地电极19。间隔部C3的宽度W可能需要形成为尽可能窄，以减小电子器件模块的整体尺寸。然而，间隔部C3的宽度越窄越深，屏蔽部就越难以进入间隔部C3。
在这种情况下，屏蔽部15可能不能完全地涂覆到间隔部C3的整个区域，因此，屏蔽部15与接地电极19之间的接触可靠性可能劣化。此外，可能难以完全阻止电磁波在设置在第二密封部14b中的电子组件1b和设置在第四密封部14d中的电子组件1b之间的流动。
因此，在示例中，在第四密封部14d中，与间隔部C3相邻的部分(14d’；在下文中称为较低端)的高度可被构造得低，以使屏蔽部15容易地进入间隔部C3。例如，较低端14d’的高度(H；间隔部C3的深度)可被构造为等于间隔部C3的宽度的两倍或更小。然而，其实施例不限于此。
如上所述，在本文公开的示例中的电子器件模块中，由于在基板的形成天线的区域中没有形成屏蔽部，所以可保护电子组件免受电磁波的影响，同时保持天线的辐射性能。
此外，在根据本文公开的示例的制造电子器件模块的方法的情况下，可不需要将模具架设置在第一组件与第二组件之间。因此，第一组件与第二组件之间的距离可显著减小，并且电子器件模块的整体尺寸也可显著减小。
虽然本公开包括特定的示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件和/或用其他组件或者它们的等同物替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，权利要求及其等同物的范围内的所有变化将被解释为包含于本公开中。

Claims (20)

1.一种电子器件模块，包括：
基板；
至少一个第一组件和至少一个第二组件，设置在所述基板的一个表面上；
第二密封部，所述至少一个第二组件嵌入所述第二密封部中，并且所述第二密封部设置在所述基板上；以及
第一密封部，设置在所述第二密封部的外部，所述第一密封部的至少一部分设置在所述至少一个第一组件与所述基板之间。
2.如权利要求1所述的电子器件模块，还包括：屏蔽部，设置在所述第二密封部的表面上。
3.如权利要求2所述的电子器件模块，还包括：
接地电极，在所述基板上；以及
凹槽，形成在所述第一密封部与所述第二密封部之间，
其中，所述屏蔽部设置在所述凹槽中并且连接到所述接地电极。
4.如权利要求1所述的电子器件模块，还包括：
连接端子，设置为穿透所述第一密封部，
其中，所述至少一个第一组件通过所述连接端子电连接到所述基板。
5.如权利要求4所述的电子器件模块，其中，所述第一密封部的高度基本上等于所述连接端子的高度。
6.如权利要求1所述的电子器件模块，还包括：天线，设置在所述基板的另一表面上。
7.如权利要求6所述的电子器件模块，其中，所述天线设置在与设置所述第一密封部的区域相对的区域中。
8.如权利要求1所述的电子器件模块，还包括：第三密封部，设置在所述基板的所述一个表面上，并且具有大于所述第一密封部的高度并且等于或小于所述第二密封部的高度的高度。
9.如权利要求2所述的电子器件模块，还包括：第四密封部，设置在所述基板的所述一个表面上，并且所述至少一个第二组件的部分组件嵌入所述第四密封部中，所述第四密封部与所述第二密封部间隔开。
10.如权利要求9所述的电子器件模块，其中，所述第四密封部具有台阶部，所述台阶部的高度朝向所述第二密封部减小。
11.如权利要求9所述的电子器件模块，其中，在所述第四密封部中，与所述第二密封部相邻的部分的高度等于距所述第二密封部的间隔距离的两倍或更小。
12.如权利要求9所述的电子器件模块，其中，所述屏蔽部延伸到所述第四密封部的表面。
13.一种制造电子器件模块的方法，包括：
将至少一个第二组件和连接端子安装在基板的一个表面上；
形成密封所述基板的所述一个表面的整个区域的密封部；
通过部分去除所述密封部中的未设置所述第二组件的区域，使第一密封部和第二密封部彼此区分开；
在所述密封部的表面上形成屏蔽部；
部分去除所述第一密封部以使所述连接端子暴露；以及
将第一组件安装在所述连接端子上。
14.如权利要求13所述的方法，还包括：
在形成所述屏蔽部之前，通过沿所述第一密封部与所述第二密封部之间的边界去除所述密封部，使形成在所述基板上的接地电极暴露。
15.如权利要求14所述的方法，其中，使所述接地电极暴露包括使用激光去除所述密封部。
16.如权利要求13所述的方法，其中，使所述第一密封部和所述第二密封部彼此区分开以及使所述连接端子暴露包括使用研磨机去除所述密封部。
17.一种电子器件模块，包括：
第一密封部，设置在基板的第一表面上；
第二密封部，设置在所述基板的所述第一表面上，并且与所述第一密封部间隔开；
第一电子组件，设置在所述第一密封部上，并且通过所述第一密封部电连接到所述基板；以及
第二电子组件，嵌入所述第二密封部中。
18.如权利要求17所述的电子器件模块，还包括：屏蔽部，设置在所述第二密封部上并且电连接到所述基板上的接地电极，
其中，所述第一密封部通过所述屏蔽部与所述第二密封部间隔开。
19.如权利要求18所述的电子器件模块，还包括：天线，设置在所述基板的与所述第一密封部相对的第二表面上。
20.如权利要求18所述的电子器件模块，还包括：
第三密封部，设置在所述基板的所述第一表面上；以及
第三电子组件，嵌入所述第三密封部中，
其中，所述屏蔽部设置在所述第三密封部上，并且
其中，所述第二密封部通过所述屏蔽部与所述第三密封部隔离。
CN201910065986.3A 2018-04-02 2019-01-24 电子器件模块及制造该电子器件模块的方法 Pending CN110349919A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180038279 2018-04-02
KR10-2018-0038279 2018-04-02
KR1020180062933A KR102505198B1 (ko) 2018-04-02 2018-05-31 전자 소자 모듈 및 그 제조 방법
KR10-2018-0062933 2018-05-31

Publications (1)

Publication Number Publication Date
CN110349919A true CN110349919A (zh) 2019-10-18

Family

ID=68055506

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910065986.3A Pending CN110349919A (zh) 2018-04-02 2019-01-24 电子器件模块及制造该电子器件模块的方法

Country Status (2)

Country Link
US (2) US11251135B2 (zh)
CN (1) CN110349919A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018123698A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュールおよび通信装置
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102146802B1 (ko) * 2018-07-24 2020-08-21 삼성전기주식회사 전자 소자 모듈
US20210045227A1 (en) * 2019-08-08 2021-02-11 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component Carrier, Method of Manufacturing the Same and Method of Shielding a Structural Feature in a Component Carrier
CN113053866A (zh) * 2020-03-30 2021-06-29 台湾积体电路制造股份有限公司 半导体器件及其制造方法
US11901307B2 (en) * 2020-03-30 2024-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including electromagnetic interference (EMI) shielding and method of manufacture
TWI732517B (zh) 2020-04-09 2021-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI774008B (zh) 2020-06-19 2022-08-11 啟碁科技股份有限公司 封裝結構及其製造方法
KR102444299B1 (ko) * 2020-10-23 2022-09-15 삼성전기주식회사 전자 소자 모듈 및 이의 제조 방법
CN113488421B (zh) * 2021-06-30 2024-05-03 颀中科技（苏州）有限公司 一种用于芯片散热贴的取标头、散热粘贴装置及粘贴方法
WO2023157423A1 (ja) * 2022-02-16 2023-08-24 株式会社村田製作所 アンテナモジュール、それを搭載した通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
US20120020039A1 (en) * 2008-12-19 2012-01-26 Stmicroelectronics (Grenoble) Sas Surface-mounted shielded multicomponent assembly
KR20130025594A (ko) * 2011-09-02 2013-03-12 삼성전기주식회사 전자 부품 모듈의 제조 방법
CN103794573A (zh) * 2012-11-02 2014-05-14 环旭电子股份有限公司 电子封装模块及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218234A (en) * 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5900669A (en) * 1997-06-30 1999-05-04 Motorola, Inc. Semiconductor component
CN1910519A (zh) * 2004-01-26 2007-02-07 日本化药株式会社 感光性树脂组合物及其固化产物
US6940183B1 (en) * 2004-06-04 2005-09-06 Lu-Chen Hwan Compound filled in lead IC packaging product
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
US7573138B2 (en) * 2006-11-30 2009-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Stress decoupling structures for flip-chip assembly
US7955992B2 (en) * 2008-08-08 2011-06-07 Redlen Technologies, Inc. Method of passivating and encapsulating CdTe and CZT segmented detectors
CN101525467A (zh) * 2009-04-03 2009-09-09 复旦大学 一种环氧/有机硅杂化材料及其制备方法和应用
US8604576B2 (en) * 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
TWI473244B (zh) * 2011-10-05 2015-02-11 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
TWI502733B (zh) 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法
CN105409060B (zh) 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US9814166B2 (en) 2013-07-31 2017-11-07 Universal Scientific Industrial (Shanghai) Co., Ltd. Method of manufacturing electronic package module
TW201505137A (zh) 2013-07-31 2015-02-01 Universal Scient Ind Shanghai 電子封裝模組及其製造方法
JP6309619B2 (ja) 2013-10-01 2018-04-11 オートリブ エー・エス・ピー・インク コンパクトシールド車載用レーダモジュールおよび方法
US9653415B2 (en) 2015-02-18 2017-05-16 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and method of making the same
US10784208B2 (en) 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6330788B2 (ja) 2015-11-18 2018-05-30 株式会社村田製作所 電子デバイス
US9818722B1 (en) * 2016-08-05 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for manufacturing thereof
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
US9859232B1 (en) * 2016-11-04 2018-01-02 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US20190103365A1 (en) 2017-09-29 2019-04-04 Nxp Usa, Inc. Selectively shielded semiconductor package
TWI631676B (zh) * 2017-12-08 2018-08-01 矽品精密工業股份有限公司 電子封裝件及其製法
US10847470B2 (en) * 2018-02-05 2020-11-24 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059846A (ja) * 2005-08-26 2007-03-08 Matsushita Electric Works Ltd 凹凸多層回路板モジュール及びその製造方法
US20120020039A1 (en) * 2008-12-19 2012-01-26 Stmicroelectronics (Grenoble) Sas Surface-mounted shielded multicomponent assembly
KR20130025594A (ko) * 2011-09-02 2013-03-12 삼성전기주식회사 전자 부품 모듈의 제조 방법
CN103794573A (zh) * 2012-11-02 2014-05-14 环旭电子股份有限公司 电子封装模块及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116741757A (zh) * 2022-09-20 2023-09-12 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备
CN116741757B (zh) * 2022-09-20 2024-05-14 荣耀终端有限公司 封装结构、封装结构的加工方法和电子设备

Also Published As

Publication number Publication date
US11430742B2 (en) 2022-08-30
US20200098699A1 (en) 2020-03-26
US20190304926A1 (en) 2019-10-03
US11251135B2 (en) 2022-02-15

Similar Documents

Publication Publication Date Title
CN110349919A (zh) 电子器件模块及制造该电子器件模块的方法
CN112164673B (zh) 电子器件模块及电子装置
US10629542B2 (en) Electronic device module
CN101645436B (zh) 具有电磁干扰防护体的半导体封装件及其形成方法
CN107887344B (zh) 电子封装结构及其制法
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
US10937739B2 (en) Electronic device module and method of manufacturing the same
CN106206488A (zh) 内建散热座的散热增益型面朝面半导体组体及制作方法
US20150131231A1 (en) Electronic component module and manufacturing method thereof
US10217711B2 (en) Semiconductor package and manufacturing method thereof
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US7915715B2 (en) System and method to provide RF shielding for a MEMS microphone package
US20180090448A1 (en) Semiconductor package and method for preparing same
US10269725B2 (en) Semiconductor package and method of manufacturing the same
US20200388579A1 (en) Electronic device module and method of manufacturing the same
US20210120664A1 (en) Electronic device module
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
US11335664B2 (en) Integrated circuit packaging method and integrated packaging circuit
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI793897B (zh) 電路板總成及其製造方法
JP5184578B2 (ja) プリント配線基板
KR20200013373A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination