CN112164673B - 电子器件模块及电子装置 - Google Patents

电子器件模块及电子装置 Download PDF

Info

Publication number
CN112164673B
CN112164673B CN202011039119.1A CN202011039119A CN112164673B CN 112164673 B CN112164673 B CN 112164673B CN 202011039119 A CN202011039119 A CN 202011039119A CN 112164673 B CN112164673 B CN 112164673B
Authority
CN
China
Prior art keywords
substrate
component
disposed
electronics module
shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011039119.1A
Other languages
English (en)
Other versions
CN112164673A (zh
Inventor
洪锡润
柳锺仁
洪承铉
金奘显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180065419A external-priority patent/KR102520212B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202011039119.1A priority Critical patent/CN112164673B/zh
Publication of CN112164673A publication Critical patent/CN112164673A/zh
Application granted granted Critical
Publication of CN112164673B publication Critical patent/CN112164673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1698—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being a sending/receiving arrangement to establish a cordless communication link, e.g. radio or infrared link, integrated cellular phone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/288—Removal of non-metallic coatings, e.g. for repairing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及一种电子器件模块及电子装置。本发明的电子器件模块包括：基板；第一组件和第二组件，设置在所述基板的第一表面上；密封部，设置在所述基板上，并且在内部嵌入有所述第二组件；屏蔽壁，其一部分或者整体设置在所述第一组件与所述第二组件之间；以及第一天线，在所述基板的第二表面上或者在所述基板内部，设置在与所述第一组件重叠的位置。所述屏蔽壁包括彼此连接的至少两个壁，并且所述至少两个壁中的至少一个壁设置在所述第一组件与所述第二组件之间。

Description

电子器件模块及电子装置
本申请是申请日为2019年01月25日、申请号为201910072657.1、题为“电子器件模块、制造该电子器件模块的方法及电子装置”的专利申请的分案申请。
技术领域
以下描述涉及一种电子器件模块及电子装置。例如，以下描述涉及一种可保护包括在模块中的无源组件、半导体芯片等免受外部环境的影响同时阻挡电磁波的电子器件模块及电子装置。
背景技术
在电子产品市场中，对便携式电子产品的消费迅速增加，因此，要求在便携式电子产品系统中设置小而轻的电子组件。
为了满足这种要求，必须使用用于减小单个组件的尺寸的技术，另外，使用将各个组件集成到单个芯片中的片上系统(SOC)技术，或者使用将各个组件集成到单个封装件中的系统级封装(SIP)技术。
具体地，在使用高频信号的高频电子器件模块(诸如，通信模块或网络模块)的情况下，必须提供具有各种形式的电磁波屏蔽结构以成功地实现与电磁波干扰有关的屏蔽特性以及小型化。
发明内容
提供本发明内容以按照简化的形式介绍下面在具体实施方式中进一步描述的构思的选择。本发明内容不意在确定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种电子器件模块包括：基板；第一组件，设置在所述基板的第一表面上；密封部，设置在所述基板的所述第一表面上；第二组件，设置在所述基板的所述第一表面上并且嵌入在所述密封部中；以及屏蔽壁，至少部分地设置在所述第一组件与所述第二组件之间，并且包括相对于所述基板的所述第一表面具有低于所述密封部的高度的高度的部分。
所述屏蔽壁和所述第一组件可间隔开，并且所述密封部可设置在所述屏蔽壁与所述第二组件之间。
所述屏蔽壁可以是方形环，并且所述第一组件可设置在由所述屏蔽壁限定的内部空间中。
所述屏蔽壁可包括彼此连接的两个壁，并且所述两个壁中的至少一个壁可设置在所述第一组件与所述第二组件之间。
所述屏蔽壁可延伸穿过所述基板的所述第一表面的整个宽度。
所述基板可包括接地电极，并且所述屏蔽壁可接合到所述接地电极。
屏蔽层可沿所述密封部的表面设置。
所述屏蔽层可连接到所述屏蔽壁的上端。
所述屏蔽层和所述屏蔽壁可利用不同的材料形成。
所述密封部可包括：第一密封部，没有所述屏蔽层，并且连接到所述屏蔽壁；第二密封部，设置有所述屏蔽层；以及第三密封部，没有所述屏蔽层，并且相对于所述基板的所述第一表面具有小于所述第一密封部的厚度和所述第二密封部的厚度的厚度。天线可设置在所述基板的与所述第三密封部重叠的部分上或者设置在基板的与所述第三密封部重叠的部分中。
在另一总体方面，一种制造电子器件模块的方法包括：将第一组件和第二组件安装在基板的第一表面上；将利用导电材料形成并限定容纳空间的屏蔽壳安装在所述基板的所述第一表面上，使得所述第一组件被容纳在所述容纳空间中；将密封所述第二组件和所述屏蔽壳的密封部设置在所述基板的所述第一表面上；以及通过部分地去除所述密封部和所述屏蔽壳而使所述容纳空间暴露于所述密封部的外部。
所述方法可包括：在将所述容纳空间暴露于所述密封部的外部之前，在所述密封部的表面上形成屏蔽层。
形成所述屏蔽层可包括：通过部分地去除所述密封部而部分地暴露所述屏蔽壳，并且将所述屏蔽层设置在所述密封部的表面上和部分地暴露的屏蔽壳上。
可通过利用研磨机去除所述密封部的上表面直到所述屏蔽壳暴露为止，来执行使所述屏蔽壳部分地暴露。
可通过利用刮刀或激光仅暴露所述屏蔽壳的与设置在所述第一组件与所述第二组件之间的壁相对应的部分，来执行使所述屏蔽壳部分地暴露。
使容纳空间暴露于所述密封部的外部可包括利用研磨机部分地去除所述密封部和所述屏蔽壳。
在另一总体方面，一种电子装置包括电子器件模块，所述电子器件模块包括：基板；第一组件，设置在所述基板的第一表面上；密封部，设置在所述基板的所述第一表面上；第二组件，设置在所述基板的所述第一表面上并且嵌在所述密封部中；屏蔽结构，至少部分地设置在所述第一组件与所述第二组件之间；以及天线，在与所述第一组件重叠的位置处设置在所述基板的第二表面上或所述基板内部。
所述屏蔽结构可包括第一壁，所述第一壁设置在所述第一组件与所述第二组件之间。
所述第一壁可具有在所述基板的所述第一表面之上的低于所述密封部的高度的高度。
所述屏蔽结构可包括第二壁，所述第一壁可具有在所述基板的所述第一表面之上的等于所述密封部的高度的高度，并且所述第二壁可具有在所述基板的所述第一表面之上的低于所述密封部的所述高度的高度。
根据以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是根据示例的电子器件模块的截面图。
图2是图1中示出的电子器件模块的俯视图。
图3至图6是示出制造电子器件模块的方法中的工艺的示图。
图7至图9是根据示例的电子器件模块的俯视图。
图10是根据示例的电子器件模块的截面图。
图11至图13是示出制造图10中所示的电子器件模块的方法的示图。
图14是根据示例的电子器件模块的截面图。
图15至图17是示出制造图14中示出的电子器件模块的方法的示图。
图18是根据示例的电子器件模块的俯视图。
图19是沿图18中的线I-I'截取的截面图。
在整个附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明和方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式来帮助读者获得对这里描述的方法、设备和/或系统的全面理解。然而，在理解本申请的公开内容之后，这里描述的方法、设备和/或系统的各种改变、变型和等同物将是显而易见的。例如，这里描述的操作顺序仅仅是示例，并且不限于这里阐述的那些操作顺序，而是除了必须以特定顺序发生的操作之外，可在理解本申请的公开内容之后做出将是显而易见的改变。另外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
在此描述的特征可以以不同的形式实施，并且不应被解释为局限于在此描述的示例。更确切地，提供在此描述的示例仅仅是为了说明在理解本申请的公开内容之后将是显而易见的实现这里描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
在此，要注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括什么或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
在整个说明书中，当诸如层、区域或基板的元件被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件，或者可存在介于他们之间的其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，则可不存在介于他们之间的其他元件。
如在此所使用的，术语“和/或”包括相关所列项中的任意一个以及任意两个或更多个的任何组合。
尽管在此可使用诸如“第一”、“第二”、“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不应被这些术语限制。更确切地，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，这里描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用空间相对术语(诸如“在……之上”、“上方”、“在……之下”和“下方”)来描述附图中所示的一个元件与另一元件的关系。这样的空间相对术语意图除了包含附图中所描绘的方位之外，还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“之上”或“上方”的元件随后将相对于另一元件位于“之下”或“下方”。因此，术语“在……之上”可根据装置的空间方位而包括“在……之上”和“在……之下”两种方位。装置可以以其他方式定位(例如，旋转90度或处于其他方位)，并且可对在此使用的空间相对术语进行相应地解释。
在此使用的术语仅是为了描述各种示例，而不用于限制本公开。除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或他们的组合，但是不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或他们的组合。
由于制造技术和/或公差，可能发生附图中示出的形状的变化。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状变化。
在此描述的示例的特征可以以在理解本申请的公开内容之后将是显而易见的各种方式进行组合。此外，尽管在此描述的示例具有各种构造，但是在理解了本申请的公开内容之后将是显而易见的其他构造也是可行的。
图1是根据示例的电子器件模块的截面图。图2是图1中示出的电子器件模块的俯视图。
参照图1和图2，电子器件模块100可包括基板11、电子组件1、密封部14和屏蔽壁15。
在基板11的第一表面上，可形成用于安装电子组件1的电极、接地电极19以及用于安装电子组件1的电极在其中彼此电连接的布线图案(尽管未示出)。
至少一个电子组件1可安装在用于安装电子组件1的电极上。
接地电极19可电连接到屏蔽壁15。
接地电极19可仅设置在第一组件1a与第二组件1b之间并连接到屏蔽壁15。然而，本公开不限于这种构造。接地电极19可被构造成沿着屏蔽壁15的整个形状形成，并连接到屏蔽壁15的整个区域，或者其他各种修改也是可行的。
接地电极19可以以实线形式形成，但不限于这种构造。接地电极19可具有各种形式，只要接地电极19能够连接到屏蔽壁15即可。例如，接地电极19可以以虚线或点线形式形成。
尽管未详细示出，但是用于安装电子组件1的电极或接地电极19可由按照层设置在基板11的上部上的保护绝缘层(未示出)来保护，并且可通过形成在保护绝缘层中的开口而向外暴露。可使用阻焊剂作为保护绝缘层，但保护绝缘层不限于这种构造。
可使用在相应技术领域中通常使用的各种类型的电路基板(例如，陶瓷基板、印刷电路基板、柔性基板等)作为基板11。基板11可以是具有多个层的多层基板11，并且电路图案可形成在层之间。
天线布线可形成在基板11的第二表面(诸如，下表面)上或者基板11内部。
电子组件1可包括各种电子器件，诸如无源器件和有源器件。电子组件1可以是能够安装在基板11上或安装在基板11中的电子组件。电子组件不限于这种器件，而可包括诸如连接器的各种组件。
电子组件1可包括嵌入在密封部14中的至少一个第二组件1b，以及设置在密封部14的外部上而未嵌入在密封部中的至少一个第一组件1a。例如，第一组件1a可以是连接器，并且第二组件1b可以是电子器件，但是电子组件1不限于这种构造。
密封部14可设置在基板11的第一表面上并密封一个或更多个电子组件1(诸如，第二组件1b)。密封部14可通过在外部密封电子组件而固定电子组件1，从而安全地保护电子组件1免受外部冲击。第一组件1a可设置在密封部14的外部上，而不是嵌入在密封部14中。
密封部14可利用绝缘材料形成。例如，密封部14可利用诸如环氧模塑料(EMC)的树脂材料形成，但不限于这种材料。密封部14可利用导电材料(例如，导电树脂等)形成。在第二组件1b与基板11之间可设置单独的密封部(诸如，底部填充树脂)。
屏蔽壁15可设置在密封部14与第一组件1a之间，并阻挡电磁波从第一组件1a流入第二组件1b或者从第二组件1b流入第一组件1a。屏蔽壁15可利用导电材料形成，并电连接到基板11上的接地电极19。例如，屏蔽壁15可以是金属板，并且可通过导电粘合剂(诸如，焊料或导电树脂)接合到基板11上的接地电极19。
屏蔽壁15可形成为具有完全密封第一组件1a的方形环的形状，并且屏蔽壁15的内部区域可形成为具有空管的形状。
当在制造电子器件模块的工艺中形成密封部14时，屏蔽壁15可防止密封部14的材料(例如，模塑树脂)流到第一组件1a中。由于屏蔽壁15，使得第一组件1a不会嵌入在密封部14中。
屏蔽壁15可形成为具有方形环的形状。然而，屏蔽壁的形状不限于这种形状。屏蔽壁15可具有各种形式，只要能够屏蔽在第一组件1a与第二组件1b之间的电磁波的流动即可。例如，屏蔽壁15可形成为具有圆形环、椭圆形环、多边形环等的形状。
屏蔽壁15的安装高度可被构造成等于或高于第一组件1a的高度。
屏蔽壁15的安装高度可被构造成低于密封部14的高度。可使用屏蔽壳15a(图4中)来形成屏蔽壁15。可能需要执行部分去除屏蔽壳15a的工艺，并且屏蔽壁15的安装高度可被构造成低于密封部14的高度。
然而，如在图14的示例中，屏蔽壁15的一部分的高度可被构造成等于密封部14的高度。然而，屏蔽壁15的其它部分的高度可被构造成低于密封部14的高度。
屏蔽壁15的一部分的安装高度可被构造成低于密封部的高度。
以下将描述制造根据示例的电子器件模块的方法。
图3至图6是示出制造电子器件模块的方法中的工艺的示图。
如图3中所示，电子组件1可安装在基板11的第一表面上。
基板11可以是具有多个层的多层电路基板11，并且电连接的电路图案可形成在层之间。
电子组件1可通过导电粘合剂(诸如，焊料)接合到基板11。
如图4中所示，屏蔽壳15a可安装在基板11的第一表面上。
屏蔽壳15a可利用导电材料形成，并且可以以一个表面敞开的容器的形式形成，并且其中可设置容纳空间。
屏蔽壳15a可形成为具有一个表面敞开的长方体的形状。然而，屏蔽壳15a的形状不限于这种形状。屏蔽壳15a可具有各种形式，只要在屏蔽壳15a中设置有能够放置第一组件1a的容纳空间即可。例如，屏蔽壳15a可形成为具有圆柱形、多边形柱形等的形状。
屏蔽壳15a可安装在基板11上，使得第一组件1a置于内部容纳空间中。屏蔽壳15a的敞开的表面可接合到基板11的第一表面。屏蔽壳15a的至少一部分可连接到接地电极19。
在示例中，电子组件1安装在基板11上，然后，屏蔽壳15a安装在基板11上。然而，本公开不限于这种工艺。
例如，在将导电膏涂覆到基板11之后，可将电子组件1和屏蔽壳15a设置在导电膏上，并且同时可通过回流焊接工艺将电子组件1和屏蔽壳15a接合到基板11。
如图5中所示，密封部14可通过密封电子组件1形成在基板11的第一表面上。
密封部14可形成在基板11的第一表面的整个区域上。密封部14可形成为使得包括第二组件1b的一个或更多个电子组件1以及覆盖第一组件1a的屏蔽壳15a可嵌入在密封部14中。
由于屏蔽壳15a使得形成密封部14的材料(例如，模塑树脂)不会流入屏蔽壳15a的内部空间。因此，第一组件1a不会与形成密封部14的材料接触。
密封部14可通过转送成形法(transfer molding method)形成，但是本公开不限于这种方法。
如图6中所示，可部分地去除密封部14和屏蔽壳15a。去除的部分可以是屏蔽壳15a设置在其中的第一区域A1(图1中)，而第二组件1b设置在其中的第二区域A2可不被去除。
可通过减小密封部14的厚度来去除密封部14。可使用研磨机G来去除密封部14。然而，本公开不限于使用研磨机。
由于第一区域A1被部分地去除，所以第一区域A1的厚度可不同于第二区域A2的厚度。
密封部14的第一区域A1可被去除直到屏蔽壳15a的内部空间暴露于外部为止。第一组件1a可暴露于外部。
一旦密封部14被去除，则屏蔽壳15a可变为具有管形状或环形状的屏蔽壁15。
整个第一区域A1可被部分地去除。因此，不仅可部分地去除设置在屏蔽壳15a的上部的密封部14，而且可部分地去除设置在屏蔽壳15a的两侧的密封部14a(图2中)。在第一区域A1中的密封部14a与第二区域A2中的密封部14之间可形成台阶部。
由于第一区域A1中的密封部14a的高度可低于第二区域A2中的密封部14的高度，因此在第一区域A1中的密封部14a中可不安装电子组件，或者在第一区域A1中可仅安装具有比屏蔽壁15的安装高度低的安装高度的电子组件。
在通过以上工艺制造的电子器件模块中，屏蔽壁可设置在第一组件与第二组件之间，因此，可防止在第一组件与第二组件之间发生电磁波干扰。
由于利用屏蔽壳在第一组件与第二组件之间形成屏蔽壁，因此屏蔽壁可被容易地安装和制造。
当制造密封部时，屏蔽壁可执行屏蔽密封部的流动的功能。因此，密封部与第一组件之间的间隙可显著减小。
考虑利用模具而不是利用屏蔽壳15a仅在第二组件中形成密封部的情况，可能需要将模具框架设置在第一组件与第二组件之间。因此，第一组件和第二组件可能需要彼此间隔开等于或大于模具框架的厚度的距离。
然而，在利用屏蔽壳形成屏蔽壁的情况下，可不需要在第一组件与第二组件之间设置模具框架。因此，第一组件与第二组件之间的距离可显著减小，并且电子器件模块的整体尺寸也可显著减小。
根据本公开的电子器件模块不限于前述构造，而是其各种修改也是可行的。
图7至图9是根据示例的电子器件模块的俯视图。
在图7和图8中示出的电子器件模块中，屏蔽壁15可包括彼此连接的至少两个屏蔽壁，并且屏蔽壁中的至少一个可设置在第一组件1a与第二组件1b之间。
参照图7，可与前述示例中的电子器件模块相似地构造该电子器件模块，并且屏蔽壁15可以以一个表面被去除的(或“C”)的形式形成，而不是以方形环形成。可包括彼此连接的三个壁，并且三个壁中的一个可设置在第一组件1a与第二组件1b之间。
在屏蔽壳15a(图4中)已被安装在基板11上之后，可通过切割工艺去除屏蔽壳15a的四个屏蔽壁15中的一个来制造电子器件模块。
在图7中，接地电极19可接合到屏蔽壁15的整个区域。
参照图8，屏蔽壁15可不形成为具有方形环的形状，而是可形成为具有两个表面被去除的“L”形状。可包括彼此连接的两个壁，并且两个壁中的一个壁可设置在第一组件1a与第二组件1b之间。
在屏蔽壳15a已被安装在基板11上之后，可通过切割工艺去除屏蔽壳15a的四个屏蔽壁15中的两个屏蔽壁来制造电子器件模块。
在图8中，接地电极19可连接到屏蔽壁15的整个区域。
参照图9，屏蔽壁15可形成为具有三个表面被去除的“I”形，而不是呈方形环的形状。屏蔽壁15可设置为横穿基板11。
在屏蔽壳15a已被安装在基板11上之后，可通过切割工艺去除屏蔽壳15a的四个屏蔽壁15中的三个屏蔽壁来制造电子器件模块。
在条状基板上共同地制造多个电子器件模块的工艺中，在将屏蔽壳15a的一至三个表面设置在基板条上的虚设区域中之后，通过去除形成在虚设区域中的表面以及基板上的虚设区域，可形成图7至图9所示的结构。
图10是根据示例的电子器件模块的截面图。
参照图10，可沿设置在第二区域A2中的密封部14的表面设置屏蔽层17。
屏蔽层17可形成在密封部14的表面上，并且可阻挡电磁波从外部流入第二部件1b或从第二部件1b泄漏到外部。屏蔽层17可利用导电材料形成，并且电连接到基板11上的接地电极19。
为了使屏蔽层17与基板11上的接地电极19电连接，接地电极19的至少一部分可暴露于外部。该构造可在制造密封部14的工艺中通过限制密封部14的位置和尺寸或者通过部分地去除密封部14使接地电极19部分地暴露而实现。
接地电极19可被构造成暴露于基板11的侧表面，并且屏蔽层17可延伸直到基板11的侧表面，使得接地电极19能够在基板11的侧表面上与屏蔽层17接触，或者其他各种修改也是可行的。
可通过用包括导电粉末的树脂材料涂覆密封部14的外表面，或者通过形成金属薄膜，来形成屏蔽层17。在形成金属薄膜的情况下，可使用诸如溅射法、气相沉积法、电镀工艺、无电镀工艺等的各种方法。
例如，屏蔽层17可以是通过喷涂法(spray coating method)形成在密封部14的外表面上的金属薄膜。通过喷涂法，可形成均匀的涂覆膜，并且关于基础设施投资的成本可相对低于其他工艺。然而，本公开不限于这种方法或工艺。也可利用溅射法形成金属薄膜。
屏蔽层17可电连接到屏蔽壁15。屏蔽层17可接合到屏蔽壁15的上端。屏蔽层17和屏蔽壁15均可利用导电材料(例如，Cu、Ag、Au、Ni、Pt或Pd，或它们的合金)形成，但是因为屏蔽层17和屏蔽壁15是通过不同的工艺形成的，因此屏蔽层17和屏蔽壁15也可利用不同的材料形成。然而，屏蔽层17和屏蔽壁15可利用相同的材料形成。
天线20可设置在基板11上。天线20可设置在与第一区域A1相对应且位于基板11的两个表面之间的位置中。在天线20设置在第二区域A2中的情况下，经由天线20发送和接收的无线信号可被屏蔽层17屏蔽。因此，天线20可仅设置在不存在屏蔽层17的第一区域A1中。
在天线20被构造成向基板11的下部辐射无线信号的情况下，天线20可设置在第二区域A2中。
例如，在设置沿与基板11平行的方向辐射无线信号的偶极天线的情况下，将天线设置在第一区域A1中会是有利的。然而，在设置沿与基板11垂直的方向中的下部方向辐射无线信号的贴片天线的情况下，将天线设置在第二区域A2中是可行的。
天线20可利用形成在基板11上的电路图案形成。然而，天线不限于这种结构。单独制造的天线组件可安装在基板11的第二表面上并被使用，或者其他各种修改可以是可行的。
以下将描述制造电子器件模块的方法。
图11至图13是示出制造图10中所示的电子器件模块的方法的示图。在制造电子器件模块的方法的工艺中，可分步去除第一区域A1中的密封部14。
可如前述示例中关于图1至图5中的构造那样执行制造电子器件模块的方法。
一旦形成密封部14(如图5中所示)，则可进行使设置在第一组件1a与第二组件1b之间的屏蔽壳15a暴露的初次去除工艺(如图11中所示)。可仅去除密封部14的设置于在第一组件1a与第二组件1b之间设置的屏蔽壁的上部上的部分。
可利用用于切削或切割模块的刮刀(未示出)或激光去除密封部14，并且可仅暴露屏蔽壳15a的设置在第一组件1a与第二组件1b之间的部分。
在这个工艺中所去除的密封部14可按照与屏蔽壁15(图10中)的宽度相等或相近的宽度范围被去除，并且一旦去除密封部14，则屏蔽壁15的上部可形成为空区(S)。
如图12中所示，可形成屏蔽层17。可通过用包括导电粉末的树脂材料涂覆密封部14的外表面或者通过形成金属薄膜来形成屏蔽层17。在形成金属薄膜的情况下，可使用诸如溅射法、气相沉积法、电镀工艺、无电镀工艺等的各种方法。
屏蔽层17可涂覆到密封部14中的空区S，并且可连接到屏蔽壁15。
如图13中所示，可进行部分去除密封部14的二次去除工艺。在这个工艺中去除的部分可以是设置屏蔽壳15a的第一区域A1(图1中)，同时可不去除设置有第二组件1b的第二区域A2(图1中)。可不去除形成在屏蔽壁15的上部上的屏蔽层17。
屏蔽层17和屏蔽壁15可通过基板11上的接地电极19而彼此间接连接，屏蔽层17可不直接连接到屏蔽壁15，或者其他各种修改也是可行的。
图14是根据示例的电子器件模块的截面图。
参照图14，密封第一组件1a的屏蔽壁15的部分151(在下文中，称为第一屏蔽壁151，该部分151设置在第一组件1a与第二组件1b之间)的高度可被构造成高于屏蔽壁15的其他部分的高度。
第一屏蔽壁151的高度可被构造成等于设置在第二区域A2中的密封部14的高度。屏蔽层17可在密封部14的相同上表面上连接到第一屏蔽壁151。
可分步去除密封部。
图15至图17是示出制造图14中的电子器件模块的方法的示图。
如图15中所示出的，可从图5中的状态开始进行初次去除工艺，在初次去除工艺中，利用研磨机G将密封部14的整个上表面去除为平面，直到屏蔽壳15a暴露为止。第一组件1a可不暴露于外部。
如图16中所示，可进行通过将屏蔽层17形成在密封部14的表面上而将屏蔽层17与暴露的屏蔽壳连接的工艺。
如图17中所示，可进行二次去除工艺，在二次去除工艺中，部分地去除屏蔽壳15a和密封部14，以使第一区域A1中的第一组件1a暴露于外部。可不去除连接到屏蔽层17的屏蔽壁15。
屏蔽层17和屏蔽壁15可通过基板11上的接地电极19而彼此间接连接，屏蔽层17可不直接连接到屏蔽壁15，或者其他各种修改也是可行的。
图18是根据示例的电子器件模块的俯视图。图19是沿图18中的线I-I'截取的截面图。
参照图18，电子器件组件可包括天线20。电子器件模块的区域可划分成设置第一组件1a的第一区域A1，设置屏蔽层17的第二区域A2，以及设置天线20的第三区域A3。
密封部14可划分为设置在第一区域A1中的第一密封部141、设置在第二区域A2中的第二密封部142、以及设置在第三区域A3中的第三密封部143。
第一密封部141可设置在屏蔽层17的外部上，并且第一密封部141的至少一部分可连接到屏蔽壁15。第一密封部141可以是除了在部分去除屏蔽壁15的工艺中与屏蔽部15一起被去除的那部分之外剩余的密封部。第一密封部141的厚度(高度)可小于第二密封部142的厚度(高度)。例如，第一密封部141的厚度(或高度)可被构造成等于屏蔽壁15的厚度(或高度)。
第二密封部142可设置在屏蔽层17中。第二密封部142可具有嵌入其中的第二组件1b。
与第一密封部141相似，第三密封部143可设置在屏蔽层17的外部上，并且可不具有嵌入其中的电子器件或组件，并且导电材料可不涂覆到第三密封部143的表面。
第三密封部143的厚度可被构造成不同于第二密封部142的厚度。例如，第三密封部143的厚度可小于第一密封部141的厚度或第二密封部142的厚度。然而，本公开不限于这种构造。
第三密封部143可沿基板11的边缘设置。第三密封部143可沿基板11的边缘设置并且形成为具有方形形状。然而，本公开不限于这种构造。
天线20可设置在基板11的第二表面上或设置在基板11内部。天线20可设置在与第三密封部143相对(或面对第三密封部143)的且在基板11的两个表面之间的位置中。
天线20被设置为与第三密封部143相对或面对第三密封部143的概念可指：当天线20设置在基板11的第一表面上时，天线20可与第三密封部143重叠。
在天线20设置在与第一密封部141或第二密封部142相对的区域中的情况下，经由天线20发送和接收的无线信号可被屏蔽壁15或屏蔽层17屏蔽。天线20可仅设置在不存在屏蔽壁15和屏蔽层17的第三密封部143的下部上。
然而，本公开不限于这种构造。在天线20被构造成向基板11的下部辐射无线信号的情况下，天线可设置在第一密封部141或第二密封部142的下部上。
例如，在设置沿与基板11平行的方向辐射无线信号的偶极天线的情况下，将天线20设置在与第三密封部143相对的区域(A3)中会是有利的。然而，在设置沿与基板11垂直的方向中的下部方向辐射无线信号的贴片天线的情况下，将天线20设置在与第一密封部141相对的区域A1中和与第二密封部142相对的区域A2中可以是可行的。
可利用形成在基板11上的电路图案形成天线20。然而，天线不限于这种构造。例如，将单独制造的天线组件安装在基板11的第二表面上可以是可行的，或者其他各种修改也可以是可行的。
设置在第二密封部142与第三密封部143之间的屏蔽层17可电连接到基板11上的接地电极19。
在制造电子器件模块的方法的情况下，在图11中的工艺之后，可依次进行通过沿第二密封部142与第三密封部143之间的边界以狭槽的形式去除密封部14而使接地电极19暴露于密封部14的外部的工艺，以及在第二密封部142的表面上和狭槽内部形成屏蔽层17的工艺。此后，可利用研磨机通过减小密封部14的厚度来去除第三区域A3中的密封部14，并且可相应地制造第三密封部143。
在电子器件模块中，在未设置屏蔽层17的区域中可设置天线，因此，可保护电子组件，同时保持天线的辐射性能。
在电子器件模块中，屏蔽壁可设置在第一组件与第二组件之间，因此，可防止第一组件与第二组件之间的电磁波干扰。
由于利用屏蔽壳在第一组件与第二组件之间形成屏蔽壁，因此可易于安装和制造屏蔽壁。
当制造密封部时，屏蔽壁也可执行屏蔽密封部的流动的功能，因此，密封部与第一组件之间间隙可被显著减小。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中进行形式和细节上的各种改变。在此描述的示例将仅被认为是描述性含义，而不是出于限制的目的。每个示例中的特征或方面的描述将被认为可适用于其他示例中的相似的特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合和/或用其他组件或其等同物替代或补充描述的系统、架构、装置或电路中的组件，则可获得合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包括在本公开中。

Claims (16)

1.一种电子器件模块，包括：
基板；
第一组件和第二组件，所述第一组件设置在所述基板的第一表面上的第一区域，所述第二组件设置在所述基板的第一表面上的第二区域；
密封部，包括设置在所述基板上的第二区域的部分和设置在所述基板的第一表面上的第三区域的部分，并且在内部嵌入有所述第二组件，所述第三区域沿所述基板的边缘设置，并且与设置所述第一组件的第一区域和设置所述第二组件的第二区域同时相邻；
屏蔽壁，所述屏蔽壁的一部分或者整体设置在所述第一组件与所述第二组件之间；
贴片天线，在所述基板的第二表面上或者在所述基板的内部，设置在与所述第一组件重叠的位置，沿与所述基板垂直的方向中的朝下方向辐射无线信号；以及
偶极天线，在所述基板的第二表面上或者在所述基板的内部，沿与所述基板平行的方向辐射无线信号，
在所述密封部的设置在所述第三区域的部分不形成所述屏蔽壁，所述偶极天线与所述密封部的设置在所述第三区域的部分面对。
2.如权利要求1所述的电子器件模块，其中，
所述屏蔽壁包括彼此连接的至少两个壁，并且所述至少两个壁中的至少一个壁设置在所述第一组件与所述第二组件之间。
3.如权利要求1所述的电子器件模块，其中，
所述屏蔽壁在俯视状态下呈“L”形状。
4.如权利要求1所述的电子器件模块，其中，
沿所述屏蔽壁的形状而形成有接地电极，
所述接地电极与所述屏蔽壁接合而电连接。
5.如权利要求4所述的电子器件模块，其中，
在所述接地电极的上部堆叠有保护绝缘层，所述接地电极通过形成在所述保护绝缘层中的开口而向外暴露。
6.如权利要求1所述的电子器件模块，其中，
沿着所述密封部中的设置在所述第二区域的部分的表面形成有屏蔽层，
所述屏蔽层不形成在所述密封部的设置在所述第三区域的部分。
7.如权利要求1所述的电子器件模块，其中，
所述屏蔽壁的安装高度形成为等于或者高于所述第一组件的安装高度。
8.如权利要求1所述的电子器件模块，其中，
所述屏蔽壁中的一部分形成为与所述密封部相同的高度。
9.如权利要求6所述的电子器件模块，其中，
所述屏蔽层电连接到所述基板的接地电极。
10.如权利要求9所述的电子器件模块，其中，
所述接地电极中的至少一部分暴露于所述密封部的外部，并且电连接到所述屏蔽层。
11.如权利要求9所述的电子器件模块，其中，
所述接地电极的至少一部分暴露于所述基板的侧表面，
所述屏蔽层延伸到所述基板的侧表面而形成为与所述接地电极接触。
12.如权利要求6所述的电子器件模块，其中，
所述屏蔽层是形成于所述密封部中的设置在所述第二区域的部分的外表面的金属薄膜，并且在所述屏蔽壁的上端电连接到所述屏蔽壁。
13.如权利要求1所述的电子器件模块，其中，
在所述贴片天线设置在所述基板的第二表面的情况下，包括安装在所述基板的第二表面的单独的天线组件，
在所述贴片天线设置在所述基板的内部的情况下，所述贴片天线利用形成在所述基板的电路图案来形成。
14.如权利要求6所述的电子器件模块，其中，
所述贴片天线设置在与所述屏蔽层相对的区域中。
15.如权利要求6所述的电子器件模块，其中，
所述屏蔽层沿着所述密封部的表面和所述屏蔽壁布置，并与所述屏蔽壁一起构成屏蔽结构，
所述屏蔽结构覆盖所述第一组件的四个侧表面中的至少一部分，并且将所述第二组件的上表面和四个侧表面全部覆盖。
16.一种电子装置，包括如权利要求1至15中的任意一项所述的电子器件模块。
CN202011039119.1A 2018-04-05 2019-01-25 电子器件模块及电子装置 Active CN112164673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011039119.1A CN112164673B (zh) 2018-04-05 2019-01-25 电子器件模块及电子装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2018-0039595 2018-04-05
KR20180039595 2018-04-05
KR10-2018-0065419 2018-06-07
KR1020180065419A KR102520212B1 (ko) 2018-04-05 2018-06-07 전자 소자 모듈 및 그 제조 방법
CN201910072657.1A CN110349937A (zh) 2018-04-05 2019-01-25 电子器件模块、制造该电子器件模块的方法及电子装置
CN202011039119.1A CN112164673B (zh) 2018-04-05 2019-01-25 电子器件模块及电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910072657.1A Division CN110349937A (zh) 2018-04-05 2019-01-25 电子器件模块、制造该电子器件模块的方法及电子装置

Publications (2)

Publication Number Publication Date
CN112164673A CN112164673A (zh) 2021-01-01
CN112164673B true CN112164673B (zh) 2024-04-12

Family

ID=68097221

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910072657.1A Pending CN110349937A (zh) 2018-04-05 2019-01-25 电子器件模块、制造该电子器件模块的方法及电子装置
CN202011039119.1A Active CN112164673B (zh) 2018-04-05 2019-01-25 电子器件模块及电子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910072657.1A Pending CN110349937A (zh) 2018-04-05 2019-01-25 电子器件模块、制造该电子器件模块的方法及电子装置

Country Status (3)

Country Link
US (3) US10564679B2 (zh)
KR (1) KR102470354B1 (zh)
CN (2) CN110349937A (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
JP2020004886A (ja) * 2018-06-29 2020-01-09 太陽誘電株式会社 半導体モジュール
KR102522663B1 (ko) * 2018-10-02 2023-04-18 삼성전자주식회사 도전성 접착 부재를 통해 디스플레이와 도전성 지지부재를 연결하는 구조를 갖는 전자 장치
US11071196B2 (en) * 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
CN112563155A (zh) 2019-09-26 2021-03-26 伟创力有限公司 在模制电子装置中形成暴露腔的方法
US11450618B2 (en) * 2020-01-17 2022-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires
CN111403349A (zh) * 2020-03-04 2020-07-10 苏州通富超威半导体有限公司 一种被动元件保护结构及芯片封装组件
KR20220000087A (ko) * 2020-06-25 2022-01-03 삼성전기주식회사 전자 소자 모듈
KR20220014685A (ko) 2020-07-29 2022-02-07 삼성전기주식회사 전자 소자 패키지 및 이의 제조방법
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
CN111933636B (zh) * 2020-09-27 2021-10-12 立讯电子科技（昆山）有限公司 一种半导体封装结构以及封装方法
WO2022065255A1 (ja) * 2020-09-28 2022-03-31 株式会社村田製作所 電子部品モジュール及びその製造方法
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法
WO2024072042A1 (ko) * 2022-09-28 2024-04-04 삼성전자 주식회사 회로 기판 모듈 및 이를 포함하는 전자 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN107114005A (zh) * 2014-12-12 2017-08-29 名幸电子有限公司 模制电路模块及其制造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612513A (en) * 1995-09-19 1997-03-18 Micron Communications, Inc. Article and method of manufacturing an enclosed electrical circuit using an encapsulant
FR2747812B1 (fr) * 1996-04-23 1998-05-22 Solaic Sa Carte a circuit integre sans contact avec antenne en polymere conducteur
DE19741417B4 (de) * 1997-09-19 2004-02-26 Klaus Bruchmann Strommessgerät mit Hallsensor
JP3681584B2 (ja) * 1999-08-27 2005-08-10 矢崎総業株式会社 電流センサ及びこれを用いた電気回路
JP4254248B2 (ja) * 2002-04-05 2009-04-15 株式会社村田製作所 電子装置
JP3896590B2 (ja) * 2002-10-28 2007-03-22 サンケン電気株式会社 電流検出装置
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7218095B2 (en) * 2004-07-30 2007-05-15 Verigy (Singapore) Pte. Ltd. Method and apparatus for electromagnetic interference shielding in an automated test system
JP4816647B2 (ja) * 2005-11-28 2011-11-16 株式会社村田製作所 回路モジュールの製造方法および回路モジュール
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
DE112009000666T5 (de) * 2008-03-24 2011-07-28 Murata Mfg. Co., Ltd., Kyoto Verfahren zum Herstellen eines Elektronikkomponentenmoduls
CN101978490B (zh) * 2008-03-31 2012-10-17 株式会社村田制作所 电子元器件组件及该电子元器件组件的制造方法
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP5342995B2 (ja) 2009-12-28 2013-11-13 京セラ株式会社 高周波モジュール
JP2011216849A (ja) * 2010-03-17 2011-10-27 Tdk Corp 電子回路モジュール部品及び電子回路モジュール部品の製造方法
JP5360425B2 (ja) * 2010-04-08 2013-12-04 株式会社村田製作所 回路モジュール、および回路モジュールの製造方法
US20130014983A1 (en) * 2011-07-14 2013-01-17 Texas Instruments Incorporated Device contactor with integrated rf shield
JP2013197209A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 半導体装置及びその製造方法
TWI502733B (zh) 2012-11-02 2015-10-01 環旭電子股份有限公司 電子封裝模組及其製造方法
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
TW201444462A (zh) * 2013-05-08 2014-11-16 Hon Hai Prec Ind Co Ltd 屏蔽罩與電路板固定結構
KR101608796B1 (ko) * 2013-06-11 2016-04-04 삼성전자주식회사 쉴드 캔 조립체 및 그것을 갖는 전자 장치
CN105409060B (zh) * 2013-07-29 2018-09-04 株式会社村田制作所 天线一体型无线模块以及该模块的制造方法
US9881875B2 (en) * 2013-07-31 2018-01-30 Universal Scientific Industrial (Shanghai) Co., Ltd. Electronic module and method of making the same
US9488676B2 (en) * 2014-04-10 2016-11-08 Ford Global Technologies, Llc Sensor shield for an electric vehicle
KR101642560B1 (ko) * 2014-05-07 2016-07-25 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US9820373B2 (en) * 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
US20160021737A1 (en) * 2014-07-17 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Electric device module and method of manufacturing the same
WO2016092695A1 (ja) 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR20160093403A (ko) * 2015-01-29 2016-08-08 엘지이노텍 주식회사 전자파차폐구조물
CN107535081B (zh) 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
US10784208B2 (en) * 2015-09-10 2020-09-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6283342B2 (ja) 2015-11-18 2018-02-21 アース製薬株式会社 水中油型ゲル状組成物および水中油型ゲル状組成物の悪臭の除去性を向上させる方法
US9881882B2 (en) * 2016-01-06 2018-01-30 Mediatek Inc. Semiconductor package with three-dimensional antenna
KR20170097345A (ko) * 2016-02-18 2017-08-28 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
JP6449837B2 (ja) * 2016-12-01 2019-01-09 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6408540B2 (ja) * 2016-12-01 2018-10-17 太陽誘電株式会社 無線モジュール及び無線モジュールの製造方法
JP6463323B2 (ja) * 2016-12-01 2019-01-30 太陽誘電株式会社 無線モジュール、およびその製造方法
US11251135B2 (en) 2018-04-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing the same
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US10629542B2 (en) 2018-04-05 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Electronic device module
KR20200123572A (ko) 2019-04-22 2020-10-30 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
KR20210022911A (ko) 2019-08-21 2021-03-04 삼성전기주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1595649A (zh) * 2003-09-10 2005-03-16 Tdk株式会社 电子元件模件及其制造方法
CN107114005A (zh) * 2014-12-12 2017-08-29 名幸电子有限公司 模制电路模块及其制造方法

Also Published As

Publication number Publication date
CN112164673A (zh) 2021-01-01
KR102470354B1 (ko) 2022-11-25
US11347273B2 (en) 2022-05-31
CN110349937A (zh) 2019-10-18
US20200409426A1 (en) 2020-12-31
US20200133347A1 (en) 2020-04-30
US10564679B2 (en) 2020-02-18
US11209872B2 (en) 2021-12-28
KR20200110289A (ko) 2020-09-23
US20190310687A1 (en) 2019-10-10

Similar Documents

Publication Publication Date Title
CN112164673B (zh) 电子器件模块及电子装置
US11430742B2 (en) Electronic device module and method of manufacturing the same
US8592958B2 (en) Chip package and manufacturing method thereof
US7971350B2 (en) Method of providing a RF shield of an electronic device
US10483618B2 (en) Semiconductor package and manufacturing method thereof
US10937739B2 (en) Electronic device module and method of manufacturing the same
US10217711B2 (en) Semiconductor package and manufacturing method thereof
KR102520212B1 (ko) 전자 소자 모듈 및 그 제조 방법
US11195800B2 (en) Electronic device module and method of manufacturing the same
CN111834337A (zh) 电子元件模块及用于制造电子元件模块的方法
US11382207B2 (en) Electronic device module and method of manufacturing electronic device module
US11252812B2 (en) Electronic device module
US11373960B2 (en) Electronic component module
CN110911826B (zh) 片式天线模块
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
CN113555347A (zh) 电子器件模块及制造该电子器件模块的方法
US11439011B2 (en) Electronic device module and method of manufacturing electronic device module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant