CN111403349A - 一种被动元件保护结构及芯片封装组件 - Google Patents

一种被动元件保护结构及芯片封装组件 Download PDF

Info

Publication number
CN111403349A
CN111403349A CN202010144298.9A CN202010144298A CN111403349A CN 111403349 A CN111403349 A CN 111403349A CN 202010144298 A CN202010144298 A CN 202010144298A CN 111403349 A CN111403349 A CN 111403349A
Authority
CN
China
Prior art keywords
passive component
substrate
passive
chip
passive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010144298.9A
Other languages
English (en)
Inventor
张野
王宏杰
陈传兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202010144298.9A priority Critical patent/CN111403349A/zh
Publication of CN111403349A publication Critical patent/CN111403349A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种被动元件保护结构及芯片封装组件，所述被动元件保护结构包括：用于将设置于基板上的被动元件限定在有限区域内的围栏，所述围栏环设于被动元件的外围，其一端连接在基板上，另一端突出被动元件的上表面形成开口，其中，在所述围栏与被动元件之间具有间隙。本申请通过环设于被动元件外围的围栏将被动元件限定在一定区域内，一方面能够避免高温下热介面材料熔融造成被动元件损坏短路，另一方面能够有效地减少被动元件与例如芯片之间接触的概率，这不仅有助于提高半导体系统级封装中下层元器件的结构稳定性，而且使得半导体封装中可以将被动元件布置在距离芯片更近的位置，从而有效减少KOZ，满足高密度互联封装与薄型封装的要求。

Description

一种被动元件保护结构及芯片封装组件
技术领域
本申请一般涉及半导体封装技术领域，具体涉及一种被动元件保护结构及芯片封装组件。
背景技术
为增进半导体封装结构的电学特性，在半导体封装结构中会设置电容、电阻或电感等被动元件。通常，被动元件需要被包覆保护，以此来避免其被热介面材料(例如TIM1和TIM2)污染以及隔绝其与外部结构或半导体封装结构中的其他元器件接触，从而防止被动元件发生失效故障。
目前，主要依靠在被动元件上涂覆保型涂料进行保护，这种涂覆的工艺的局限性是无法控制涂覆区域的高度与宽度。并且，在高密度互联封装中，由于基板尺寸限制，被动元件与芯片的间距较小，无法使用传统的保型涂料涂覆技术保护被动元件。同时，在薄型芯片封装中(low profile)，封装结构纵向空间不足，也无法使用保型涂料进行涂覆。
发明内容
鉴于现有技术中的上述缺陷或不足，本申请期望提供一种被动元件保护结构及芯片封装组件，以期实现对半导体封装结构中被动元件的有效保护。
作为本申请的第一方面，本申请提供了一种被动元件保护结构。
作为优选，所述被动元件保护结构包括：
用于将设置于基板上的被动元件限定在有限区域内的围栏，所述围栏环设于被动元件的外围，其一端连接在基板上，另一端突出被动元件的上表面形成开口，其中，在所述围栏与被动元件之间具有间隙。
作为优选，所述被动元件保护结构还包括塑封层，所述塑封层填充于所述间隙中，并将所述被动元件包裹塑封。
作为优选，所述塑封层是通过在所述间隙中填充塑封材料，并固化所述塑封材料而形成。
作为优选，所述围栏突出被动元件上表面的一端设有用于密封所述开口的端盖，所述端盖与围栏连接后形成包覆被动元件的封闭区域。
作为优选，所述端盖与所述围栏一体成型。
作为优选，所述基板上设有开口向上用于容纳所述围栏的凹槽，所述围栏用于连接基板的一端设置在所述凹槽中。
作为优选，所述围栏通过焊接、粘接或嵌接被固设在所述凹槽中，或通过点胶的方式一体成型于所述凹槽。
作为本申请的第二方面，本申请提供了一种芯片封装组件。
作为优选，所述一种芯片封装组件包括：
基板，具有相对应的第一表面及第二表面；
至少一个芯片，所述芯片倒装于所述基板的第一表面；
散热结构层，所述散热结构层位于所述芯片的顶部；
至少一个被动元件，所述被动元件设置于所述基板的第一表面，且位于本申请第一方面所述的被动元件保护结构中；
散热盖，所述散热盖设置于所述基板的第一表面，具有开口朝向基板第一表面的用于容纳所述芯片、散热结构层和被动元件的内腔。
作为优选，所述基板的第一表面上设有用于容纳所述围栏的凹槽，所述凹槽环绕在被动元件四周。
本申请的有益效果：本申请通过环设于被动元件外围的围栏将被动元件限定在一定区域内，一方面能够避免高温下热介面材料熔融造成被动元件损坏短路，另一方面能够有效地减少被动元件与例如芯片之间接触的概率，这不仅有助于提高半导体系统级封装中下层元器件的结构稳定性，而且使得半导体封装中可以将被动元件布置在距离芯片更近的位置，从而有效减少KOZ，充分满足了高密度互联封装与薄型封装的要求。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请一种实施方式的被动元件保护结构的结构示意图；
图2为本申请第一种优选的实施方式的被动元件保护结构及芯片封装组件的结构示意图；
图3为本申请第二种优选的实施方式的被动元件保护结构及芯片封装组件的结构示意图；
图4为本申请一种实施方式的围栏、被动元件与基板的连接示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要说明的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度、“厚度”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
参照图1，示出了本实施例的一种被动元件保护结构，在本实施方式中，被动元件2设置在芯片封装体的基板3上，被动元件保护结构包括用于将被动元件2限定在有限区域内的围栏10，所述围栏10环设于被动元件2的外围，其一端连接在基板3上，另一端突出被动元件2的上表面形成开口12，即围栏10也设置于基板2上，围栏10的高度大于被动元件2的高度，从而围绕被动元件2在一定范围内形成保护圈，通过该围栏10一方面能够将被动元件2与芯片封装体的其他元器件有效隔离，形成阻止区(keep-out zone，KOZ)，例如通过围栏10能够将被动元件与芯片隔开，从而有效地减少被动元件与芯片之间接触的概率，这不仅能够有助于提高半导体系统级封装中被动元件和芯片的结构稳定性，更重要的是能够使得半导体封装中可以将被动元件布置在距离芯片更近的位置，从而有效减少KOZ；另一方面，芯片在加工和工作条件下不可避免地被加热或处于散热状态，围栏10能够对熔融的热介面材料发挥阻挡作用，从而防止被动元件2被热介面材料污染。其中，在围栏10与被动元件2之间具有间隙11，间隙11的大小为1～1000μm，与芯片封装体的尺寸及被动元件与芯片的距离相关。
在本实施方式中，围栏10的材质可以为金属、金属合金、陶瓷或耐高温的高分子材料，其可以通过诸如焊接、粘接或采用紧固件的形式被固定连接在基板3上，或者与基板3一体成型。在一些方式中，围栏10也可以采用环氧树脂类、丙烯酸酯类、有机硅等可迅速固化的材料通过点胶机、喷涂机或3D打印机一体筑设于基板3上。
在本实施方式中，被动元件2包括但不限于电容、电感、电阻。
参照图2，示出了本申请一种优选的实施方式的被动元件保护结构，所述被动元件保护结构进一步包括填充于间隙11中并将被动元件2包裹塑封的塑封层13。
示例性地，塑封层13是通过在所述间隙11中填充塑封材料，并固化所述塑封材料而形成。塑封材料通过围栏开口12被填充于围栏10与被动元件2之间的间隙11中并覆盖被动元件2的上表面，使得被动元件2被完全包裹在塑封材料内。在本实施方式中，围栏10与塑封层13形成的被动元件保护结构至少具有以下优点：1)对被动元件2发挥全方位的包覆和保护，避免了被动元件2被热介面材料污染以及隔绝被动元件与其他元器件的接触；2)通过围栏10限定塑封材料的涂覆区域，从而限定塑封材料的涂覆高度和宽度，并解决了塑封材料在纵向空间中的溢胶问题。
在本实施方式中，塑封材料的材质可以为环氧树脂、酚醛树脂、有机硅树脂、不饱和聚酯树脂、聚酰亚胺胶等本领域常用的保型涂料中的一种或多种。塑封材料包封、固化完成后，附着在被动元件2的表面，形成呈固状的塑封层13，起着安放、固定、密封、保护被动元件2和增强电热性能的作用，同时可以起到防水、防潮、防震、防尘、散热、绝缘等作用，确保了芯片封装结构的良好性能和可靠性。
参照图3，示出了本申请另一种优选的实施方式的被动元件保护结构，其中，在围栏10突出被动元件上表面的一端设有用于密封所述开口12的端盖14，所述端盖14与围栏10连接后形成包覆被动元件的封闭区域。在本实施方式中，被动元件2被完全密封在端盖14和围栏10围合形成的空间内，通过端盖14和围栏10形成的被动元件保护结构至少具有以下优点：1)对被动元件2发挥全方位的包覆和保护，避免了被动元件2被热介面材料污染以及隔绝被动元件2与其他元器件的接触；2)无需使用塑封材料进行塑封即可实现对被动元件2的包裹，有效解决了在高密度互联封装和薄型芯片封装中无法使用传统的塑封材料涂覆技术保护被动元件2的问题，也就避免了塑封材料在纵向空间中的溢胶问题。
在一些优选的方式中，所述端盖14与所述围栏10一体成型，即围栏10与端盖14形成了一个具有中空内腔的封盖，所述封盖以开口朝向基板3的方式被固定在基板3上，并罩设在设置于所述基板3上的被动元件2的主体上，从而将被动元件2密封在其内腔中。所述端盖14与所述围栏10一体成型后形成的封盖可以通过诸如焊接、粘接或采用紧固件的形式被固定连接在基板3上，或者与基板3一体成型。在一些方式中，也可以采用可迅速固化的材料通过点胶机、喷涂机或3D打印机制备后筑设于基板3上。
在一些优选的方式中，端盖14与围栏10的材质相同。
进一步地，参照图4，在一些优选的实施方式中，在所述基板3上设有开口向上用于容纳所述围栏10的凹槽33，所述围栏10用于连接基板3的一端设置在所述凹槽33中。
在本实施方式中，所述基板3为芯片封装体中的承载元件，可以为芯片以及被动元件2提供电连接、保护、支撑、散热、组装等功效。在本申请的一些方式中，基板3可以为印刷电路板。
在本实施方式中，基板3表面设有焊盘，被动元件2具有与基板3相连的功能面以及与功能面相背的非功能面，被动元件2的功能面具有连接结构20，通过连接结构20与基板3焊盘实现电连接。其中，被动元件2的连接结构20可以为功能凸点，功能凸点可以为焊球或焊垫，采用回流焊工艺，通过加热把锡膏融化，使被动元件2的功能凸点与基板3焊盘熔融焊接在一起，再通过冷却把被动元件2和焊盘固化在一起，实现被动元件2与基板3的连接。在另一些方式中，也可以采用锡膏贴片将被动元件2安装在基板3上。
在本实施方式中，可通过激光刻蚀或切割刀切削在基板3上形成凹槽33。通过凹槽33能够准确定位围栏10在基板3上的位置，实现了精确的阻止区(keep-out zone，KOZ)设计。
进一步地，在一些优选的实施方式中，所述围栏10通过焊接、粘接或嵌接被固设在所述凹槽33中，或通过点胶的方式一体成型于所述凹槽33。其中，当采用嵌接时，围栏10的宽度略大于凹槽33的宽度，利用热胀冷缩以及外力将围栏10嵌入凹槽33内。
进一步地，参照图2和图3，本申请进一步提供了一种芯片封装组件，该芯片封装组件包括基板3、至少一个芯片4、散热结构层5、至少一个被动元件2和散热盖6。其中，基板3具有相对应的第一表面31及第二表面32，芯片4倒装于基板3的第一表面31，散热结构层5位于芯片4的顶部，被动元件2设置于基板3的第一表面31，且位于上述的被动元件保护结构中；其中，散热盖6设置于基板3的第一表面31，其具有开口朝向基板第一表面31的用于容纳芯片4、散热结构层5和被动元件2的内腔，当散热盖6被连接在基板3上时，芯片4、散热结构层5和被动元件2被散热盖6所覆盖。
在本实施方式中，芯片4可以为存储芯片或应用处理器AP和基带处理器BB二合一的集成芯片，在此并不以此为限。芯片4具有与基板第一表面31相连的功能面以及与功能面相背的非功能面，芯片4的功能面具有连接结构40，通过连接结构40与基板3的焊盘连接。
在一些优选的方式中，芯片4的连接结构40为功能凸点，功能凸点可以为焊球或焊垫，可采用回流焊工艺，通过加热把锡膏融化，使芯片4的功能凸点与基板3焊盘熔融焊接在一起，再通过冷却把芯片4和焊盘固化在一起，实现芯片4与基板3的连接。其中，焊球或焊垫的材料可以为锡、锡银合金、锡银铜合金或锡铅合金，具有绿色环保，可靠性好，浸润性好，工艺温度低等优点。
在另一些优选的方式中，芯片4可以通过例如锡膏贴片或划胶贴片的方式安装在基板3上，本实施例中，划胶贴片用的贴片胶水可以为导电胶，非导电胶或者芯片粘结膜。
在本实施方式中，散热结构层5是由热介面材料涂敷于芯片4的顶部，也即涂覆于芯片4的非功能面而形成，其可以将芯片4在工作时产生的热量传导至散热盖6。其中，热介面材料具有高热传导系数，包括石墨烯、导热胶、导热膏等，可以为铟、铟合金、锡、锡银合金、锡银铜合金或锡铅合金等。
在本实施方式中，所述散热盖6为金属材料制成，包括顶部61和侧部62，所述顶部61的下表面与散热结构层5的上表面相连接，所述侧部62的下端面与基板3相连接，从而将芯片4、散热结构层5和被动元件2包覆其中，不仅能够对芯片4、被动元件2等元器件起到保护作用，而且通过散热结构层5和散热盖6形成良好的散热，确保芯片2运行正常。
在一些优选的方式中，在散热盖侧部62和基板3的接触处，以及散热盖顶部61与散热结构层5的接触处分别涂敷有导热胶，实现散热盖6与基板3和散热结构层5的连接。
在一些优选的方式中，散热盖6的材质可以为铜，具有在高温高压等环境下不易发生变形，稳定性好的优点。
进一步地，在本申请一些优选的实施方式中，所述基板3的第一表面31上设有用于容纳所述围栏10的凹槽33，所述凹槽33环绕在被动元件2的四周。
进一步地，在本申请一些优选的实施方式中，所述基板3的第一表面31和第二表面32分别具有金属层，金属层包括但不局限Cu、Al、Ni等，在金属层上设置有线路。
在本实施方式中，在金属化完毕的基板3上加工电路图形，然后在安装围栏10的位置区域制作出凹槽33，获得本实施例的基板3。
综上所述，本申请提供的芯片封装组件通过芯片4、被动元件2以及基板3内的集成电路的共同作用，实现了半导体封装结构的功能，其中，被动元件2被密封在本申请所述的被动元件保护结构中，不仅对被动元件2发挥了有效的保护，而且保证了芯片封装组件各元器件的稳定性，使得本申请的芯片封装组件具有良好的性能。
在一些方式中，形成本申请芯片封装组件的方法，包括如下步骤：
1)提供基板3，基板3具有相对应的第一表面31和第二表面32，在基板第一表面31环绕被动元件设置区域的位置开设凹槽33；
2)在基板的第一表面31倒装芯片4以及贴装被动元件2，芯片4和被动元件2分别具有与基板的第一表面31相连的功能面以及与功能面相背的非功能面；
3)在被动元件2的四周设置围栏10，围栏10固定于凹槽33中，并在围栏10与被动元件2之间的间隙11中填充塑封材料，形成塑封层13将被动元件2包裹塑封，或将围栏10与密封围栏开口12的端盖14连接所形成的封盖罩设在被动元件2上；
4)在芯片的顶部形成散热结构层5；
5)在基板的第一表面31设置散热盖6，散热盖6覆盖芯片4、被动元件2和散热结构层5。
在本申请中，芯片封装组件中可以设置一个或多个芯片4以及被动元件2，如图2和3所示，芯片封装组件中具有两个芯片4和两个被动元件2，两个芯片4或两个被动元件2可以相同也可以不同。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (9)

1.一种被动元件保护结构，其特征在于，包括：
用于将设置于基板上的被动元件限定在有限区域内的围栏，所述围栏环设于被动元件的外围，其一端连接在基板上，另一端突出被动元件的上表面形成开口，其中，在所述围栏与被动元件之间具有间隙。
2.根据权利要求1所述的被动元件保护结构，其特征在于，还包括塑封层，所述塑封层填充于所述间隙中，并将所述被动元件包裹塑封。
3.根据权利要求2所述的被动元件保护结构，其特征在于，所述塑封层是通过在所述间隙中填充塑封材料，并固化所述塑封材料而形成。
4.根据权利要求1所述的被动元件保护结构，其特征在于，所述围栏突出被动元件上表面的一端设有用于密封所述开口的端盖，所述端盖与围栏连接后形成包覆被动元件的封闭区域。
5.根据权利要求4所述的被动元件保护结构，其特征在于，所述端盖与所述围栏一体成型。
6.根据权利要求1所述的被动元件保护结构，其特征在于，所述基板上设有开口向上用于容纳所述围栏的凹槽，所述围栏用于连接基板的一端设置在所述凹槽中。
7.根据权利要求6所述的被动元件保护结构，其特征在于，所述围栏通过焊接、粘接或嵌接被固设在所述凹槽中，或通过点胶的方式一体成型于所述凹槽。
8.一种芯片封装组件，其特征在于，包括：
基板，具有相对应的第一表面及第二表面；
至少一个芯片，所述芯片倒装于所述基板的第一表面；
散热结构层，所述散热结构层位于所述芯片的顶部；
至少一个被动元件，所述被动元件设置于所述基板的第一表面，且位于如权利要求1～7任一项所述的被动元件保护结构中；
散热盖，所述散热盖设置于所述基板的第一表面，具有开口朝向基板第一表面的用于容纳所述芯片、散热结构层和被动元件的内腔。
9.根据权利要求8所述的芯片封装组件，其特征在于，所述基板的第一表面上设有用于容纳所述围栏的凹槽，所述凹槽环绕在被动元件四周。
CN202010144298.9A 2020-03-04 2020-03-04 一种被动元件保护结构及芯片封装组件 Pending CN111403349A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010144298.9A CN111403349A (zh) 2020-03-04 2020-03-04 一种被动元件保护结构及芯片封装组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010144298.9A CN111403349A (zh) 2020-03-04 2020-03-04 一种被动元件保护结构及芯片封装组件

Publications (1)

Publication Number Publication Date
CN111403349A true CN111403349A (zh) 2020-07-10

Family

ID=71430533

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010144298.9A Pending CN111403349A (zh) 2020-03-04 2020-03-04 一种被动元件保护结构及芯片封装组件

Country Status (1)

Country Link
CN (1) CN111403349A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112271170A (zh) * 2020-10-27 2021-01-26 苏州通富超威半导体有限公司 封装基板、倒装芯片封装结构及其制作方法
CN113140950A (zh) * 2021-03-29 2021-07-20 常州莱特康光电科技有限公司 激光增益单元、激光增益单元的制作方法及激光增益模块
WO2022077178A1 (zh) * 2020-10-12 2022-04-21 华为技术有限公司 芯片封装结构、电子设备及芯片封装结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018125A1 (en) * 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN108933108A (zh) * 2017-05-25 2018-12-04 台湾积体电路制造股份有限公司 半导体装置封装及其制造方法
CN110349937A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子器件模块、制造该电子器件模块的方法及电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110018125A1 (en) * 2009-07-21 2011-01-27 Stmicroelectronics Asia Pacific Pte Ltd (Singapore) Semiconductor package with a stiffening member supporting a thermal heat spreader
US20180145033A1 (en) * 2016-11-23 2018-05-24 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN108933108A (zh) * 2017-05-25 2018-12-04 台湾积体电路制造股份有限公司 半导体装置封装及其制造方法
CN110349937A (zh) * 2018-04-05 2019-10-18 三星电机株式会社 电子器件模块、制造该电子器件模块的方法及电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022077178A1 (zh) * 2020-10-12 2022-04-21 华为技术有限公司 芯片封装结构、电子设备及芯片封装结构的制备方法
CN112271170A (zh) * 2020-10-27 2021-01-26 苏州通富超威半导体有限公司 封装基板、倒装芯片封装结构及其制作方法
CN113140950A (zh) * 2021-03-29 2021-07-20 常州莱特康光电科技有限公司 激光增益单元、激光增益单元的制作方法及激光增益模块

Similar Documents

Publication Publication Date Title
EP1524690B1 (en) Semiconductor package with heat spreader
TWI582920B (zh) 半導體封裝以及其之製造方法
US8962394B2 (en) Semiconductor device and method of manufacturing the same
US6998532B2 (en) Electronic component-built-in module
US6952050B2 (en) Semiconductor package
CN111403349A (zh) 一种被动元件保护结构及芯片封装组件
KR100231589B1 (ko) 반도체장치 및 그 실장구조
US5805427A (en) Ball grid array electronic package standoff design
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
US20020121705A1 (en) Flip chip semiconductor package
JP4910439B2 (ja) 半導体装置
US20230197769A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP6299066B2 (ja) 半導体装置および半導体装置の製造方法
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
KR20110085481A (ko) 적층 반도체 패키지
KR20070010915A (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
EP3577684B1 (en) Power semiconductor module
EP1678759A2 (en) Paste for forming an interconnect and interconnect formed from the paste
KR100575086B1 (ko) 도전성 몰딩 컴파운드를 구비한 반도체 패키지 및 그제조방법
US7629203B2 (en) Thermal interface material for combined reflow
US8487420B1 (en) Package in package semiconductor device with film over wire
US20040217451A1 (en) Semiconductor packaging structure
US11393743B2 (en) Semiconductor assembly with conductive frame for I/O standoff and thermal dissipation
CN116670807A (zh) 封装芯片及芯片的封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200710