CN112271170A - 封装基板、倒装芯片封装结构及其制作方法 - Google Patents

封装基板、倒装芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN112271170A
CN112271170A CN202011163784.1A CN202011163784A CN112271170A CN 112271170 A CN112271170 A CN 112271170A CN 202011163784 A CN202011163784 A CN 202011163784A CN 112271170 A CN112271170 A CN 112271170A
Authority
CN
China
Prior art keywords
passive component
substrate body
chip
heat dissipation
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011163784.1A
Other languages
English (en)
Inventor
卢玉溪
曾昭孔
陈武伟
黄柏荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202011163784.1A priority Critical patent/CN112271170A/zh
Publication of CN112271170A publication Critical patent/CN112271170A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本申请涉及半导体制造技术领域，公开了一种封装基板、倒装芯片封装结构及其制作方法，封装基板包括基板本体和至少一被动元器件，每个所述被动元器件外均包覆有耐高温的底封胶，所述底封胶外包覆有耐高温的保形涂覆胶，将被动元器件被保护起来。底封胶流动性较好，触变指数较低，而保形涂覆胶流动性差，触变指数较高，既能防止因侵蚀导致被动元器件底部和顶部引脚桥接，又能防止被动元器件与外接散热器碰撞导致短路。可以减薄芯片，同时也可以通过铟片将芯片与外接散热模块相连，保证散热性能。

Description

封装基板、倒装芯片封装结构及其制作方法
技术领域
本发明一般涉及半导体制造技术领域，具体涉及一种封装基板、倒装芯片封装结构及其制作方法。
背景技术
如图1所示，现有的BGA倒装芯片产品主要包括基板本体101、底封胶、芯片103、被动元器件102、加固片、热传导界面材料104和焊球105。该封装结构被动元器件外露，易受到侵蚀以及外力的冲击。随着芯片的散热性能需要不断提高，一般的导热硅脂满足不了需求。目前业内最好的导热材料为铟片，当铟片作为导热材料时，芯片在植球以及后续上PCB板时经历高温回流，其温度高于铟片熔点，熔化的铟片会溅射至被动元器件，侵蚀被动元器件，从而导致芯片失效。另外随着芯片散热需求的提升，芯片的厚度不断减少，现有芯片的厚度已低于被动元器件的高度，高于芯片的被动元器件极易与外接散热器发生碰撞导致短路。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种封装基板、倒装芯片封装结构及其制作方法。
第一方面，本发明提供一种封装基板，包括：基板本体；至少一被动元器件，所述至少一被动元器件固定连接于所述基板本体正面；每个所述被动元器件外均包覆有耐高温的底封胶，所述底封胶外包覆有耐高温的保形涂覆胶。
在一个实施例中，所述被动元器件与所述基板本体之间具有含高熔点金属球的焊锡膏，通过所述含高熔点金属球的焊锡膏将所述被动元器件和所述基板本体连接在一起。
在一个实施例中，所述被动元器件包括电容和/或电阻。
第二方面，本发明提供一种倒装芯片封装结构，包括：芯片；第一方面所描述的封装基板，至少一所述被动元器件设于所述芯片外侧。
在一个实施例中，该结构还包括焊球，所述焊球固定连接于所述基板本体背面。
在一个实施例中，该结构还包括：散热盖，所述散热盖罩住所述芯片和所述被动元器件，所述散热盖的顶部通过所述保形涂覆胶粘接至所述基板本体上，所述散热盖的边缘通过粘接剂固定至所述基板本体上。
第三方面，本发明提供一种第二方面所描述的倒装芯片封装结构的制作方法，包括：在基板本体上贴装被动元器件和芯片；回流预设在所述基板本体上的具有含高熔点金属球的焊锡膏，将被动元器件固定至所述基板本体正面；涂覆底封胶填充所述被动元器件和所述芯片底部并固化；在所述被动元器件的所述底封胶外涂覆保形涂覆胶并固化。
在一个实施例中，所述底封胶固化完成后采用等离子清洗所述基板本体、所述被动元器件和所述底封胶。
在一个实施例中，该方法还包括：在所述基板本体背面固定连接所述焊球。
在一个实施例中，该方法还包括：采用散热盖罩住所述芯片和所述被动元器件，将所述散热盖的顶部粘接至所述保形涂覆胶上，在所述基板本体与所述散热盖连接处涂覆粘接剂，将所述散热盖的边缘粘接至所述粘接剂涂覆处。
与现有技术相比，本发明的有益效果是：
本发明提供一种封装基板、倒装芯片封装结构及其制作方法，封装基板包括基板本体和至少一被动元器件，每个所述被动元器件外均包覆有耐高温的底封胶，所述底封胶外包覆有耐高温的保形涂覆胶，将被动元器件被保护起来。底封胶流动性较好，触变指数较低，而保形涂覆胶流动性差，触变指数较高，既能防止因侵蚀导致被动元器件底部和顶部引脚桥接，又能防止被动元器件与外接散热器碰撞导致短路。可以减薄芯片，同时也可以通过铟片将芯片与外接散热模块相连，保证散热性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1示出了现有技术倒装芯片封装结构的结构示意图；
图2示出了本申请实施例涉及的封装基板的一种结构示意图；
图3示出了本申请实施例涉及的封装基板的另一种结构示意图；
图4示出了本申请实施例涉及的倒装芯片封装结构的一种结构示意图；
图5示出了本申请实施例涉及的倒装芯片封装结构的另一种结构示意图；
图6示出了本申请实施例涉及的倒装芯片封装结构制作方法的流程图。
图1中：101-基板本体，102-被动元器件，103-芯片，104-热传导界面材料，105-焊球；
图2至图6中：201-基板本体，202-被动元器件，203-底封胶，204-保形涂覆胶，205-含高熔点金属球的焊锡膏，206-芯片，207-铟片，208-焊球，209-散热盖。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
图2和图3示出了本申请提供的封装基板的结构示意图。
封装基板，包括：基板本体201；至少一被动元器件202，所述至少一被动元器件202固定连接于所述基板本体201正面；每个所述被动元器件202外均包覆有耐高温的底封胶203，所述底封胶203外包覆有耐高温的保形涂覆胶204。
该封装基板的结构能防止被动元器件202与外接散热器碰撞导致短路。底封胶203流动性较好，触变指数较低，能防止被动元器件202底部桥接；而保形涂覆胶204流动性差，触变指数较高，能防止被动元器件202顶部引脚桥接。
当铟片207作为导热材料时，芯片206在植球以及后续上PCB板时经历高温回流，熔化的铟片207仅能溅射至保形涂覆胶204上，可以有效防止被动元器件202被侵蚀，保证芯片206的使用效果。
但需要强调的是，需要在被动元器件202外同时涂覆底封胶203和保形涂覆胶204，如果直接在被动元器件202外涂覆保形涂覆胶204,胶水无法填充电容底部，在高温回流过程中，空气会膨胀使得胶水开裂失效，以及电容底部的空气会引起电容的桥接。
在一优选的实施例中，所述被动元器件202与所述基板本体201之间具有含高熔点金属球的焊锡膏205，通过所述含高熔点金属球的焊锡膏205将所述被动元器件202和所述基板本体201连接在一起。含高熔点金属球的焊锡膏205能抬高被动元器件202至基板本体201之间的距离，以方便底封胶203填充被动元器件202底部。
在上述实施例中需要说明的是，所述被动元器件202包括电容和/或电阻。
图4和图5示出了本申请提供的倒装芯片封装结构的结构示意图。
倒装芯片封装结构，包括芯片206；上面所描述的封装基板，至少一所述被动元器件202设于所述芯片206外侧。
在一个实施例中，该结构还包括焊球208，所述焊球208固定连接于所述基板本体201背面。采用上述封装基板时，芯片206在植球以及后续上PCB板时经历高温回流，熔化的铟片207207仅能溅射至保形涂覆胶204上，可以有效防止被动元器件202被侵蚀，保证芯片206的使用效果。
当然，导热结构并不局限于铟片，还可以采用其他导热率更高的液金或钎焊工艺。
该结构还包括：散热盖209，所述散热盖209罩住所述芯片206和所述被动元器件202，所述散热盖209的顶部通过所述保形涂覆胶204粘接至所述基板本体201上，所述散热盖209的边缘通过粘接剂固定至所述基板本体201上。
需要说明的是，安装散热盖209前在芯片206上设置加固片和铟片207，然后将散热盖209与连接至铟片207上。
封装基板和散热盖209的热膨胀线性系数(CTE)不匹配，封装基板翘曲，其芯片206边缘处的晶圆凸点(bump)受到应力集中，容易开裂导致芯片206失效。
倒装芯片封装结构通过被动元器件202上涂覆的保形涂覆胶204与散热盖209相连，一方面能防止被动元器件202与散热盖209碰撞导致短路。同时固化后的保形涂覆胶204可以粘结住基板本体201和散热盖209，以及被动元器件202和散热盖209，还可以缓解散热盖209与基板本体201热膨胀线性系数不匹配引发的翘曲，缓解芯片206角落边缘处晶圆凸点的应力。
需要说明的是，在该结构中，被动元器件202离芯片206越近、其保形涂覆胶204所缓解的应力效果越好。
图6示出了本申请提供的倒装芯片封装结构的制作方法流程示意图。
步骤10，在基板本体201上贴装被动元器件202和芯片206；
步骤20，回流预设在所述基板本体201上的具有含高熔点金属球的焊锡膏205，将被动元器件202固定至所述基板本体201正面；
步骤30，涂覆底封胶203填充所述被动元器件202和所述芯片206底部并固化；
步骤40，在所述被动元器件202的所述底封胶203外涂覆保形涂覆胶204并固化。
在上述步骤中，底封胶203固化优选压力烤箱固化，以除去空洞，底封胶203固化完成后采用等离子清洗所述基板本体201、所述被动元器件202和所述底封胶203，再覆盖保形涂覆胶204，保形涂覆胶204固化优选压力烤箱固化，以除去空洞。
在一个实施例中，该方法还包括：在所述基板本体201背面固定连接所述焊球208。当铟片207作为导热材料时，芯片206在植球以及后续上PCB板时经历高温回流，熔化的铟片207仅能溅射至保形涂覆胶204上，可以有效防止被动元器件202被侵蚀，保证芯片206的使用效果。
在上述实施例的基础上，该方法还包括：采用散热盖209罩住所述芯片206和所述被动元器件202，将所述散热盖209的顶部粘接至所述保形涂覆胶204上，在所述基板本体201与所述散热盖209连接处涂覆粘接剂，将所述散热盖209的边缘粘接至所述粘接剂涂覆处。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离前述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种封装基板，其特征在于，包括：
基板本体；
至少一被动元器件，所述至少一被动元器件固定连接于所述基板本体正面；
每个所述被动元器件外均包覆有耐高温的底封胶，所述底封胶外包覆有耐高温的保形涂覆胶。
2.根据权利要求1所述的封装基板，其特征在于，所述被动元器件与所述基板本体之间具有含高熔点金属球的焊锡膏，通过所述含高熔点金属球的焊锡膏将所述被动元器件和所述基板本体连接在一起。
3.根据权利要求1或2所述的封装基板，其特征在于，所述被动元器件包括电容和/或电阻。
4.一种倒装芯片封装结构，其特征在于，包括：
芯片；
权利要求1至3任一项所述的封装基板，至少一所述被动元器件设于所述芯片外侧。
5.根据权利要求4所述的倒装芯片封装结构，其特征在于，还包括焊球，所述焊球固定连接于所述基板本体背面。
6.根据权利要求4或5所述的倒装芯片封装结构，其特征在于，还包括：散热盖，所述散热盖罩住所述芯片和所述被动元器件，所述散热盖的顶部通过所述保形涂覆胶粘接至所述基板本体上，所述散热盖的边缘通过粘接剂固定至所述基板本体上。
7.一种权利要求4所述的倒装芯片封装结构的制作方法，其特征在于，包括：
在基板本体上贴装被动元器件和芯片；
回流预设在所述基板本体上的具有含高熔点金属球的焊锡膏，将被动元器件固定至所述基板本体正面；
涂覆底封胶填充所述被动元器件和所述芯片底部并固化；
在所述被动元器件的所述底封胶外涂覆保形涂覆胶并固化。
8.权利要求7所述的倒装芯片封装结构的制作方法，其特征在于，所述底封胶固化完成后采用等离子清洗所述基板本体、所述被动元器件和所述底封胶。
9.权利要求7所述的倒装芯片封装结构的制作方法，其特征在于，还包括：在所述基板本体背面固定连接所述焊球。
10.权利要求7或9所述的倒装芯片封装结构的制作方法，其特征在于，还包括：
采用散热盖罩住所述芯片和所述被动元器件，将所述散热盖的顶部粘接至所述保形涂覆胶上，
在所述基板本体与所述散热盖连接处涂覆粘接剂，将所述散热盖的边缘粘接至所述粘接剂涂覆处。
CN202011163784.1A 2020-10-27 2020-10-27 封装基板、倒装芯片封装结构及其制作方法 Pending CN112271170A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011163784.1A CN112271170A (zh) 2020-10-27 2020-10-27 封装基板、倒装芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011163784.1A CN112271170A (zh) 2020-10-27 2020-10-27 封装基板、倒装芯片封装结构及其制作方法

Publications (1)

Publication Number Publication Date
CN112271170A true CN112271170A (zh) 2021-01-26

Family

ID=74342295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011163784.1A Pending CN112271170A (zh) 2020-10-27 2020-10-27 封装基板、倒装芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN112271170A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN116454035A (zh) * 2023-06-09 2023-07-18 江苏芯德半导体科技有限公司 一种倒装芯片封装结构及其制备方法

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426103A (zh) * 2001-12-14 2003-06-25 矽品精密工业股份有限公司 可设置无源元件的芯片承载件
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
TWI230995B (en) * 2004-05-28 2005-04-11 Via Tech Inc Electronic package with passive components
TW200628023A (en) * 2005-01-21 2006-08-01 Advanced Semiconductor Eng Carrier substrate capable of avoiding short circuit
CN101221944A (zh) * 2007-01-09 2008-07-16 矽品精密工业股份有限公司 散热型半导体封装件
CN101754590A (zh) * 2008-12-18 2010-06-23 华通电脑股份有限公司 内置被动元件的电路板制造方法
CN102598252A (zh) * 2010-06-15 2012-07-18 松下电器产业株式会社 安装结构体及其制造方法和安装结构体的修理方法
US20120195426A1 (en) * 2011-01-31 2012-08-02 White Christopher J Display with secure decryption of image signals
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102891116A (zh) * 2011-07-20 2013-01-23 国碁电子(中山)有限公司 内埋元件封装结构及制造方法
JP2013197384A (ja) * 2012-03-21 2013-09-30 Panasonic Corp 電子部品実装構造体およびその製造方法
CN103383514A (zh) * 2013-07-24 2013-11-06 南昌欧菲光电技术有限公司 影像模组及含有该影像模组的移动终端
JP2014157951A (ja) * 2013-02-18 2014-08-28 Panasonic Corp 保護被膜形成方法および実装構造体
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
CN109755197A (zh) * 2019-01-14 2019-05-14 苏州通富超威半导体有限公司 封装结构及其形成方法
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
CN111403349A (zh) * 2020-03-04 2020-07-10 苏州通富超威半导体有限公司 一种被动元件保护结构及芯片封装组件
CN111415927A (zh) * 2020-05-19 2020-07-14 华进半导体封装先导技术研发中心有限公司 封装结构及其制备方法
CN111739855A (zh) * 2020-08-25 2020-10-02 苏州通富超威半导体有限公司 一种封装结构及封装结构的形成方法
WO2020199039A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 封装结构、电子设备及其制备方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1426103A (zh) * 2001-12-14 2003-06-25 矽品精密工业股份有限公司 可设置无源元件的芯片承载件
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
TWI230995B (en) * 2004-05-28 2005-04-11 Via Tech Inc Electronic package with passive components
TW200628023A (en) * 2005-01-21 2006-08-01 Advanced Semiconductor Eng Carrier substrate capable of avoiding short circuit
CN101221944A (zh) * 2007-01-09 2008-07-16 矽品精密工业股份有限公司 散热型半导体封装件
CN101754590A (zh) * 2008-12-18 2010-06-23 华通电脑股份有限公司 内置被动元件的电路板制造方法
CN102598252A (zh) * 2010-06-15 2012-07-18 松下电器产业株式会社 安装结构体及其制造方法和安装结构体的修理方法
US20120195426A1 (en) * 2011-01-31 2012-08-02 White Christopher J Display with secure decryption of image signals
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102891116A (zh) * 2011-07-20 2013-01-23 国碁电子(中山)有限公司 内埋元件封装结构及制造方法
JP2013197384A (ja) * 2012-03-21 2013-09-30 Panasonic Corp 電子部品実装構造体およびその製造方法
JP2014157951A (ja) * 2013-02-18 2014-08-28 Panasonic Corp 保護被膜形成方法および実装構造体
CN103383514A (zh) * 2013-07-24 2013-11-06 南昌欧菲光电技术有限公司 影像模组及含有该影像模组的移动终端
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
CN109755197A (zh) * 2019-01-14 2019-05-14 苏州通富超威半导体有限公司 封装结构及其形成方法
WO2020199039A1 (zh) * 2019-03-29 2020-10-08 华为技术有限公司 封装结构、电子设备及其制备方法
CN110379781A (zh) * 2019-06-05 2019-10-25 苏州通富超威半导体有限公司 Bga产品的使用方法
CN111403349A (zh) * 2020-03-04 2020-07-10 苏州通富超威半导体有限公司 一种被动元件保护结构及芯片封装组件
CN111415927A (zh) * 2020-05-19 2020-07-14 华进半导体封装先导技术研发中心有限公司 封装结构及其制备方法
CN111739855A (zh) * 2020-08-25 2020-10-02 苏州通富超威半导体有限公司 一种封装结构及封装结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380725A (zh) * 2021-04-29 2021-09-10 苏州通富超威半导体有限公司 芯片封装结构及封装方法
CN116454035A (zh) * 2023-06-09 2023-07-18 江苏芯德半导体科技有限公司 一种倒装芯片封装结构及其制备方法

Similar Documents

Publication Publication Date Title
US6949404B1 (en) Flip chip package with warpage control
TWI529878B (zh) 集成電路封裝件及其裝配方法
US6724080B1 (en) Heat sink with elevated heat spreader lid
US7538421B2 (en) Flip-chip package structure with stiffener
US6969636B1 (en) Semiconductor package with stress inhibiting intermediate mounting substrate
US6518666B1 (en) Circuit board reducing a warp and a method of mounting an integrated circuit chip
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
KR100549313B1 (ko) 휘어짐 방지 반도체 장치
US7834442B2 (en) Electronic package method and structure with cure-melt hierarchy
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
US7906857B1 (en) Molded integrated circuit package and method of forming a molded integrated circuit package
US20050250252A1 (en) Low warpage flip chip package solution-channel heat spreader
JP2004072116A (ja) 信頼可能なプラスチック・パッケージ・アタッチメント用ポリマー埋め込みはんだバンプ
TW200937539A (en) Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive
JPH08255965A (ja) マイクロチップモジュール組立体
JP3367554B2 (ja) フリップチップパッケージ
JP2007035688A (ja) 半導体装置およびその製造方法
US6936501B1 (en) Semiconductor component and method of manufacture
CN112271170A (zh) 封装基板、倒装芯片封装结构及其制作方法
CN111128912A (zh) 封装结构及其制备方法
US7629203B2 (en) Thermal interface material for combined reflow
US20130062752A1 (en) Ring structure for chip packaging
US7452750B2 (en) Capacitor attachment method
US20060273467A1 (en) Flip chip package and method of conducting heat therefrom

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination