JP2020004886A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2020004886A
JP2020004886A JP2018124020A JP2018124020A JP2020004886A JP 2020004886 A JP2020004886 A JP 2020004886A JP 2018124020 A JP2018124020 A JP 2018124020A JP 2018124020 A JP2018124020 A JP 2018124020A JP 2020004886 A JP2020004886 A JP 2020004886A
Authority
JP
Japan
Prior art keywords
semiconductor module
main surface
sealing resin
electrode
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018124020A
Other languages
English (en)
Inventor
貴史 布川
Takashi Fukawa
貴史 布川
貴之 高野
Takayuki Takano
貴之 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018124020A priority Critical patent/JP2020004886A/ja
Priority to US16/456,448 priority patent/US20200006255A1/en
Priority to CN201910571952.1A priority patent/CN110660755A/zh
Publication of JP2020004886A publication Critical patent/JP2020004886A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/10Arrangements for heating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/121Arrangements for protection of devices protecting against mechanical damage
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/121Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by multiple encapsulations, e.g. by a thin protective coating and a thick encapsulation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/127Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed characterised by arrangements for sealing or adhesion
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9413Dispositions of bond pads on encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

【課題】誘電体フィルムの反りを抑制しつつ、素子特性の劣化を抑制することができる半導体モジュールを提供する。【解決手段】本発明の一形態に係る半導体モジュールは、誘電体フィルムと、複数の回路部品と、電極層と、封止層とを具備する。誘電体フィルムは、第1の実装領域と第2の実装領域とを有する第1の主面と、第1の主面とは反対側の第2の主面とを有する。複数の回路部品は、第1の実装領域に搭載された第1の回路部品と、第2の実装領域に搭載された第2の回路部品とを含む。電極層は、第2の主面に配置され、複数の回路部品と電気的に接続される複数の電極部を有する。封止層は、第1の封止樹脂部と、第2の封止樹脂部とを有する。第1の封止樹脂部は、第1の実装領域を被覆する。第2の封止樹脂部は、第1の封止樹脂部よりも軟質の樹脂材料で構成され、第2の実装領域を被覆する。【選択図】図1

Description

本発明は、誘電体層の一方の面に回路部品が、他方の面に電極層がそれぞれ配置された半導体モジュールに関する。
近年、POL(Power Over Lay)と称される表面実装集積型パワーモジュールが知られている(例えば特許文献1参照)。この種の半導体モジュールは、典型的には、ポリイミド等の誘電体フィルム、誘電体フィルムの一方の面に搭載されたパワー系半導体素子や受動部品等の回路部品、上記誘電体フィルムの他方の面に配置された電極層、回路部品を被覆する封止層等を備える。
上記半導体モジュールによれば、回路部品が誘電体フィルムを介して電極層に電気的に接続されるため、部品の高集積化、配線長の短縮化を図れるとともに、絶縁耐圧を確保しつつ薄型化及び小型化が図れるパワー系半導体モジュールを実現することができる。さらに、電極形状の設計自由度が高く、大電流の通電を制御するパワー系半導体素子における電極端子を任意の形状、大きさに形成することが可能である。
一方、この種の半導体モジュールにおいては、回路部品を支持する支持基板が誘電体フィルムで構成されているため、外部基板(マザーボード)への実装時に誘電体フィルムが反って実装信頼性を損なうという問題がある。この問題を解消するため、誘電体フィルムに回路部品を被覆する封止層を形成することで、半導体モジュールの剛性を高め、外部基板への実装時における誘電体フィルムの反りを抑制するようにしている。
特開2014−27272号公報
しかしながら、パワー系半導体素子などの所定の回路部品には、封止層を構成する樹脂の硬化収縮応力を受けることで素子特性が劣化するものがあり、封止層の形成前後において目的とするモジュール特性を確保することができない。その一方で、封止層を軟質の樹脂材料で構成すると、誘電体フィルムの反りを効果的に抑制することができないという問題がある。
以上のような事情に鑑み、本発明の目的は、誘電体フィルムの反りを抑制しつつ、素子特性の劣化を抑制することができる半導体モジュールを提供することにある。
上記目的を達成するため、本発明の一形態に係る半導体モジュールは、誘電体フィルムと、複数の回路部品と、電極層と、封止層とを具備する。
前記誘電体フィルムは、第1の実装領域と第2の実装領域とを有する第1の主面と、前記第1の主面とは反対側の第2の主面とを有する。
前記複数の回路部品は、前記第1の実装領域に搭載された第1の回路部品と、前記第2の実装領域に搭載された第2の回路部品とを含む。
前記電極層は、前記第2の主面に配置され、前記複数の回路部品と電気的に接続される複数の電極部を有する。
前記封止層は、第1の封止樹脂部と、第2の封止樹脂部とを有する。前記第1の封止樹脂部は、前記第1の実装領域を被覆する。前記第2の封止樹脂部は、前記第1の封止樹脂部よりも軟質の樹脂材料で構成され、前記第2の実装領域を被覆する。
上記半導体モジュールにおいては、封止層が第1の封止樹脂部と第2の封止樹脂部とを有するため、誘電体フィルムの反りを抑制しつつ、素子特性の劣化を抑制することができる。
前記第1の回路部品は、受動素子を含み、前記第2の回路部品は、パワー系半導体素子を含んでもよい。
前記半導体モジュールは、前記第1の主面に配置された枠状部材をさらに具備してもよい。前記枠状部材は、前記第1の実装領域を区画し前記第1の封止樹脂部を収容する第1の開口部と、前記第2の実装領域を区画し前記第2の封止樹脂部を収容する第2の開口部とを有する。
前記枠状部材は、金属材料又はセラミック材料で構成されてもよい。
前記第1の封止樹脂部は、前記第1の実装領域を被覆する第1の部分と、前記第2の実装領域を区画し前記第2の封止樹脂部の周囲に配置された枠状の第2の部分と、を有してもよい。
前記第1の封止樹脂部は、エポキシ系樹脂材料で構成され、前記第2の封止樹脂部は、シリコーン系樹脂材料で構成されてもよい。
前記誘電体フィルムは、ポリイミドで構成されてもよい。
本発明の他の形態に係る半導体モジュールは、可撓性のポリイミドフィルムと、複数の回路部品と、電極層と、封止層と、枠状部材とを具備する。
前記ポリイミドフィルムは、第1の主面と、前記第1の主面とは反対側の第2の主面とを有する。
前記複数の回路部品は、前記第1の主面に設けられる。
前記電極層は、前記ポリイミドフィルムに設けられたビアを介して前記複数の回路部品と電気的に接続され、前記第2の主面に配置され、前記ポリイミドフィルムと同等から二倍または二倍以上の厚みの複数の電極部を有する。
前記封止層は、前記第1の主面を被覆する。
前記枠状部材は、前記第1の主面上で前記封止層を囲み、前記誘電体フィルムの4側辺に位置する側面に露出する。
前記電極部は、幅が1cm以上2cm以下の幅で、前記ポリイミドフィルムの側辺に沿って設けられ、前記電極部と重畳する位置に前記枠状部材が設けられてもよい。
前記複数の電極部は、前記回路部品の一つであるパワートランジスタの電極となる櫛歯電極を含んでもよい。
以上述べたように、本発明によれば、誘電体フィルムの反りを抑制しつつ、素子特性の劣化を抑制することができる。
本発明の一実施形態に係る半導体モジュールの概略斜視図である。 上記半導体モジュール100の概略平面図である。 図2におけるA−A線概略断面図である。 図2におけるB−B線概略断面図である。 上記半導体モジュールの概略裏面図である。 上記半導体モジュールの要部の等価回路図である。 本発明の第2の実施形態に係る半導体モジュールの概略斜視図である。 上記半導体モジュールの一変形例を示す概略平面図である。 上記半導体モジュールの他の変形例を示す要部側断面図である。 上記半導体モジュールのさらに他の変形例を示す要部側断面図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
<第1の実施形態>
図1は、本発明の一実施形態に係る半導体モジュール100の概略斜視図、図2は、半導体モジュール100の概略平面図、図3は図2におけるA−A線概略断面図、図4は図2におけるB−B線概略断面図、図5は半導体モジュール100の概略裏面図である。各図においてX軸、Y軸及びZ軸は、相互に直交する3軸方向を示しており、X軸及びY軸は半導体モジュール100の面内方向、Z軸は、半導体モジュール100の厚み方向にそれぞれ相当する。
半導体モジュール100は、誘電体フィルム10と、複数の回路部品20と、電極層30と、枠状部材40と、封止層50とを備える。
[誘電体フィルム]
誘電体フィルム10は、所定厚みの電気絶縁性樹脂材料で構成される。本実施形態において誘電体フィルム10は、厚みが25μmのポリイミドフィルムで構成される。ポリイミドは、加工性、絶縁耐圧特性、耐薬品性等の観点から非常に有利である。
これに限られず、誘電体フィルム10は、可撓性を有し、その厚みは、材料の誘電率や要求される絶縁耐圧の大きさ等に応じて適宜設定可能であり、例えば、20μm以上50μm以下の範囲で適宜選択される。誘電体材料もポリイミドに限られず、例えば、ポリテトラフルオロエチレン(PTFE)、ポリスルフォン、液晶ポリマ等の適宜の材料が採用可能である。
誘電体フィルム10の形状も特に限定されず、典型的には矩形状に形成される。誘電体フィルム10の大きさも特に限定されず、本実施形態では、Y軸方向に平行な長辺が10mm以上20mm以下、X軸方向に平行な短辺が5mm以上15mm以下の長さを有する。
誘電体フィルム10は、第1の主面10aと、第1の主面10aとは反対側の第2の主面10bとを有する(図3参照)。第1の主面10aは、複数の回路部品20が実装される実装面であり、第1の実装領域a1と第2の実装領域a2とを有する。第1及び第2の実装領域a1,a2には、接着層11を介して複数の回路部品20が搭載される。第2の主面10bには、誘電体フィルム10及び接着層11を介して複数の回路部品20と電気的に接続される電極層30が配置されている。
接着層11は、第1の主面10aに塗布された液状の接着剤あるいはフィルム状の接着シートで構成される。接着層11の種類は特に限定されず、エポキシ系、アクリル系等の適宜の絶縁性樹脂材料で構成される。接着層11の厚みは特に限定されず、例えば、15μmである。尚、ここでは、誘電体フィルム10の全域に接着層11が形成されている。接着層11は、誘電体フィルム10上に部分的に形成されてもよく、例えば、回路部品20の下に部分的に形成されてもよい。
[回路部品]
複数の回路部品20は、誘電体フィルム10における第1の主面10a上の接着層11に搭載される。複数の回路部品20は、典型的には、半導体素子等の能動部品が挙げられる。半導体素子としては、IC部品やディスクレート部品が用いられ、本実施形態では、大電流が流れるパワートランジスタ21やダイオード22が含まれる。半導体素子はさらに、パワートランジスタ21を制御する制御IC23を含む。回路部品20はさらに、コンデンサや抵抗などの受動部品24を含む。これらの回路部品20のうち所定の回路部品は、電極層30に電気的に接続される。尚、回路部品20(21、22)は、パワートランジスタ21とダイオード22との組み合わせに限られず、インバータ回路の様に、お互いに直列接続される二つのパワートランジスタであってもよい。
パワートランジスタ21は、Siから成るBiPトランジスタ、MOSFET、IGBTなど、またSiCやGaNなどから成るトランジスタを含む。これらの半導体素子は、能動面を第1の主面10aに向けて搭載される。パワートランジスタ21やパワーダイオード22の非能動面(図中上面)には放熱用のヒートシンクがはんだ、Agペースト等の接合材を介して接合されていてもよい。
複数の回路部品20のうち、第1の部品である制御IC23及び受動部品24は、誘電体フィルム10の第1の実装領域a1に搭載され、第2の部品であるパワートランジスタ21及びパワーダイオード22のようなパワー系半導体素子は、誘電体フィルム10の第2の実装領域a2に搭載される。
[電極層]
電極層30は、誘電体フィルム10における第2の主面10b上に配置され、典型的には、第2の主面10b上に形成された金属めっき層で構成される。金属めっき層としては、典型的には、銅めっき層が採用される。電極層30は、誘電体フィルム10を介して各回路部品20に電気的に接続される層間接続部としてのビアV(図4参照)を有する。
電極層30の形成に際しては、まず、誘電体フィルム10の第1の主面10a上に搭載された各回路部品20の電極端子に向けて第2の主面10b側からレーザ光が照射される。これにより、誘電体フィルム10及び接着層11が穿設され、各電極端子が第2の主面10b側へ露出する。続いて、スパッタ法により、シード層となる導体層が第2の主面10bに形成された後、電解めっき法により所定厚みの銅めっき層が形成される。これにより、ビアVを含む電極層30が形成される。
シード層となる導体層の形成には、スパッタ法に限られず、無電解めっき法が採用されてもよい。電極層30の厚み(第2の主面10bからの厚み)は特に限定されず、例えば、20μm以上50μm以下である。これにより、電極層30の電流特性と生産性とを確保することができる。
前述したように、誘電体フィルム10の厚みが25μmなので、当該フィルムの厚みと同程度から約二倍の厚みの電極となる。これは、エポキシ基板等の汎用のプリント基板とは、全く異なる厚み関係である。第2の実装領域a2では、パワー系のスイッチング素子を扱うため、ポリイミドシートを扱うが、大電流・高発熱のため、電極層30の厚みを厚くする事で、駆動と放熱も含め可能としたものである。
電極層30は、フォトリソグラフィ技術を用いて所定形状の複数の電極部にパターニングされる。電極層30は、図5に示すように、X軸方向に相互に対向する櫛歯状の第1の電極部31及び第2の電極部32と、第1及び第2の電極部31,32の間に配置されたX軸方向に長手の第3の電極部33と、複数の第4の電極部34とを有する。
第1の電極部31は、パワートランジスタ21のソース端子(S)及びパワーダイオード22のアノード端子(A)に接続される。第2の電極部32は、パワートランジスタ21のドレイン端子(D)及びパワーダイオード22のカソード端子(K)に接続される。第3の電極部33は、パワートランジスタ21のゲート端子(G)に接続される。第4の電極部34は、制御IC23及び受動部品24の各端子部にそれぞれ接続される。図6に、半導体モジュール100の要部の等価回路図を示す。
尚、図6の回路は一例であり、インバータ回路で採用される、二つのパワートランジスタが直列列接続された回路も、他の例として考えられる。その場合、符号21、22は、パワートランジスタでなる。どちらにしてもこのトランジスタが実装される第2の実装領域a2は、大電流が流れ、高発熱する部分である。
半導体モジュール100は、ソルダレジスト層60をさらに備える(図5においては、ソルダレジスト層60の形成領域がドットで示される)。ソルダレジスト層60は、誘電体フィルム10の第2の主面10bに設けられ、電極層30の所定領域を開口させる第1の開口パターン61及び第2の開口パターン62を有する。
第1の開口パターン61は、第1〜第3の電極部31〜33を部分的に露出させる。第2の開口パターン62は、第4の電極部34を部分的に露出させる。第1及び第2の開口パターン61,62を介して露出する電極部31〜34の各領域は、図示しない外部基板(マザーボード)に接続される外部接続端子として構成される。尚、図5に於いて、矩形で露出する電極34、62で囲まれる領域は、第2の実装領域a2に設けられたトランジスタの駆動制御を行う部分で、電極や配線などの導電パターンなどは省略している。
[封止層]
封止層50は、複数の回路部品20を被覆するように誘電体フィルム10の第1の主面10aに設けられる。封止層50は、誘電体フィルム10の剛性を高めるとともに、水分等を含む外気が回路部品20に接することを防止する機能を有する。
封止層50は、第1の封止樹脂部51と、第2の封止樹脂部52とを有する。第1の封止樹脂部51は、誘電体フィルム10の第1の実装領域a1を被覆し、制御IC23及び受動部品24を封止する。第2の封止樹脂部52は、誘電体フィルム10の第2の実装領域a2を被覆し、パワートランジスタ21及びパワーダイオード22を封止する。
第1の封止樹脂部51は、汎用の電気絶縁性封止材料、典型的には、エポキシ系の合成樹脂材料で構成される。一方、第2の封止樹脂部52は、第1の封止樹脂部51よりも軟質(低弾性率)の電気絶縁性の樹脂材料、例えば、シリコーン樹脂、低応力のエポキシ樹脂等で構成される。あるいは、後述する枠状部材40を用いる場合には、第2の封止樹脂部52として、例えば、室温で0.01MPa以下のゲル状の材料、あるいは、Tgが室温付近の材料を用いることができる。
特に、GaNにおいては、一般に採用されるエポキシ樹脂ではGaNに応力が加わり、所望の特性が得られないことがある。そのため、第2の封止樹脂部52は、第1の封止樹脂部51よりも、軟質で、または、第1の封止樹脂部51よりも低応力の樹脂でなる。ここでは第2の封止樹脂部52の構成材料の例としてシリコーンを示したが、これ以外の軟質または低応力の樹脂も適用可能である。
[枠状部材]
枠状部材40は、誘電体フィルム10の第1の主面10a上に配置される。枠状部材40は、回路部品20と同様に、接着層11を介して誘電体フィルム10に接合される。枠状部材40は、第1の開口部41と第2の開口部42とを有する矩形の枠体であり、本実施形態では、誘電体フィルム10と同一の形状、大きさに形成される。第1の開口部41は、第1の実装領域a1を区画し、第1の封止樹脂部51を収容する。第2の開口部42は、第2の実装領域a2を区画し、第2の封止樹脂部52を収容する。
枠状部材40を構成する材料は特に限定されず、導電体でもよいし、非導電体であってもよい。導電体としては、典型的には金属材料で構成され、これにより回路部品20(特に、パワートランジスタ21やパワーダイオード22のようなパワー系半導体素子)の放熱パスを形成することができる。金属材料は特に限定されず、Cu(銅)のような熱伝導度が高く、熱膨張係数が小さい材料が好ましい。枠状部材40として、W(タングステン)やMo(モリブデン)等の高硬度あるいは高融点金属あるいはCu−W、Cu−Moなどの合金材料が採用されてもよく、これにより所望とする剛性を容易に確保することができる。一方、非導電体としては、アルミナ、シリカまたは窒化ボロン等のセラミックス材料が好適である。
枠状部材40の各枠部の幅や高さは特に限定されず、誘電体フィルム10の反りや変形を規制することができる程度の剛性が得られる適宜の値に設定される。枠状部材40の厚み(高さ)は回路部品20の厚み(高さ)よりも大きくてもよいし、小さくてもよい。
第1の開口部41及び第2の開口部42はそれぞれ、第1の封止樹脂部51及び第2の封止樹脂部52の充填領域を画定する型枠として機能する。第1及び第2の封止樹脂部51,52の形成方法は特に限定されず、例えば、印刷、またはポッティング法が採用可能である。注型は減圧雰囲気中で行われてもよい。これにより溶融状態の各種樹脂を第1及び第2の開口部41,42の全域にわたって濡れ広がり、充填効率を向上させることができる。注型された溶融樹脂は、所定温度で硬化処理が施され、第1及び第2の開口部41,42内に上方側に凸なる形状の第1及び第2の封止樹脂部51,52が形成される(図4参照)。
[作用]
部品の支持基板に誘電体フィルムが用いられるマルチモジュールデバイスにおいては、マザーボード等の外部基板へのリフロー実装時、25μmと薄い誘電体フィルムに反りが生やすいため、基板に封止樹脂を形成して反りを生じにくくする必要がある。しかしながら、モジュールを樹脂で封止すると、半導体部品、特に、Si,GaN,SiC、Ga、ダイヤモンドなどの半導体材料で構成されたパワー系半導体デバイスにおいては、封止層を構成する樹脂の硬化収縮応力を受けて素子特性が劣化し、目的とするモジュール特性を確保することができない場合がある。その一方で、封止層を軟質の樹脂材料で構成すると、誘電体フィルムの反りを効果的に抑制することができないという問題がある。
そこで、本実施形態の半導体モジュール100においては、制御IC23や受動部品24は第1の封止樹脂部51で封止し、パワートランジスタ21やパワーダイオード22のようなパワー系半導体素子は、第1の封止樹脂部51よりも軟質の第2の封止樹脂部52で封止するように構成される。これにより、誘電体フィルム10の反りを抑制しつつ、パワートランジスタ21やパワーダイオード22の素子特性の劣化を抑えることができる。
さらに本実施形態においては、誘電体フィルム10の第1の主面10aに枠状部材40が配置されているため、枠状部材40自体の剛性を利用して誘電体フィルム10の反りを効果的に防止することができる。また本実施形態のように、第1の実装領域a1と第2の実装領域a2との間で回路部品20や電極層30の占有面積が異なる場合においても、誘電体フィルム10の反りを抑えて半導体モジュール100を高い平面度に維持することができる。これにより、外部基板への実装信頼性を安定に確保することができる。
さらに、枠状部材40を熱伝導性の高い材料で構成することで、半導体モジュール100の放熱性が高まり、熱による素子特性の劣化を防ぐことができる。さらに枠状部材40が誘電体フィルム10と同一の形状、大きさに形成されることで、枠状部材40が半導体モジュール100の側面から露出し、放熱特性の更なる向上を図ることができる。
例えば、半導体モジュール100が集合基板を個片化することで作製される場合、枠状部材40もまた、面内に複数の開口(第1の開口部41、第2の開口部42)が周期的に形成された単一の格子状部材を用いることができる。そして、第1の封止樹脂部51および第2の封止樹脂部52の形成後、上記格子状部材の格子の中央をダイシングすることで、4側面から枠状部材が露出した半導体モジュール100を作製することができる。枠状部材が金属またはセラミックで構成されることにより、樹脂よりも熱伝導性が高いため、当該枠状部材をヒートシンクや放熱フィンの代わりとして用いることができる。
そして、枠状部材40の開口部41,42によって各実装領域a1,a2が区画されるため、別途のマスキング材を用いることなく封止用樹脂を精度よく充填することができる。また、特に第2の実装領域a2に設けられる第2の封止樹脂部52として、流動性の高い樹脂材料を用いた場合でも、枠状部材40によって当該樹脂材料を他の領域へ流出させることなく堰き止めることができるので、作業性が向上する。
<第2の実施形態>
図7は、本発明の第2の実施形態に係る半導体モジュール200の構成を示す概略斜視図である。以下、第1の実施形態と異なる構成について主に説明し、第1の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
本実施形態の半導体モジュール200においては、枠状部材40を備えていない点で第1の実施形態と相違する。すなわち本実施形態の第1の封止樹脂部51は、第1の実装領域a1を被覆する第1の部分511と、第2の実装領域a2を区画する枠状の第2の部分512とを有し、第2の部分512は、第2の封止樹脂部52の周囲に配置される。
本実施形態の半導体モジュール200において、第1の封止樹脂部51は、第1の実装領域a1だけでなく、第2の実装領域a2の周囲にも設けられるため、第1の封止樹脂部51によって誘電体フィルム10の周縁部の剛性を高めることができる。これにより、枠状部材40を用いることなく誘電体フィルム10の反りを抑制することができるので、部品点数及び組立工数の削減を図ることができる。
第1の封止樹脂部51の形成方法は特に限定されず、例えば、スクリーン印刷法が採用可能である。第2の封止樹脂部52は、誘電体フィルム10の上に第1の封止樹脂部51を作製後、例えば、ポッティング法によって形成することができる。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば以上の実施形態では、枠状部材40が誘電体フィルム10と同一の形状、大きさに形成された例を説明したが、これに限られず、例えば図8に概略的に示す半導体モジュール300のように、枠状部材40の4辺から誘電体フィルム10の周縁部が外方へ突出するように形成されてもよい。この場合、図9に示す半導体モジュール400のように、第1の封止樹脂部51は、枠状部材40の周面及び第2の封止樹脂部52を被覆するように誘電体フィルム10上に形成されてもよい。
さらに図10に示す半導体モジュール500のように、第1の封止樹脂部51及び第2の封止樹脂部52の上に接着層70を介してヒートシンク80が搭載されてもよい。これにより、放熱性の更なる向上を図ることができる。
更に、図5に示す櫛歯電極(第1の電極部31、第2の電極部32)の様に、誘電体フィルム10の対向する側辺に、幅の広い電極が所定の長さをもって設けられている場合、その電極と重なるエリアに枠状部材40が設けられてもよい。ここでは、上記櫛歯電極は、誘電体フィルム10の長辺に沿って、第2の実装領域a2の半分以上に渡る長さで設けられており、幅が1cm〜2cmと大きな電極である。この櫛歯を共通化する共通電極は、トランジスタの電流が集まる部分であり、トランジスタの発熱と相俟って、高温になる部分である。しかも幅と長さがあるため、この電極自体の反りも発生する。よって、この誘電体フィルム10の側辺に沿って設けられ、上記共通電極と重畳する位置に枠状部材40が設けられると、誘電体フィルム10全体の反り、共通電極の反りを防止できる。特に櫛歯の部分には、パワートランジスタとのコンタクトとなるビア(via)が沢山開口されているため、共通電極の反りが防止されることで、このビアを介したパワートランジスタの信頼性が向上する。さらに、この共通電極と重なった枠状部材は、熱伝導性も優れるため、電極に発生する、または電極に集まる熱をヒートシンクとして蓄え、更には放熱板としてパッケージの4側面から外部に放熱することができる。
10…誘電体フィルム
11…接着層
20…回路部品
30…電極層
40…枠状部材
41…第1の開口部
42…第2の開口部
50…封止層
51…第1の封止樹脂部
52…第2の封止樹脂部
100,200,300,400,500…半導体モジュール
a1…第1の実装領域
a2…第2の実装領域

Claims (10)

  1. 第1の実装領域と第2の実装領域とを有する第1の主面と、前記第1の主面とは反対側の第2の主面とを有する誘電体フィルムと、
    前記第1の実装領域に搭載された第1の回路部品と、前記第2の実装領域に搭載された第2の回路部品とを含む複数の回路部品と、
    前記第2の主面に配置され、前記複数の回路部品と電気的に接続される複数の電極部を有する電極層と、
    前記第1の実装領域を被覆する第1の封止樹脂部と、前記第1の封止樹脂部よりも軟質の樹脂材料で構成され前記第2の実装領域を被覆する第2の封止樹脂部とを有し、前記複数の回路部品を封止する封止層と
    を具備する半導体モジュール。
  2. 請求項1に記載の半導体モジュールであって、
    前記第1の回路部品は、受動素子を含み、
    前記第2の回路部品は、パワー系半導体素子を含む
    半導体モジュール。
  3. 請求項1又は2に記載の半導体モジュールであって、
    前記第1の主面に配置された枠状部材をさらに具備し、
    前記枠状部材は、前記第1の実装領域を区画し前記第1の封止樹脂部を収容する第1の開口部と、前記第2の実装領域を区画し前記第2の封止樹脂部を収容する第2の開口部とを有する
    半導体モジュール。
  4. 請求項3に記載の半導体モジュールであって、
    前記枠状部材は、金属材料又はセラミック材料で構成される
    半導体モジュール。
  5. 請求項1又は2に記載の半導体モジュールであって、
    前記第1の封止樹脂部は、前記第1の実装領域を被覆する第1の部分と、前記第2の実装領域を区画し前記第2の封止樹脂部の周囲に配置された枠状の第2の部分と、を有する
    半導体モジュール。
  6. 請求項1〜5のいずれか1つに記載の半導体モジュールであって、
    前記第1の封止樹脂部は、エポキシ系樹脂材料で構成され、
    前記第2の封止樹脂部は、シリコーン系樹脂材料で構成される
    半導体モジュール。
  7. 請求項1〜6のいずれか1つに記載の半導体モジュールであって、
    前記誘電体フィルムは、ポリイミドで構成される
    半導体モジュール。
  8. 第1の主面と、前記第1の主面とは反対側の第2の主面とを有する可撓性のポリイミドフィルムと、
    前記第1の主面に設けられた複数の回路部品と、
    前記ポリイミドフィルムに設けられたビアを介して前記複数の回路部品と電気的に接続され、前記第2の主面に配置された、前記ポリイミドフィルムと同等から二倍または二倍以上の厚みの複数の電極部を有する電極層と、
    前記第1の主面を被覆する封止層と、
    前記第1の主面上で前記封止層を囲み、前記誘電体フィルムの4側辺に位置する側面に露出する枠状部材と
    を具備する半導体モジュール。
  9. 請求項8に記載の半導体モジュールであって、
    前記電極部は、幅が1cm以上2cm以下の幅で、前記ポリイミドフィルムの側辺に沿って設けられ、
    前記電極部と重畳する位置に前記枠状部材が設けられる
    半導体モジュール。
  10. 請求項8又は9に記載の半導体モジュールであって、
    前記複数の電極部は、前記回路部品の一つであるパワートランジスタの電極となる櫛歯電極を含む
    半導体モジュール。
JP2018124020A 2018-06-29 2018-06-29 半導体モジュール Pending JP2020004886A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018124020A JP2020004886A (ja) 2018-06-29 2018-06-29 半導体モジュール
US16/456,448 US20200006255A1 (en) 2018-06-29 2019-06-28 Semiconductor module
CN201910571952.1A CN110660755A (zh) 2018-06-29 2019-06-28 半导体组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018124020A JP2020004886A (ja) 2018-06-29 2018-06-29 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2020004886A true JP2020004886A (ja) 2020-01-09

Family

ID=69028689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018124020A Pending JP2020004886A (ja) 2018-06-29 2018-06-29 半導体モジュール

Country Status (3)

Country Link
US (1) US20200006255A1 (ja)
JP (1) JP2020004886A (ja)
CN (1) CN110660755A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021181649A1 (ja) * 2020-03-13 2021-09-16 太陽誘電株式会社 半導体モジュールおよびその製造方法
JP2024091456A (ja) * 2022-12-23 2024-07-04 稜研科技股▲ふん▼有限公司 パッケージ構造

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115088071A (zh) * 2020-02-17 2022-09-20 株式会社村田制作所 半导体装置以及模块
US12484158B2 (en) * 2020-03-18 2025-11-25 Zerova Technologies Taiwan Limited Method for forming silicon carbide module integrated structure
CN111739855B (zh) * 2020-08-25 2020-11-20 苏州通富超威半导体有限公司 一种封装结构及封装结构的形成方法
CN113257744B (zh) * 2021-04-22 2022-04-15 东莞市柏尔电子科技有限公司 一种防水稳定的三极管及制备方法
JP2023036453A (ja) * 2021-09-02 2023-03-14 キオクシア株式会社 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799602B2 (en) * 2008-12-10 2010-09-21 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die after forming a build-up interconnect structure
KR101119348B1 (ko) * 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021181649A1 (ja) * 2020-03-13 2021-09-16 太陽誘電株式会社 半導体モジュールおよびその製造方法
JP2024091456A (ja) * 2022-12-23 2024-07-04 稜研科技股▲ふん▼有限公司 パッケージ構造

Also Published As

Publication number Publication date
CN110660755A (zh) 2020-01-07
US20200006255A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
JP2020004886A (ja) 半導体モジュール
KR101493865B1 (ko) 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
JP5558595B2 (ja) 半導体装置及び半導体装置の製造方法
JP2023042566A (ja) 半導体装置
CN100562999C (zh) 电路模块
CN105575936B (zh) 制造电路载体方法及制造和运行半导体装置的方法
JP2015005681A (ja) 半導体装置及びその製造方法
CN100421240C (zh) 具有连接外部元件的引片的半导体装置
CN110739298A (zh) 半导体组件
JP6907931B2 (ja) 半導体モジュール
JP2017107937A (ja) 電力用半導体装置
JP7491043B2 (ja) 半導体モジュール
CN110660749A (zh) 半导体组件
JP4592413B2 (ja) 回路装置
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP2020155570A (ja) 半導体パッケージ、ダイアタッチフィルム及びその製造方法
JP2020004885A (ja) 半導体モジュール
JP7535077B2 (ja) 半導体装置および半導体装置の製造方法
JP7775602B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP3863816B2 (ja) 回路装置
JP5742623B2 (ja) 半導体装置
JP2007096083A (ja) 混成集積回路装置
JP7335902B2 (ja) 半導体装置
WO2024247052A1 (ja) 電力変換装置およびその製造方法
JP3979404B2 (ja) 半導体装置