CN110739298A - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN110739298A
CN110739298A CN201910648958.4A CN201910648958A CN110739298A CN 110739298 A CN110739298 A CN 110739298A CN 201910648958 A CN201910648958 A CN 201910648958A CN 110739298 A CN110739298 A CN 110739298A
Authority
CN
China
Prior art keywords
semiconductor
dielectric film
terminal
mounting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910648958.4A
Other languages
English (en)
Inventor
高野贵之
笹岛裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Solar Induced Electricity Co
Taiyo Yuden Co Ltd
Original Assignee
Solar Induced Electricity Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Solar Induced Electricity Co filed Critical Solar Induced Electricity Co
Publication of CN110739298A publication Critical patent/CN110739298A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供能够容易地进行向厚度与其他部件不同的半导体器件的正面背面电连接的半导体组件。本发明的一个实施方式的半导体组件包括安装基板、第一半导体部件和第二半导体部件。安装基板具有第一电介质膜和电极层，上述第一电介质膜具有包括第一安装区域和第二安装区域的安装面。第一半导体部件搭载于第一安装区域。第二半导体部件搭载于第二安装区域。第二半导体部件具有纵向式功率半导体元件、导电块和配线基板。纵向式功率半导体元件具有包括与电极层连接的第一端子的第一面和包括能够与第一端子电连接的第二端子的第二面。导电块与电极层连接。配线基板将导电块和第二端子电连接。

Description

半导体组件
技术领域
本发明涉及包括纵向式功率半导体器件的半导体组件。
背景技术
近年来，已知有被称为POL(Power Over Lay)的表面安装集成型功率组件。这种半导体组件典型地具有：聚酰亚胺等的电介质膜、搭载于电介质膜的一面上的功率半导体元件或无源部件等电路部件、配置在上述电介质膜的另一面上的电极层、覆盖电路部件的密封层等。
根据上述半导体组件，电路部件经由电介质膜与电极层电连接，因此，能够实现谋求部件的高集成化、配线长的缩短化、并且确保绝缘耐压且谋求薄型化和小型化的功率半导体组件。另外，电极形状的设计自由度高，能够将控制大电流的通电的功率半导体元件中的电极端子形成为任意的形状、大小。
例如，在专利文献1中公开了一种半导体器件封装体，将多个半导体器件利用埋入材料同样地密封于由聚酰亚胺层构成的第一和第二电介质层之间。第一电介质层和第二电介质层形成有与半导体部件的正面背面电连接的金属布线，由此能够在封装结构内设置电和热的连接部/路径部。
现有技术文献
专利文献
专利文献1：日本特开2015－170855号公报
发明内容
发明所要解决的技术问题
但是，在专利文献1所记载的结构中，如果将厚度不同的多个半导体器件配置在第一电介质层上，则薄的半导体器件与第二电介质层之间产生间隙，因此需要使用衬垫等来匹配各半导体器件的厚度。另一方面，在使用埋入材料填充所述间隙，且在其填充区域形成通路时，工时增加和工序复杂化成为问题。
鉴于上述情况，本发明的目的在于，提供能够容易地进行向厚度与其他部件不同的半导体器件的正面背面电连接的半导体组件。
用于解决技术问题的技术方案
为了实现上述目的，本发明的一个实施方式涉及的半导体组件包括安装基板、第一半导体部件和第二半导体部件。
上述安装基板具有第一电介质膜和电极层，上述第一电介质膜具有包括第一安装区域和第二安装区域的安装面。
上述第一半导体部件搭载于上述第一安装区域。
上述第二半导体部件搭载于上述第二安装区域。上述第二半导体部件具有纵向式功率半导体元件、导电块和配线基板。上述纵向式功率半导体元件具有包括与上述电极层连接第一端子的第一面和包括第二端子的第二面。上述导电块与上述电极层连接。上述配线基板将上述导电块和上述第二端子电连接。
在上述半导体组件中，第二半导体部件经由导电块和配线基板将纵向式功率半导体元件的第一和第二端子与电极层电连接。由此，即使在第二半导体部件的厚度与第一半导体部件的厚度不同的情况下，也能够容易地进行相对于第一端子和第二端子的电连接。
上述配线基板也可以具有：支承上述纵向式功率半导体元件和上述导电块的第二电介质膜；和设置于上述第二电介质膜且将上述导电块与上述第二端子之间连接的配线层。
上述导电块可以包括被上述第二电介质膜支承且配置于上述纵向式功率半导体元件的周围的多个导电块。在这种情况下，可以构成为上述多个导电块中的至少一个将上述电极层与上述第二端子之间电连接。
上述第一电介质膜和上述第二电介质膜可以为聚酰亚胺膜。
上述纵向式功率半导体元件还可以具有第三端子。上述第三端子与上述电极层连接且控制上述第一端子与上述第二端子之间的电连接。
上述第二半导体部件可以是具有封装主体的封装部件，该封装主体将上述纵向式功率半导体元件、上述导电块和上述配线基板密封。
上述半导体组件还可以具有密封层，该密封层将上述第一安装区域和上述第二安装区域中的至少一者密封。
上述半导体组件还可以具有隔壁部件。上述隔壁部件配置于上述安装面，划分上述第一安装区域和上述第二安装区域。
上述密封层可以具有覆盖上述第一安装区域的第一密封部和覆盖上述第二安装区域的第二密封部。
上述第一电介质膜还可以具有与上述安装面相反侧的电极形成面。上述电极层设置于上述电极形成面，且经由上述第一电介质膜与上述第一半导体部件和上述第二半导体部件电连接。
发明效果
如上所述，根据本发明，能够容易地进行向厚度与其他部件不同的半导体器件的正面背面的电连接。
附图说明
图1是表示本发明第一实施方式涉及的半导体组件的构成的概略截面图。
图2是图1所示的半导体组件的概略俯视图。
图3是表示上述半导体组件中的第二半导体部件的内部结构的构成例的示意图。
图4是表示比较例涉及的半导体组件的构成的概略截面图。
图5是表示本发明的第二实施方式涉及的半导体组件的构成的概略截面图。
图6是表示本发明的第三实施方式涉及的半导体组件的构成的概略截面图。
图7是图6所示的半导体组件的概略俯视图。
附图标记说明
10…第一半导体部件
20、220…第二半导体部件
21…纵向式功率半导体元件
21a…第一面
21b…第二面
22…导电块
23…配线基板
23f…电介质膜
23w…配线层
30…安装基板
31、23f…电介质膜
31a…安装面
31b…电极形成面
32…电极层
33…粘接层
40…密封层
41…第一密封部
42…第二密封部
60…隔壁部件
100、200、300…半导体组件
a1…第一安装区域
a2…第二安装区域
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
＜第一实施方式＞
图1是表示本发明第一实施方式涉及的半导体组件100的构成的概略截面图，图2是半导体组件100的概略俯视图。图中，X轴、Y轴和Z轴表示相互正交的三轴方向，Z轴相当于半导体组件100的厚度(高度)方向。
本实施方式的半导体组件100包括第一半导体部件10、第二半导体部件20和支承它们的安装基板30。
安装基板30具有电介质膜31(第一电介质膜)。电介质膜31由具有挠性的规定厚度的电绝缘树脂材料构成。在本实施方式中，电介质膜31由厚度为25μm的聚酰亚胺膜构成。从加工性、绝缘耐压特性、耐药品性等观点来看，聚酰亚胺非常有利。
不限于此，电介质膜31的厚度能够根据材料的介电常数或所要求的绝缘耐压的大小等适当地设定，例如，在20μm以上50μm左右以下的范围适当选择。电介质材料也不限于聚酰亚胺，能够采用例如聚四氟乙烯(PTFE)、聚砜、液晶聚合物等适当的材料。
电介质膜31的形状也没有特别限定，典型地形成为矩形形状(参照图2)。电介质膜31的平面的大小只要是能够搭载第一半导体部件10和第二半导体部件20的大小就没有特别限定，例如，与X轴方向和Y轴方向平行的边的长度分别为10mm以上500mm以下的长度。
电介质膜31具有搭载第一半导体部件10和第二半导体部件20的安装面31a以及其相反侧的电极形成面31b。安装面31a具有搭载第一半导体部件10的第一安装区域a1和搭载第二半导体部件20的第二安装区域a2。搭载于安装面31a的部件不限于第一半导体部件10和第二半导体部件20，也可以包括驱动它们的控制IC或电容器等无源部件等。以下将搭载于安装面31a的各部件总称为电路部件。
在安装面31a上经由粘接层33搭载有包括第一半导体部件10和第二半导体部件20的多个电路部件，在电极形成面31b上配置有经由电介质膜31与上述电路部件电连接的电极层32。
粘接层33是涂布于安装面31a的液状或具有流动性的粘接剂或者膜状的粘接片。粘接层33的种类没有特别限定，由环氧系、丙烯酸系等适当的绝缘树脂材料构成。粘接层33的厚度没有特别限定，例如为15μm。进一步而言，考虑到驱动时的温度上升，优选耐热性高的材料。此外，粘接层33可以设置于安装面31a的整个面，也可以选择性地设置于电路部件的安装区域。
电极层32配置在电介质膜31的电极形成面31b上，典型而言由以Cu(铜)等为主体的金属镀层构成。电极层32具有经由电介质膜31与上述电路部件电连接的作为层间连接部的通路V。
在形成电极层32时，首先从电极形成面31b侧朝向搭载于电介质膜31的安装面31a上的各电路部件(第一半导体部件10、第二半导体部件20)的电极端子照射激光。由此，电介质膜31和粘接层33被穿孔，各电极端子向电极形成面31b侧露出。接着，通过溅射法，使成为籽晶层的导体层形成于电极形成面31b之后，通过电解镀敷法形成规定厚度的铜镀层。由此，形成包括与电路部件连接的通路V的电极层32。
成为籽晶层的导体层的形成不限于溅射法，也可以采用无电解镀敷法。电极层32的厚度(距电极形成面31b的厚度)没有特别限定，例如为50μm以上100μm左右以下。由此，能够确保电极层32的电流特性和生产率。另外，越增厚电极层32，越能够应对大电流，散热性也提高。因此，能够使电极层32作为从电路部件产生的热的散热片、且作为散热电极发挥作用。
此外，在电极层32由Cu镀敷构成的情况下，优选在表面上设置至少一层抗氧化的覆膜。作为覆膜，例如可以举出Ni、Ni/Au、Ni/Pd/Au等。电极层32作为经由焊料等接合材料搭载于母板50的外部端子发挥作用。
关于用于形成电极层32的镀敷法，除了在电介质膜31的整体上形成镀层之后、残留需要的部位而进行去除的减成(subtractive)法以外，还可以采用利用形成于电介质膜31上的镀敷抗蚀剂、选择性地仅镀敷需要的部位的加成(additive)法(半加成法：subadditive)。此处，采用前者时，电极层32使用光刻技术图案化成规定形状的多个电极部32E。
第一半导体部件10搭载于安装面31a的第一安装区域a1，被保持于粘接层33。第一半导体部件10典型地由IC部件构成。第一半导体部件10可以是裸片部件，也可以是封装部件。在第一半导体部件10的有源面(与安装面31a相对置的面)上配置有与电极层32的通路V连接的多个电极垫(electrode pad)P。
在第一半导体部件10的非有源面(与有源面相反侧的面)上也可以通过焊料等接合材料接合散热用的散热片。该散热片以导电材料例如Cu或Al为主材料，可以是金属板，或者也可以是通过镀敷或溅射得到的厚的金属或合金覆膜。另外，也可以将陶瓷基板上贴合有Cu的称为DBC(DBA)的基板贴合于上述非有源面而使其散热。
第二半导体部件20搭载于安装面31a的第二安装区域a2，被保持于粘接层33。第二半导体部件20具有纵向式功率半导体元件21、导电块22和配线基板23。
纵向式功率半导体元件21(以下也简称半导体元件)为在元件的厚度方向上流通电流的大电流用的功率晶体管，但不限于此，也可以是功率二极管等其他的功率半导体器件。功率晶体管包括由Si、SiC、GaN等构成的双极晶体管、MOSFET、IGBT等。第二半导体部件20可以是裸片部件，也可以是封装部件。
半导体元件21具有与安装面31a相对置的第一面21a和其相反侧的第二面21b。第一面21a包括与电极层32连接的第一端子S，第二面21b包括能够与第一端子S电连接的第二端子D。第一面21a还具有控制第一端子S和第二端子D之间的电连接的第三端子G。
此处，第一端子S和第二端子D是大电流流出或流入的通电端子，分别相当于源极端子和漏极端子，多个第二端子D配置于半导体元件21的第二面21b。第三端子G相当于作为控制端子的栅极端子，与电极层32中的栅极端子用的电极部电连接。第二端子D经由配线基板23、导电块22和电极层32与第一半导体部件10的多个电极垫P的一部分电连接。
导电块22典型地由Cu等电良导体构成的金属块构成。
导电块22配置于半导体元件21的周围，一端与安装面31a的规定的通路V连接，另一端与配线基板23的配线层23w连接。导电块22以与半导体元件21相同或大致相同的厚度形成。由此，可以不使配线基板23大幅变形，而能够实现导电块22与半导体元件21之间的电连接。
导电块22的表面利用Sn、Ni、Ag等金属覆膜(镀敷)覆盖。该覆膜形成于导电块22的表面全部区域，但不限于此，也可以只形成于与安装面31a的通路V和配线基板23的配线层23w连接的两个面。在这种情况下，通过对在两面形成有覆膜的Cu板进行切割加工，能够制作带覆膜的导电块22。
配线基板23具有电介质膜23f(第二电介质膜)和配线层23w的层叠结构。
电介质膜23f与构成安装基板30的电介质膜31相同，由具有挠性的规定厚度的电绝缘树脂材料构成。在本实施方式中，电介质膜23f由厚度为25μm的聚酰亚胺膜构成。从加工性、绝缘耐压特性、耐药品性等观点考虑，聚酰亚胺非常有利。
不限于此，电介质膜23f的厚度可以根据材料的介电常数或所要求的绝缘耐压的大小等适当地设定，例如，可以在20μm以上50μm左右以下的范围适当地选择。电介质材料也不限于聚酰亚胺，能够采用例如聚四氟乙烯(PTFE)、聚砜、液晶聚合物等适当的材料。
电介质膜23f的形状也没有特别限定，通常形成为矩形形状。电介质膜23f的平面的大小只要为能够确保半导体元件21的第二面21b与导电块22之间的良好的电连接的大小，就没有特别限定。例如，电介质膜23f可以是将第二端子D与导电块22之间部分地连接的条状膜，也可以是将第二面21b的全部区域与导电块22之间全面地连接的宽幅膜。
电介质膜23f经由粘接层25保持半导体元件21。粘接层33为涂布于电介质膜23f上的液状或有流动性的粘接剂或膜状的粘接片。粘接层25的种类没有特别限定，可以由环氧系和丙烯酸系等适当的绝缘性树脂材料构成。粘接层25的厚度没有特别限定，例如为15μm。进而，考虑到驱动时的温度上升，优选耐热性高的材料。此外，粘接层25可以设置于电介质膜23f的整个面，也可以选择性地设置于半导体元件21的安装区域。
配线层23w设置于电介质膜23f，将导电块22和半导体元件21的第二端子D之间电连接。在本实施方式中，配线层23w具有多个通路w1和金属层w2。多个通路w1分别与半导体元件21和导电块22连接，贯通电介质膜23f。金属层w2设置于电介质膜23f的与粘接层25侧相反侧的主面，将多个通路w1彼此连接。
配线层23w能够利用与电极层32的形成方法相同的方法形成。从电介质膜23f的与粘接层25侧相反的面侧朝向搭载于电介质膜23f的粘接层25上的半导体元件21的第二端子D照射激光。由此，电介质膜23f和粘接层25被穿孔，第二端子D露出。接着，通过溅射法，在电介质膜23f的上述相反面上形成成为籽晶层的导体层之后，通过电解镀敷法形成规定厚度的铜镀层。由此，形成包括与半导体元件21连接的通路w1的金属层w2。金属层w2的厚度没有特别限定，厚度越大，越能够增强作为提高半导体元件21的散热效果的散热片的作用。
通过在电介质膜23f上形成由通路w1和金属层w2构成的配线层23w，能够使半导体元件21的第二端子D经由配线层23w和导电块22与电极层32电连接。另外，半导体元件21被夹在安装基板30侧的电极层32与配线基板23侧的金属层w2之间，因此通过将这些电极层32和金属层w2形成得较厚，能够飞跃地提高半导体元件21的散热性而稳定地驱动半导体元件21。
导电块22被支承于配线基板23。导电块22可以是一个，也可以是多个。导电块22的形状也没有特别限定，可以是方柱状和圆柱状等柱状的块体，也可以是沿至少一轴方向连续的长条状、L字状或者环状的块体等。
图3的(a)～(g)是表示导电块22的形态的几个例子的安装面侧的概略俯视图。
(a)表示沿着半导体元件21的一边配置有长条状的导电块22的例子，(b)和(c)表示在半导体元件21的一边侧分别配置一个或两个柱状的导电块22的例子。(d)和(e)表示在半导体元件21的相邻两边分别配置L字状的导电块22或多个柱状的导电块22的例子，(f)和(g)表示在半导体元件21的周围分别配置矩形环状的导电块22或多个柱状的导电块22的例子。此外，在各图中，符号24为封装主体(后述)。
导电块22由Cu等金属块构成，因此除作为电极的功能以外，还具有作为吸收来自半导体元件21的热量的散热片的功能。在该情况下，图3的(c)、(e)和(g)中，表示了配置多个导电块22的例子，但也可以以这些多个导电块22中的至少一个将电极层32与第二端子D之间电连接的方式形成配线层23w。在该情况下，未与第二端子D连接的导电块22作为虚设端子发挥功能。
第二半导体部件20还可以具有封装主体24。由此，能够提高半导体部件20的操作性，能够提高向安装基板30的安装性和半导体元件21的密封性。在该情况下，从散热性的观点来看，也可以以金属层23w或导电块22向外侧露出的方式形成封装主体24。
如图1所示，第二半导体部件20以比第一半导体部件10大的厚度构成，但不限于此，也可以是比第一半导体部件10小的厚度，还可以是与第一半导体部件10相同的厚度。另外，第二半导体部件20的平面形状和大小也没有特别限定，如图2所示，可以形成为与第一半导体部件10相同的形状和大小，也可以形成为与第一半导体部件10不同的形状，可以以比第一半导体部件10大的尺寸形成，也可以以比第一半导体部件10小的尺寸形成。
半导体组件100还具有密封第一安装区域a1和第二安装区域a2中的至少一者的密封层40。在本实施方式中，密封层40在包含第一安装区域a1和第二安装区域a2的安装面31a的全部区域设置密封层40。
密封层40典型地由环氧系的合成树脂材料构成，防止包含水分等的外部气体接触第一半导体部件10和第二半导体部件20。在本实施方式中，密封层40的厚度以比第一半导体部件10的厚度厚且与第二半导体部件20的厚度相同或者比其小的厚度形成。由此，对于第一半导体部件10能够以二次成型(over mold)的方式形成密封层40，并且，对于第二半导体部件20，使金属层w2向外部露出而提高半导体元件21的散热性。
不限于此，密封层40也可以以第一半导体部件10的上表面露出的厚度形成(外露成型：exposed mold)。在该情况下，通过使用露出的第一半导体部件10的上表面作为散热片的接合区域等，能够提高第一半导体部件10的散热性。另外，不限于上述例，密封层40也可以以能够包覆第一半导体部件10和第二半导体部件20两者的厚度形成。
在如上构成的本实施方式的半导体组件100中，第二半导体部件20经由导电块22和配线基板23将半导体元件21的第一和第二端子S2、D2与电极层32电连接。由此，在第二半导体部件20的厚度与第一半导体部件10的厚度不同的情况下，也能够容易地进行对于第一端子S2和第二端子D2的电连接。
例如，如图4示意性所示，在利用第一电介质膜F1和第二电介质膜F2夹着两个半导体器件SD1、SD2的半导体组件1中，在半导体器件SD2为纵向式功率半导体元件的情况下，在第二电介质膜F2上设置有用于经由通路V1向半导体器件SD2的上表面的端子部引出的配线层EL2、和用于使配线层EL2与第一电介质膜F1上的电极层EL1连接的层间通路V2。此时，如果半导体器件SD2比半导体器件SD1薄，则在半导体器件SD2和第二电介质膜F2之间产生间隙，因此，需要在半导体器件SD2的上表面的端子部与第二电介质膜F2之间配置衬垫(填隙片SH)而匹配半导体器件SD1的厚度。因此，在该结构的半导体组件1中，如果半导体器件SD1、SD2的厚度不同，则配线相对于电极层EL1的形成工时的增大和工序的复杂化成为问题。
与之相对，在本实施方式的半导体组件100中，第二半导体部件20具有将纵向式功率半导体元件21的第二端子D与安装基板30的安装面31a电连接的导电块22和配线基板23，因此，在与第一半导体部件10的厚度不同的情况下，第二半导体部件20的各端子的电连接也变得容易。
另外，通过预先准备上述结构的第二半导体部件20，只需将该第二半导体部件20与第一半导体部件10一起安装于安装基板30就能够制造半导体组件100，因此，能够实现组件整体结构的简化和制造工时的大幅削减，并且无需安装后的配线的形成工序，因此能够提高成品率。
进而，根据本实施方式，第二半导体部件20具有包含金属层w2的配线基板23，因此能够利用电极层32和金属层w2夹着搭载于安装基板30上的散热性的半导体元件21，提高半导体元件21的散热性，提高半导体元件21相对于外部应力或热应力的抗变形性，能够确保半导体元件21的稳定驱动。
＜第二实施方式＞
图5是表示本发明第二实施方式的半导体组件200的构成的概略截面图。以下主要说明与第一实施方式不同的构成，与第一实施方式相同的构成标注相同的符号并省略或简化其说明。
本实施方式的半导体组件200的第二半导体部件220的构成与第一实施方式不同。即，本实施方式中的第二半导体部件220通过由配置于电介质膜23f和半导体元件21之间的金属层w2构成配线层23w，从而不经由通路而直接将配线层23w与半导体元件21的第二端子D(漏极端子)连接。由此，能够使金属层w2更接近半导体元件21，因此能够提高半导体元件21的散热性。
＜第三实施方式＞
图6是表示本发明的第三实施方式涉及的半导体组件300的构成的概略截面图，图7是其概略俯视图。以下主要说明与第一实施方式不同的构成，与第一实施方式相同的构成标注相同的符号并省略或简化其说明。
本实施方式的半导体组件300与第一实施方式同样地具有第一半导体部件10、第二半导体部件20以及安装基板30。在本实施方式中，半导体组件300具有隔壁部件60，这一点与第一实施方式不同。
隔壁部件60配置于安装基板30的安装面31a，划分第一安装区域a1和第二安装区域a2。如图7所示，隔壁部件60由具有收容第一半导体部件10的第一开口部60a和收容第二半导体部件20的第二开口部60b的矩形的框体构成。隔壁部件60通过粘接层33支承于安装面31a。可以在第一和第二开口部60a、60b中的任一者选择性地设置密封部，也可以在第一开口部60a的内部设置第一密封部41，在第二开口部60b的内部设置第二密封部42。或者，第一和第二开口部60a、60b也可以不被密封部填充而形成空间部。
例如，在由Si、GaN、SiC、Ga2O3、金刚石等的半导体材料构成的功率半导体器件中，有时受到构成密封层的树脂的固化收缩应力而元件特性劣化，无法确保目标的组件特性。另一方面，如果省略密封层或者以软质的树脂材料构成密封层，则无法抑制安装基板30的翘曲。
因此，在本实施方式中，通过将框状的隔壁部件60搭载于安装面31a，利用隔壁部件60的刚度抑制安装基板30的翘曲和变形。由此，即使在未设置密封部的情况下，通过隔壁部件60也能够有效地抑制安装基板30的翘曲和变形。
构成隔壁部件60的材料只要是具有能够抑制第一安装区域a1的翘曲的程度的刚性的材料，就没有特别限定，可以是导电体，也可以是非导电体。作为导电体，典型地由金属材料构成，由此能够形成电路部件(在本实施方式中，特别是功率类的第二半导体部件20)的散热路径。金属材料没有特别限定，优选Cu(铜)那种导热系数高且热膨胀系数小的材料。作为隔壁部件60，也可以采用W(钨)、Mo(钼)等高硬度或者高熔点金属或者Cu－W、Cu－Mo等合金材料，由此能够容易确保期望的刚性。另一方面，作为非导电体，优选氧化铝、二氧化硅或氮化硼等陶瓷材料。
隔壁部件60的形状不限于矩形，也可以是圆形或椭圆形的框状。另外，隔壁部件60不限于框状，能够采用直线状、L字型、十字型等适当的形状。通过使隔壁部件60构成为从组件的侧面露出，能够构成散热性优异的半导体组件。
第一密封部41可以使用通用的环氧系的合成树脂材料。另一方面，第二密封部42可以使用比第一密封部41软质(低弹性模量)、即比树脂材料环氧系的合成树脂材料软质的绝缘树脂材料、例如硅树脂、应力较低的环氧树脂等。由此，能够防止作为功率半导体器件的半导体元件21受到树脂的固化收缩应力而使元件特性劣化。构成第二密封部42的树脂材料能够使用杨氏模量例如在室温下为0.01MPa以下的凝胶状的材料或Tg为室温左右的材料。
如上所述，在本实施方式的半导体组件300中，也能够与上述的第一实施方式同样获得。根据本实施方式，能够抑制安装基板30的翘曲，并且能够抑制由密封树脂的应力引起的半导体部件10、20的元件特性的劣化。
以上说明了本发明的实施方式，当然本发明不限于上述的实施方式，能够进行各种变更。
例如，在以上的实施方式中，举例说明了在安装基板30上搭载有第一和第二半导体部件10、20的半导体组件100、200，但搭载部件不限于此，也可以混载IC部件或电容器等无源部件用于控制。
另外，在以上的第三实施方式中，使用包围第一和第二安装区域的共通的框状部件构成隔壁部件60，但也可以分别使用单独的框状部件。

Claims (12)

1.一种半导体组件，其特征在于，包括：
安装基板，其具有第一电介质膜和电极层，所述第一电介质膜具有包括第一安装区域和第二安装区域的安装面；
第一半导体部件，其搭载于所述第一安装区域；
第二半导体部件，其搭载于所述第二安装区域，且具有纵向式功率半导体元件、导电块和配线基板，所述纵向式功率半导体元件具有包括与所述电极层连接的第一端子的第一面和包括第二端子的第二面，所述导电块与所述电极层连接，所述配线基板将所述导电块和所述第二端子电连接。
2.如权利要求1所述的半导体组件，其特征在于：
所述配线基板具有：支承所述纵向式功率半导体元件和所述导电块的第二电介质膜；和设置于所述第二电介质膜且将所述导电块与所述第二端子之间连接的配线层。
3.如权利要求2所述的半导体组件，其特征在于：
所述配线层具有：分别与所述纵向式功率半导体元件和所述导电块连接且贯通所述第二电介质膜的多个通路；和将所述多个通路相互连接且配置于所述第二电介质膜上的金属层。
4.如权利要求2所述的半导体组件，其特征在于：
所述配线层具有：分别与所述纵向式型半导体元件和所述导电块连接的多个端子部；和配置于所述多个端子部与所述第二电介质膜之间的金属层。
5.如权利要求2所述的半导体组件，其特征在于：
所述导电块包括被所述第二电介质膜支承且配置于所述纵向式功率半导体元件的周围的多个导电块，
所述多个导电块中的至少一个将所述电极层与所述第二端子之间电连接。
6.如权利要求2所述的半导体组件，其特征在于：
所述第一电介质膜和所述第二电介质膜为聚酰亚胺膜。
7.如权利要求1所述的半导体组件，其特征在于：
所述纵向式功率半导体元件还具有第三端子，该第三端子与所述电极层连接且控制所述第一端子与所述第二端子之间的电连接。
8.如权利要求1所述的半导体组件，其特征在于：
所述第二半导体部件是具有封装主体的封装部件，所述封装主体将所述纵向式功率半导体元件、所述导电块和所述配线基板密封。
9.如权利要求1所述的半导体组件，其特征在于：
还具有密封层，所述密封层将所述第一安装区域和所述第二安装区域中的至少一者密封。
10.如权利要求1所述的半导体组件，其特征在于：
还具有隔壁部件，所述隔壁部件配置于所述安装面，且划分所述第一安装区域和所述第二安装区域。
11.如权利要求9所述的半导体组件，其特征在于：
所述密封层具有覆盖所述第一安装区域的第一密封部和覆盖所述第二安装区域的第二密封部。
12.如权利要求1所述的半导体组件，其特征在于：
所述第一电介质膜还具有与所述安装面相反侧的电极形成面，
所述电极层设置于所述电极形成面，且经由所述第一电介质膜与所述第一半导体部件和所述第二半导体部件电连接。
CN201910648958.4A 2018-07-18 2019-07-18 半导体组件 Pending CN110739298A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018134845A JP2020013877A (ja) 2018-07-18 2018-07-18 半導体モジュール
JP2018-134845 2018-07-18

Publications (1)

Publication Number Publication Date
CN110739298A true CN110739298A (zh) 2020-01-31

Family

ID=69161966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910648958.4A Pending CN110739298A (zh) 2018-07-18 2019-07-18 半导体组件

Country Status (3)

Country Link
US (1) US10770397B2 (zh)
JP (1) JP2020013877A (zh)
CN (1) CN110739298A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11139268B2 (en) * 2019-08-06 2021-10-05 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
JP7353233B2 (ja) 2020-05-14 2023-09-29 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514780B2 (en) * 2006-03-15 2009-04-07 Hitachi, Ltd. Power semiconductor device
US20090194857A1 (en) * 2008-02-01 2009-08-06 Yong Liu Thin Compact Semiconductor Die Packages Suitable for Smart-Power Modules, Methods of Making the Same, and Systems Using the Same
JP2011129844A (ja) * 2009-12-21 2011-06-30 Renesas Electronics Corp 電子装置およびその製造方法
US9613930B2 (en) * 2013-10-25 2017-04-04 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9077335B2 (en) * 2013-10-29 2015-07-07 Hrl Laboratories, Llc Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US10424545B2 (en) * 2017-10-17 2019-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US11469206B2 (en) * 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies

Also Published As

Publication number Publication date
US20200027836A1 (en) 2020-01-23
JP2020013877A (ja) 2020-01-23
US10770397B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
JP6401468B2 (ja) パワーオーバーレイ構造およびその製造方法
KR102151047B1 (ko) 전력 오버레이 구조 및 그 제조 방법
US9609748B2 (en) Semiconductor module comprising printed circuit board and method for producing a semiconductor module comprising a printed circuit board
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US8314489B2 (en) Semiconductor module and method for production thereof
US8860196B2 (en) Semiconductor package and method of fabricating the same
CN108735692B (zh) 半导体装置
US20120306086A1 (en) Semiconductor device and wiring substrate
US9728484B2 (en) Power module package and method for manufacturing the same
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2018137283A (ja) 半導体装置
US10163752B2 (en) Semiconductor device
US20200006255A1 (en) Semiconductor module
US20130270706A1 (en) Semiconductor device
CN110739298A (zh) 半导体组件
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
KR20130063832A (ko) 반도체 패키지
KR20150108685A (ko) 반도체모듈 패키지 및 그 제조 방법
US20130286616A1 (en) Circuit device
US10937767B2 (en) Chip packaging method and device with packaged chips
US20130256920A1 (en) Semiconductor device
CN114097076A (zh) 半导体封装、电子装置及半导体封装的制造方法
WO2019130700A1 (ja) 半導体装置、半導体装置の製造方法
JP7367507B2 (ja) パワーモジュール
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200131

WD01 Invention patent application deemed withdrawn after publication