CN105101634B - 电子器件模块及电子器件模块的制造方法 - Google Patents

电子器件模块及电子器件模块的制造方法 Download PDF

Info

Publication number
CN105101634B
CN105101634B CN201510082436.4A CN201510082436A CN105101634B CN 105101634 B CN105101634 B CN 105101634B CN 201510082436 A CN201510082436 A CN 201510082436A CN 105101634 B CN105101634 B CN 105101634B
Authority
CN
China
Prior art keywords
substrate
electronic
shielding part
electronic device
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510082436.4A
Other languages
English (en)
Other versions
CN105101634A (zh
Inventor
崔丞镕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105101634A publication Critical patent/CN105101634A/zh
Application granted granted Critical
Publication of CN105101634B publication Critical patent/CN105101634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明涉及一种电子器件模块及电子器件模块的制造方法，电子器件模块包括第一基板，具有安装在其一个表面上的至少一个或者多个电子器件；第二基板，接合至第一基板的一个表面，并且包括具有其中容纳电子器件的空间的至少一个器件容纳部分；以及屏蔽件，屏蔽件设置在器件容纳部分中，并且将至少一个或者多个电子器件容纳在其中。

Description

电子器件模块及电子器件模块的制造方法
相关申请的交叉引用
本申请要求于2014年5月7日提交给韩国知识产权局的韩国专利申请第10-2014-0054047号的优先权和权益，通过引用将其公开内容结合在此。
技术领域
本公开的一些实施方式可涉及一种通过将电子部件安装在基板两个表面上而具有改善集成度的电子器件模块及其制造方法。
背景技术
为了制造具有较小尺寸和高性能的电子器件模块，可以使用其中将电子部件安装在基板的两个表面上的结构。
然而，在其中将电子部件安装在基板的两个表面上的情况下，难以在基板上形成外部连接端并且难以形成能够屏蔽电磁波的屏蔽膜。
因此，双面安装式电子器件模块可能需要更易于形成的外部连接端和屏蔽膜。
【相关技术文献】
(专利文献1)韩国专利第10-0782774号
发明内容
本公开的一方面可提供一种双面安装式电子器件模块，其中，可将电子产品安装在基板的两个表面上。
本公开的一方面还可提供一种具有屏蔽膜的双面安装式电子器件模块及其制造方法。
根据本公开的一方面，电子器件模块可包括：第一基板，第一基板具有安装在其一个表面上的至少一个或者多个电子器件；第二基板，第二基板接合至第一基板的表面，并且包括其中可容纳至少一个或者多个电子器件的至少一个器件容纳部分；以及屏蔽件，屏蔽件设置在器件容纳部分中，并且将电子器件容纳在其中。
屏蔽件可形成在器件容纳部分中，并且可沿着密封电子器件的模塑部的外表面设置或者可设置在密封电子器件的模塑部的外表面上。此外，屏蔽件可形成为具有含内部空间的容器形状，并且屏蔽件可接合至第二基板或者形成在电子器件的外表面上，以使得电子器件容纳在内部空间中。
根据本公开的另一方面，电子器件模块可包括：第一基板，第一基板具有安装在其两个表面上的多个电子器件；第二基板，第二基板接合至第一基板的一个表面，并且包括其中容纳至少一个电子器件的至少一个器件容纳部分；以及屏蔽件，屏蔽件屏蔽电磁波以防被引入至设置在器件容纳部分中的电子器件中，和/或屏蔽电磁波以防从电磁器件泄露。
根据本公开的另一方面，电子器件模块的制造方法可包括：制备第一基板；将至少一个或者多个电子器件和第二基板安装在第一基板的一个表面上；并且在至少一个电子器件上形成屏蔽件。
根据本公开的另一方面，电子器件模块的制造方法可包括：制备第一基板；并且将至少一个或者多个半导体封装件和第二基板安装在第一基板的一个表面上。半导体封装件可具有嵌入在模塑部中的多个电子部件，并且模塑部可具有设置在其外部上的屏蔽件。
附图说明
从结合附图的下列细节描述中，本公开的上述和其他方面、特征、以及其他优点将变得更为清晰，其中：
图1是示意性示出了根据本公开的示例性实施方式的电子器件模块的截面图；
图2是示出了图1中所示的电子器件模块的内部的局部剖视立体图；
图3是图1中所示的电子器件模块的分解立体图；
图4A至图4I是用于描述根据本公开的示例性实施方式的电子器件模块的制造方法的截面图；并且
图5至图7是示意性示出了根据本公开的其他示例性实施方式的电子器件模块的截面图。
具体实施方式
在下文中，将参考附图详细描述本公开的实施方式。
然而，本公开可包括多种不同形式并且不得被解释为局限于此处所设定的实施方式。更确切地，提供这些实施方式使得本公开更为全面和完整并且将本公开的范围完全传递给本领域技术人员。
在附图中，为清晰起见，放大了元件的形状和尺寸，并且贯穿始终，使用相同的参考标号表示相同或者类似的元件。
图1是示意性示出了根据本公开的示例性实施方式的电子器件模块的截面图；图2是示出了图1中所示的电子器件的内部的局部剖视立体图；并且图3是图1中所示的电子器件模块的分解立体图。
参考图1至图3，根据本示例性实施方式的电子器件模块100可包括电子器件1、第一基板10、第二基板20、以及模塑部30。
电子器件1可包括诸如无源器件1a和有源器件1b等各种器件，但不局限于此，并且电子器件1可以是安装在基板上的任何电子器件1。
电子器件1可安装在下面所描述的第一基板10的上基板和下基板上。已经通过图1中的实施例方式示出了其中有源器件1b和无源器件1a安装在第一基板10的上表面上并且仅有源器件1b安装在第一基板10的下表面上的情况。然而，本公开并不局限于此。即，根据电子器件1的尺寸或者形式和电子器件模块100的设计、操作、以及功能，可以各种形式和方式将电子器件1设置在第一基板10的两个表面上。
电子器件模块100的基板可包括第一基板10和第二基板20。
第一基板10可通过堆叠一个或者多个绝缘层和金属布线层而形成，并且可具有安装在其两个表面上的电子器件1。
作为第一基板10，可以使用本领域熟知的各种基板(例如，但不限于陶瓷基板、印刷电路板(PCB)、柔性基板等)。此外，第一基板10可具有形成在其两个表面上的接合垫13、16、以及19。此处，接合垫13、16、以及19可包括用于安装电子器件1的安装电极13、电连接至第二基板20的外部连接垫16、以及使屏蔽件40接地的接地垫19。
此外，尽管未示出，然而，将接合垫13、16、以及19电连接至彼此的布线图案可形成在第一基板10上。
根据本示例性实施方式的第一基板10可以是具有多个层的多层基板，例如，具有四个金属布线层的基板。
此外，根据本示例性实施方式的第一基板10可包括将形成在其两个表面上的安装电极13或者外部连接垫16与形成在其中的电路图案15电连接至彼此的导电过孔14。
此外，根据本示例性实施方式的第一基板10可包括形成在其中的腔(未示出)，使得电子器件1可嵌入在其中。
此外，根据本示例性实施方式的第一基板10可包括形成在其下表面上的外部连接垫16。外部连接垫16可被设置成使得将第一基板10电连接至下面所描述的第二基板20。外部连接垫16可通过第二基板20连接至外部连接端28。
因此，当第二基板20在第一基板10的下表面上耦接至第一基板10时，外部连接垫16可形成在面向第二基板20的上表面的位置处，但并不局限于此，根据需要，多个外部连接垫16可被设置成各种形式。
第二基板20可设置在第一基板10下方并且耦接至第一基板10。
此外，根据本示例性实施方式的第二基板20可包括形成在其中的器件容纳部分22。例如，器件容纳部分22具有通孔形状。器件容纳部分22可被用作其中容纳安装在第一基板10的下表面上的电子器件1的空间。因此，安装在第一基板10的下表面上的电子器件1可安装在面向位于第一基板10的下表面上第二基板20的器件容纳部分22的位置处。
与第一基板10相似，作为第二基板20，可以使用本领域中熟知的各种基板(例如，陶瓷基板、印刷电路板(PCB)、柔性基板等)。
此外，第二基板20可具有形成在其两个表面上的电极垫24。形成在第二基板20的上表面上的电极垫24可被设置成使得电连接至第一基板10的外部连接垫16。此外，形成在第二基板20的下表面上的电极垫24可被设置成耦接至外部连接端28。
同时，尽管未示出，然而，将电极垫24电连接至彼此的布线图案可形成在第二基板20的两个表面上。此外，第二基板20可包括将形成在其两个表面上的电极垫24与形成在其中的电路图案15电连接至彼此的导电过孔25。
例如，根据本示例性实施方式的第二基板20的厚度可比安装在第一基板10的下表面上的电子器件1的高度厚，从而稳定地保护容纳在器件容纳部分22中的电子器件1。然而，本公开的配置不局限于此。
外部连接端28可耦接至形成在第二基板20的下表面上的电极垫24。例如，外部连接端28可形成为具有焊料球或者焊料凸点的形式，并且通过具有良好生产力的焊料印刷方法而形成。
外部连接端28可将电子器件模块100与电子器件模块100安装在其上的主板(未示出)电和/或物理地连接至彼此。
外部连接端28可通过导电过孔25等电连接至形成在第二基板20的上表面上的电极垫24。因此，在第二基板20耦接至第一基板10的情况下，第一基板10可通过第二基板20电连接至外部连接端28。
模塑部30可形成在第一基板10的至少一个或者两个表面上。在本示例性实施方式中，模塑部30可形成在第一基板10的两个表面上以密封电子器件1。
模塑部30可填充在安装在第一基板10上的电子器件1之间，以防止电子器件1之间发生电路短路。此外，模塑部30可将电子器件1固定到基板上，同时使电子器件1的外部暴露，从而安全地保护电子器件1免受外部影响。
例如，但不限于，模塑部30可由包含诸如环氧树脂等树脂材料的绝缘材料形成。此外，例如，根据本示例性实施方式的模塑部30可通过将具有安装在其上表面上的电子器件1的第一基板10设置在模具(未示出)中，并且将成型树脂注塑到模具中而形成。然而，本公开并不局限于此。
根据本示例性实施方式的模塑部30可包括第一模塑部31和第二模塑部35。
第一模塑部31可覆盖第一基板10的整个一个表面或者该表面的大部分。尽管在本示例性实施方式中描述了所有电子器件1嵌入在第一模塑部31中的情况，然而，根据需要，电子器件1的一些部分还可暴露于第一模塑部31的外部或者不可嵌入在第一模塑部31中。
第二模塑部35可被填充在第二基板20的器件容纳部分22中。然而，本公开并不局限于此。例如，根据需要，第二模塑部35可根据第二基板20的形状形成在第二基板20的器件容纳部分22的外部。
同时，在本示例性实施方式中，容纳在器件容纳部分22中的所有电子器件1可被嵌入在第二模塑部35中。然而，根据需要，电子器件1的一些部分可暴露于第二模塑部35的外部。
此外，第二模塑部35的外表面不可朝向器件容纳部分22向外突出或者朝向器件容纳部分22(即，朝向第一基板10)向内凹入，但是，第二模塑部35可与由第一基板10的下表面形成的平面共面。
然而，本公开并不局限于此，而是可根据需要不同地变化。即，第二模塑部35可形成使得其外表面从器件容纳部分22突出或者凹入。
根据本示例性实施方式的第二模塑部35可具有设置在其中的屏蔽件40。
屏蔽件40可形成为嵌入在第二模塑部35中，并且可形成为将安装在器件容纳部分22中的电子器件1b容纳在其中，并且电连接至基板。
由于屏蔽件40，第二模塑部35可被分割成形成在屏蔽件40内部的内模塑部35a和形成在屏蔽件40外部的外模塑部35b。
屏蔽件40可由具有导电性的各种材料形成以屏蔽电磁波。例如，屏蔽件40可由包含导电粉末的树脂形成，或者通过直接形成金属薄膜而完成。在形成金属薄膜的情况下，可以使用诸如溅射方法、气相沉积方法、电镀方法、无电镀方法等各种技术。
在本示例性实施方式中，屏蔽件40可以是通过喷涂方法而形成在内模塑部35a上的金属薄膜。喷涂方法的优点在于，与其他工艺相比较，可形成均匀的涂覆膜并且器件投资所需的成本相对较低。然而，本公开并不局限于此。可以使用丝网印刷方法或者涂抹方法形成金属薄膜作为屏蔽件40。此外，可以使用独立的金属结构制造屏蔽件40并且然后接合至内模塑部35a的外表面。
同时，可优选为屏蔽件40电连接至地面以屏蔽电磁波。为此，例如，根据本示例性实施方式的屏蔽件40可电连接至形成在第一基板10的下表面上的接地垫19。
屏蔽件40可屏蔽安装在第一基板10的下表面上的电子器件1b以防从诸如主板(未示出)等外部器件产生的电磁波。此外，屏蔽件40可屏蔽从安装在第一基板10的下表面上的电子器件1b产生的电磁波以防传播到主板。因此，可以防止电子器件模块100的性能下降和由电磁波产生的问题。
同时，尽管在本示例性实施方式中通过实施例方式描述了其中第二模塑部35包括内模塑部35a和外模塑部35b的情况，然而，本公开并不局限于此。例如，第二模塑部35仅可包括内模塑部35a，而不包括外模塑部35b。
同样，第二模塑部35仅可包括外模塑部35b，而不包括内模塑部35a。在这种情况下，可以单独制造第二模塑部35，并且在屏蔽件40形成在第二模塑部35的内表面上之后，第二模塑部35可耦接并且接合至器件容纳部分22。
在根据本示例性实施方式的上述所述电子器件模块100中，电子器件1可安装在第一基板10的两个表面上。此外，外部连接端28可通过设置在第一基板10的下表面上的第二基板20而形成。
因此，多个电子器件1可安装在一个基板(例如，第一基板10)上，使得可提高器件的集成度。此外，因为使用第二基板20(其为与第一基板10分离的基板)形成电子器件1安装在其上的第一基板10的外部连接端28，可容易形成外部连接端28。
此外，在根据本示例性实施方式的电子器件模块100中，即使在电子器件1安装在第一基板10的两个表面上的情况下，通过诸如第一模塑部31和第二模塑部35等模塑部30可以密封所有的电子器件1。因此，即使由于在将电子器件模块100安装在另一主板(未示出)上的过程中生成的热而使第二基板20与第一基板10分离或者使电子器件1与第一基板10分离的情况下，通过模塑部30可固定第二基板20或者电子器件1。
因此，可以增强电子器件1b与基板之间的接合稳定性。
此外，在根据本示例性实施方式的电子器件模块100中，屏蔽件40可被设置成使电子器件1b设置在第一基板10的下表面上。因此，屏蔽件40可屏蔽电磁波的引入或者泄露，因此，可确保电子器件模块100的操作性能。
此外，因为屏蔽件40不可暴露于电子器件模块100的外部，但可设置在模塑部30中，从而可防止由于外部环境、摩擦等而对屏蔽件40造成的损坏。
接着，将描述根据本示例性实施方式的电子器件模块的制造方法。
图4A至图4I是用于描述根据本公开的示例性实施方式的电子器件模块的制造方法的截面图。
首先，如图4A所示，可以执行制备第一基板10的操作。如上所述，第一基板10可以是多层基板并且可具有形成在其两个表面上的安装电极13。此外，第一基板10可具有形成在其下表面上的外部连接垫16。
例如，在图4A的目前操作中制备的第一基板10可以是具有重复设置的多个相同安装区域A的基板。例如但不限于，第一基板10可具有大面积的矩形形状或者长带形状。
同时，可以制造第一基板10以形成多个独立模块，可以分割第一基板10上多个独立模块的安装区域A，并且可以制造用于独立模块的各个安装区域A的电子器件模块100。
因此，如图4B所示，可以执行将电子器件1安装在第一基板10的一个表面(即，上表面)上的操作。例如，通过丝网印刷方法等将焊膏印刷在形成在第一基板10的一个表面上的安装电极13上、将电子器件1密封在焊膏上、并且施加热以使焊膏硬化可执行图4B中所示的目前操作。
此处，相同电子器件1可安装在相应的独立模块安装区域A中的相同部署位置上。
接着，如图4C所示，可以执行在第一基板10的一个表面上形成第一模塑部31的操作，以密封电子器件1。在图4C的目前操作中，通过将具有安装在其上的电子器件1的第一基板10设置在模具(未示出)中，并且将成型树脂注塑到模具中可形成第一模塑部31。第一模塑部31可从外部保护安装在第一基板10的一个表面(即，上表面)上的电子器件1。
同时，根据本示例性实施方式的第一模塑部31可形成为在第一基板10上具有整体形状，以覆盖所有的独立模块安装区域A。然而，本公开并不局限于此。用于独立模块安装区域A中的每个的第一模塑部31可形成为彼此分离并且独立形成。
因此，如图4D所示，可以执行在第一基板10的其他表面(即，下表面)上印刷焊膏P的操作。在这种情况下，焊膏P可印刷在安装电极13和外部连接垫16上。
接着，如图4E所示，可以执行将电子器件1和第二基板20安装在将焊膏P印刷在其上的第一基板10的其他表面(例如，第一基板10的下表面)上的操作。
在图4E中所示的目前操作中，可以首先执行将电子器件1安放在安装电极13上并且将第二基板20安放在外部连接垫16上的过程。通过安放电子器件1并且然后安装第二基板20可执行该过程。然而，本公开并不局限于此，而是可以各种方案执行。即，可首先安装第二基板20或者可同时安放第二基板20和电子器件1。
同时，如本示例性实施方式，与第一基板10相似，第二基板20可由具有多个独立模块安装区域A的一个基板形成，或者由分别单独附接至多个独立模块安装区域A的多个基板形成。
即，可以制备具有相同形状的多个基板作为第二基板20并且将该多个基板重复地设置在第一基板10的所有独立模块安装区域A中。此处，彼此相邻设置的第二基板20可被安装在第一基板10上，从而以预定间隔彼此间隔开。
此外，尽管图4G中已经示出了在外部连接端28附接至第二基板20的状态下将第二基板20安装在第一基板10上的情况，然而，本公开并不局限于此，而是可以各种形式变形，例如，在形成模塑部30之后，外部连接端28可附接至第二基板20。
在图4D中所示的操作中，当将电子器件1和第二基板20安放在第一基板10的其他表面上时，可对焊膏P施加热以使焊膏P硬化。焊膏P通过该过程可被软化和硬化以变成焊接部分80。安放在第一基板10的下表面上的电子器件1和多个第二基板20可被稳定地固定并且通过焊接部分80接合至第一基板10。焊接部分80使电子器件1和第二基板20电连接至第一基板10并物理连接至第一基板10。
接着，如图4F所示，可以执行在第一基板10的下表面上形成第二模塑部35的操作。例如，在图4F中所示的形成第二模塑部35的操作中，可首先形成内模塑部35a。
与第一模塑部31相似，通过将具有安装在第一基板10的下表面上的电子器件1和第二基板20的第一基板10设置在模具(未示出)中，并且将成型树脂注塑到模具中可形成内模塑部35a。
此处，第一基板10的接地垫19可暴露于内模塑部35a的外部。
因此，如图4G所示，屏蔽件40可形成在内模塑部35a的外表面上。例如，如上所述，通过喷涂方法、丝网印刷方法、涂抹方法等可使屏蔽件40形成为具有金属薄膜形式，或者通过将单独制造的金属结构接合至内模塑部35a的外表面可形成屏蔽件40。
通过该过程，屏蔽件40可电连接至形成在第一基板10上的接地垫19。
因此，如图4h所示，可形成外模塑部35b。
与第一模塑部31相似，通过将具有安装在其上的内模塑部35a的第一基板10设置在模具(未示出)中，并且将成型树脂注塑到模具中可形成外模塑部35b。因此，可完成第二模塑部35。
同时，在本操作中，被注塑到模具中的成型树脂还可被填充在第一基板10与第二基板20之间形成的间隙中，即，第二模塑部35还可被填充在第一基板10与第二基板20之间形成的间隙中。
在这种情况下，第一基板10和第二基板20通过填充在其间的第二模塑部35可确保第一基板10与第二基板20之间绝缘以及其间的耦接力。
此外，对于各个独立模块安装区域A，根据本示例性实施方式的第二模塑部35可形成为彼此分离并且独立形成。然而，本公开的配置并不局限于此。即，与第一模塑部31相似，第二模塑部35的外部模塑部可形成为具有整体形状以覆盖所有的独立模块安装区域A。
最后，如图4I所示，可以执行将具有形成在其上的模塑部30的第一基板10切割以形成独立电子器件模块100的操作。
通过使用刀片70沿着独立模块安装区域A(见图4H)的边界切割具有安装在其上的模塑部30的第一基板10可执行此操作。
在根据本示例性实施方式的通过上述所述操作制造的电子器件模块100中，可以同时安装第二基板20和电子器件1(具体地，安装在第一基板10的下表面上的电子器件1)，而非将第一基板10和第二基板20接合至彼此并且然后安装电子器件1。即，可将电子器件1和第二基板20同时安放在第一基板10的下表面上并且然后通过硬化过程固定并且接合至第一基板10的下表面。
因此，与将电子器件1和第二基板20分别接合至第一基板10的方法相比较，可以减少制造过程的次数，因此，可容易制造电子器件模块100。
同时，根据本公开的电子器件模块并不局限于上述所述示例性实施方式，而是可以应用各种形式。
图5是示意性示出了根据本公开的另一示例性实施方式的电子器件模块的截面图。
参考图5，在根据本示例性实施方式的电子器件模块200中，第二模塑部35不可被分割成内模塑部35a和外模塑部35b，而是可由器件容纳部分22内的一个模塑部形成。屏蔽件40不可形成在第二模塑部35中，而是可沿着第二模塑部35的表面或者在第二模塑部35的表面上形成。
因此，屏蔽件40可形成在对应于或者大于器件容纳部分22的入口区域的区域处。
此外，第二基板20可具有形成在其下表面上的至少一个接地垫29。屏蔽件40可至少部分地朝向第二基板20突出并且电连接至形成在第二基板20上的接地垫29。
通过与上述所述示例性实施方式相似的方法可形成根据本示例性实施方式的屏蔽件40。例如，在通过将单独制造的金属板接合至第二模塑部35的外表面而形成或者可形成第二模塑部35之后，通过喷涂方法、丝网印刷方法、涂抹方法等可以使屏蔽件40形成在第二模塑部35的外表面上。
如上所述，在屏蔽件40形成在第二模塑部35的外表面上的情况下，与上述所述示例性实施方式相比较，可以更为容易地制造屏蔽件40。
图6是示意性示出了根据本公开的另一示例性实施方式的电子器件模块的截面图。
参考图6，根据本示例性实施方式的电子器件模块300可仅包括第一模塑部31，而不包括上述所述示例性实施方式中填充在器件容纳部分22中的第二模塑部35。
此外，屏蔽件40可被单独制造并且接合至第一基板10的下表面。
使用由导线材料形成并且具有含内部空间的容器形状的结构可形成屏蔽件40，屏蔽件40可将安装在第一基板10上的器件1b容纳在内部空间中，并且被接合至第一基板10。
此处，屏蔽件40可电连接至第一基板10的接地垫19。
例如，屏蔽件40可形成为具有金属罐形状或者由薄薄地涂覆有金属的膜形成。然而，本公开并不局限于此。
此外，在根据本示例性实施方式的电子器件模块300中，屏蔽件45(在下文中，称之为“上屏蔽件”)还可形成在第一模塑部31的外表面上。上屏蔽件45可被设置成保护安装在第一基板10的上表面上的电子器件1免受电磁波。如上所述，可容易地将上屏蔽件45应用到根据上述所述示例性实施方式的电子器件模块100和200。
同时，在本示例性实施方式中省去第二模塑部35的情况下，接合层50可设置在第一基板10与第二基板20之间。
接合层50可由绝缘材料形成并且填充在第一基板10与第二基板20之间，以保护将第一基板10和第二基板20电连接至彼此的导电件(例如，凸块等)。此外，接合层50可用于使第一基板10与第二基板20彼此绝缘并且改进第一基板10与第二基板20之间的粘着力以增强可靠性。
接合层50可由诸如底部填充树脂等环氧树脂形成。然而，本公开并不局限于此。
图7是示意性示出了根据本公开的另一示例性实施方式的电子器件模块的截面图。
参考图7，在根据本示例性实施方式的电子器件模块400中，半导体封装件(或者模块)作为电子器件1c可安装在第一基板10的下表面上，即，器件容纳部分22。
此处，半导体封装件1c可包括设置在其中的至少一个电子部件99(有源器件或者无源器件)，并且屏蔽件40可以封闭电子部件99的形式形成在电子部件99的外部。此外，模塑部95可形成在电子部件99的外部以保护电子部件99。
因为屏蔽件40形成在半导体封装件1c的外表面上，所以通过安装半导体封装件1c(或者电子器件)可设置屏蔽件40，而非包括或者安装独立屏蔽件40。
尽管在本示例性实施方式中通过实施例方式描述了仅安装一个半导体封装件1c的情况，然而，可根据需要安装多个半导体封装件。在这种情况下，可以做出各种应用。例如，屏蔽件40仅可形成在需要屏蔽电磁波的电子器件上，并且在并不需要屏蔽电磁波的电子器件上可省去屏蔽件40。
同时，还是在本示例性实施方式中，接合层50可被填充在第一基板10与第二基板20之间。此外，尽管在本示例性实施方式中已经通过实施例方式描述了仅将接合层50填充在第一基板10与第二基板20之间的情况，然而，还可将接合层50填充在第一基板10与半导体封装件1c之间的间隙中。
根据上述所述本公开的电子器件模块并不局限于上述所述示例性实施方式，而是可以应用各种形式。
如上所述，在根据本公开的示例性实施方式的电子器件模块中，可为设置在第一基板10下方的电子器件1设置屏蔽件40。因此，屏蔽件40可屏蔽电磁波以防引入或者泄露，因此，可确保电子器件模块的操作性能。
此外，因为屏蔽件40不可暴露于外部，而是设置在模塑部30中，所以可以防止因外部环境、摩擦等对屏蔽件40造成的损坏。
尽管上面已经示出并且描述了示例性实施方式，然而，对本领域技术人员显而易见的是，在不背离所附权利要求限定的本发明的范围的情况下，可以做出各种变形和改造。

Claims (12)

1.一种电子器件模块，包括：
第一基板，具有安装在其一个表面上的至少一个电子器件；
第二基板，接合至所述第一基板的所述一个表面，并且包括容纳所述电子器件的至少一个器件容纳部分；以及
屏蔽件，设置在所述器件容纳部分中，并且将所述电子器件容纳在其中，
其中，所述电子器件模块还包括：
内模塑部，形成在所述器件容纳部分中，并且密封所述电子器件，
外模塑部，将所述屏蔽件埋入其中并且形成在所述器件容纳部分中，
其中，所述屏蔽件介于所述内模塑部和所述外模塑部之间。
2.根据权利要求1所述的电子器件模块，其中，所述屏蔽件电连接至形成在所述第一基板的所述一个表面上的接地垫。
3.根据权利要求1所述的电子器件模块，其中，所述屏蔽件电连接至形成在所述第二基板上的接地垫。
4.根据权利要求1所述的电子器件模块，其中，所述屏蔽件形成为具有含内部空间的容器形状并且被接合至所述第二基板，以使得所述电子器件容纳在所述内部空间中。
5.根据权利要求4所述的电子器件模块，其中，所述屏蔽件由金属罐或者涂覆有金属的膜形成。
6.根据权利要求1所述的电子器件模块，其中，所述屏蔽件设置在所述电子器件的外表面上方，所述电子器件设置在所述器件容纳部分中。
7.根据权利要求1所述的电子器件模块，进一步包括安装在所述第一基板的其他表面上的至少一个电子器件和形成在所述第一基板的所述其他表面上并且将安装在所述第一基板的所述其他表面上的所述电子器件埋入其中的模塑部。
8.根据权利要求7所述的电子器件模块，进一步包括沿着所述模塑部的外表面设置的上屏蔽件。
9.一种电子器件模块，包括：
第一基板，具有安装在其两个表面上的多个电子器件；
第二基板，接合至所述第一基板的一个表面，并且包括容纳所述电子器件中的至少一个的至少一个器件容纳部分；以及
屏蔽件，屏蔽电磁波以防被引入至设置在所述器件容纳部分中的所述电子器件中，和/或屏蔽所述电磁波以防从所述电子器件泄露，
其中，所述电子器件模块还包括：
内模塑部，形成在所述器件容纳部分中，并且密封所述多个电子器件中的至少一个电子器件，
外模塑部，将所述屏蔽件埋入其中并且形成在所述器件容纳部分中，
其中，所述屏蔽件沿着所述内模塑部的外表面设置。
10.一种电子器件模块的制造方法，包括：
制备第一基板；
将至少一个电子器件和第二基板安装在所述第一基板的一个表面上，所述电子器件安装在形成在所述第二基板中的器件容纳部分中；并且
在所述电子器件上方形成屏蔽件，
其中，形成所述屏蔽件的步骤包括：
在所述器件容纳部分中形成密封所述电子器件的内模塑部；以及
沿着所述内模塑部的外表面形成所述屏蔽件，
其中，所述方法还包括在所述器件容纳部分中形成外模塑部以将所述屏蔽件埋入其中。
11.根据权利要求10所述的电子器件模块的制造方法，其中，在所述屏蔽件的所述形成中，所述屏蔽件由金属罐或者涂覆有金属的膜形成，并且具有接合至所述第一基板的容器形状。
12.一种电子器件模块的制造方法，包括：
制备第一基板；并且
将至少一个半导体封装件和第二基板安装在所述第一基板的一个表面上；
其中，所述半导体封装件具有嵌入在内模塑部中的多个电子器件，并且所述内模塑部具有设置在其外部上的屏蔽件，所述多个电子器件中的至少一个电子器件安装在形成在所述第二基板中的器件容纳部分中，
其中，所述方法还包括在所述器件容纳部分中形成外模塑部以将所述屏蔽件埋入其中。
CN201510082436.4A 2014-05-07 2015-02-15 电子器件模块及电子器件模块的制造方法 Active CN105101634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0054047 2014-05-07
KR1020140054047A KR101642560B1 (ko) 2014-05-07 2014-05-07 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN105101634A CN105101634A (zh) 2015-11-25
CN105101634B true CN105101634B (zh) 2018-11-30

Family

ID=54368507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510082436.4A Active CN105101634B (zh) 2014-05-07 2015-02-15 电子器件模块及电子器件模块的制造方法

Country Status (3)

Country Link
US (1) US9706661B2 (zh)
KR (1) KR101642560B1 (zh)
CN (1) CN105101634B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6648626B2 (ja) * 2016-04-27 2020-02-14 オムロン株式会社 電子装置およびその製造方法
US11355427B2 (en) * 2016-07-01 2022-06-07 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
KR102561986B1 (ko) * 2016-09-12 2023-07-31 삼성전기주식회사 반도체 패키지
KR20180032985A (ko) 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
KR20180107877A (ko) 2017-03-23 2018-10-04 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
WO2018182656A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
KR20180110775A (ko) * 2017-03-30 2018-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102107025B1 (ko) 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11869823B2 (en) * 2019-11-08 2024-01-09 Octavo Systems Llc System in a package modifications
JP6828795B2 (ja) * 2019-12-05 2021-02-10 オムロン株式会社 電子装置およびその製造方法
US11452246B2 (en) * 2020-03-25 2022-09-20 Qualcomm Incorporated Patch substrate configured as a shield located over a cavity of a board
KR102444299B1 (ko) 2020-10-23 2022-09-15 삼성전기주식회사 전자 소자 모듈 및 이의 제조 방법
KR20230119844A (ko) * 2022-02-08 2023-08-16 삼성전자주식회사 기판 조립체를 포함하는 전자 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864254A (zh) * 2003-10-06 2006-11-15 日本电气株式会社 电子器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US7728417B2 (en) * 2005-05-27 2010-06-01 Stats Chippac Ltd. Integrated circuit package system including shield
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
JP2008124167A (ja) 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 高周波モジュールと、これを用いた電子機器
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
JP5029727B2 (ja) 2010-06-01 2012-09-19 オムロン株式会社 半導体装置及びマイクロフォン
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101798571B1 (ko) * 2012-02-16 2017-11-16 삼성전자주식회사 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864254A (zh) * 2003-10-06 2006-11-15 日本电气株式会社 电子器件及其制造方法

Also Published As

Publication number Publication date
CN105101634A (zh) 2015-11-25
KR101642560B1 (ko) 2016-07-25
US9706661B2 (en) 2017-07-11
KR20150127369A (ko) 2015-11-17
US20150325529A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
CN105101634B (zh) 电子器件模块及电子器件模块的制造方法
KR101288284B1 (ko) 반도체 패키지 제조 방법
TWI466249B (zh) 半導體封裝件及其製造方法
KR101171512B1 (ko) 반도체 패키지의 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
CN110349938A (zh) 电子装置模块
KR101153570B1 (ko) 반도체 패키지 모듈
US20120104570A1 (en) Semiconductor package module
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
EP2850923B1 (en) Printed circuit board apparatus and methods of making the same
CN106328633B (zh) 电子装置模块及其制造方法
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
CN110475421A (zh) 电子装置模块及制造该电子装置模块的方法
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR101153536B1 (ko) 고주파 패키지
KR102004774B1 (ko) 반도체 패키지의 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR20110133821A (ko) 고주파 패키지
KR20130036036A (ko) 반도체 패키지
KR20140041643A (ko) 반도체 패키지
KR20180100906A (ko) 히트 슬러그를 갖는 몰딩금형, 이를 이용한 반도체 패키지 및 그 제조 방법
JP2012248611A (ja) モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant