KR102561986B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR102561986B1
KR102561986B1 KR1020160117260A KR20160117260A KR102561986B1 KR 102561986 B1 KR102561986 B1 KR 102561986B1 KR 1020160117260 A KR1020160117260 A KR 1020160117260A KR 20160117260 A KR20160117260 A KR 20160117260A KR 102561986 B1 KR102561986 B1 KR 102561986B1
Authority
KR
South Korea
Prior art keywords
substrate
auxiliary
board
semiconductor package
electronic component
Prior art date
Application number
KR1020160117260A
Other languages
English (en)
Other versions
KR20180029404A (ko
Inventor
최미숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160117260A priority Critical patent/KR102561986B1/ko
Publication of KR20180029404A publication Critical patent/KR20180029404A/ko
Application granted granted Critical
Publication of KR102561986B1 publication Critical patent/KR102561986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

적어도 일면에 전자부품이 설치되는 기판과, 상기 기판의 일면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판 및 상기 아우터 기판의 내측에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판을 포함하는 반도체 패키지가 개시된다.

Description

반도체 패키지{Semi-conductor package}
본 발명은 반도체 패키지에 관한 것이다.
최근 IC 기능이 점점 많아지고 복잡해지고 있는데, 현재 사용중인 기판만으로는 모듈 설계에 있어서 몇 가지 한계점을 가지고 있다.
즉, 다양한 기능을 모두 구현하려면 각각의 기능에서 필수로 하는 부품 수량도 많아지고 핀 아웃 개수도 많아질 수 밖에 없다. 하지만, 현재 구조에서는 소형화 컨셉을 만족시키면서 정해진 모듈 크기 안에 핀 아웃 개수를 늘리려면 내부 부품실장 공간의 부족으로 이어진다.
따라서, 모듈의 크기를 증가시키지 않으면서 핀 아웃 개수를 늘릴 수 있는 구조의 개발이 필요한 실정이다.
국내 등록특허공보 제10-1624972호
배선이 용이하며 충분한 수의 그라운드부를 제공할 수 있는 반도체 패키지가 제공된다.
본 발명의 일 실시예에 따른 반도체 패키지는 적어도 일면에 전자부품이 설치되는 기판과, 상기 기판의 일면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판 및 상기 아우터 기판의 내측에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판을 포함한다.
배선이 용이한 효과가 있다.
또한, 그라운드부의 부족으로 인한 RF 성능의 불안정을 해소할 수 있는 효과가 있다.
나아가, 방열효율을 증대시킬 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 개략 사시도이고, 도 2는 본 발명의 제1 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 일예로서, 기판(110), 전자부품(120), 몰딩부(130), 아우터 기판(140) 및 보조기판(150)을 포함하여 구성될 수 있다.
기판(110)은 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있으며, 적어도 일면에 전자부품(120)이 설치된다. 일예로서, 기판(110)은 양면기판으로 이루어질 수 있으며, 전자부품(120)은 기판(110)의 양면에 모두 설치될 수 있다.
그리고, 기판(110)은 일예로서, 대략 직사각형의 플레이트 형상을 가질 수 있다. 다만, 기판(110)의 형상은 이에 한정되지 않으며 다양한 형상으로 변경 가능할 것이다.
전자부품(120)은 통상의 와이어본딩 또는 플립칩 본딩을 통해 기판(110)의 양면에 실장될 수 있다. 나아가, 전자부품(120)은 기판(110)에 내장될 수도 있다.
한편, 전자부품(120)은 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함하며, 기판(110) 상에 실장되거나 기판(110)의 내부에 내장될 수 있는 전자 소자들이라면 모두 전자 부품(120)으로 이용될 수 있다. 일예로서, 전자부품(120)은 칩 저항, 칩 스위치, 다이오드, 트랜지스터, 필터 커패시터, 인덕터 중 적어도 하나일 수 있다.
몰딩부(130)는 전자부품(120)과 와이어 및 접속부 등을 외부의 충격으로부터 안정하게 보호하기 위하여 기판(110)의 일면에 형성된다. 즉, 몰딩부(130)는 전자부품(120)을 감싸도록 기판(110)의 일면에 형성된다.
몰딩부(130)는 예를 들어, 에폭시 몰딩 컴파운드(Epoxy Molded Compound : EMC) 또는 실리콘(silicon)계 에폭시 등의 수지재를 포함하는 절연성 재료로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
아우터 기판(140)은 기판(110)의 타면 가장자리에 배치되도록 설치되며 메인기판(미도시)에 접속되는 솔더볼(141)을 구비한다. 한편, 아우터 기판(140)은 직사각형의 띠 형상을 가질 수 있으며, 솔더볼(141)은 아우터 기판(140)의 저면을 따라 복수개가 형성될 수 있다.
일예로서, 아우터 기판(140)은 기판(110)의 타면에 도포된 숄더 크림(solder cream)에 접합된 후 리플로우 솔더링(reflow soldering)에 의해 기판(110)의 고정 설치될 수 있다.
한편, 아우터 기판(140)과 기판(110)은 비아홀(미도시)에 의해 전기적으로 접속될 수 있다.
또한, 아우터 기판(140)은 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.
보조기판(150)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(151)을 구비한다. 일예로서, 보조기판(150)은 복수개가 기판(110)의 타면에 설치될 수 있다. 한편, 복수개의 보조기판(150) 각각에는 하나의 솔더볼(151)이 구비될 수 있다.
그리고, 보조기판(150)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.
한편, 보조기판(150)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.
이와 같이, 보조기판(150)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(150)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.
나아가, 보조기판(150)을 통해 방열성능을 향상시킬 수 있다.
이하에서는 도면을 참조하여 본 발명에 따른 반도체 패키지의 변형실시예에 대하여 설명하기로 한다. 다만, 상기에서 설명한 구성요소와 동일한 구성요소에 대해서는 상기에서 사용한 도면부호를 사용하여 도면에 도시하고 자세한 설명은 생략하기로 한다.
도 3은 본 발명의 제2 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 3을 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)는 일예로서, 기판(110), 전자부품(120), 몰딩부(미도시), 아우터 기판(140) 및 보조기판(250)을 포함하여 구성될 수 있다.
한편, 기판(110), 전자부품(120), 몰딩부, 아우터 기판(140)은 상기한 본 발명의 제1 실시예에 따른 반도체 패키지(100)에 구비되는 구성과 동일한 구성요소로서 여기서는 자세한 설명을 생략하기로 한다.
보조기판(250)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(251)을 구비한다. 일예로서, 보조기판(250)은 복수개가 기판(110)의 타면에 설치될 수 있다.
한편, 보조기판(250)은 복수개의 솔더볼(251)이 구비되는 제1 보조기판(252)과, 하나의 솔더볼(251)이 구비되는 적어도 하나의 제2 보조기판(254)을 구비할 수 있다.
또한, 제1 보조기판(252)에 구비되는 복수개의 솔더볼(251) 적어도 하나의 열 또는 행을 이루도록 배치될 수 있다. 일예로서, 제1 보조기판(252)은 네 개의 솔더볼(251)이 사각형 형상을 이루도록 배치될 수 있다. 다만, 이에 한정되지 않으며 솔더볼(251)의 개수 및 형상을 다양하게 변경 가능할 것이다.
그리고, 본 실시예에서는 제2 보조기판(254)이 2개인 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제2 보조기판(254)의 개수는 다양하게 변경 가능할 것이다.
그리고, 보조기판(250)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.
한편, 보조기판(250)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.
이와 같이, 보조기판(250)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(250)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.
나아가, 보조기판(250)을 통해 방열성능을 향상시킬 수 있다.
도 4는 본 발명의 제3 실시예에 따른 반도체 패키지를 나타내는 저면도이다.
도 4를 참조하면, 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 일예로서, 기판(110), 전자부품(120), 몰딩부(미도시), 아우터 기판(140) 및 보조기판(350)을 포함하여 구성될 수 있다.
한편, 기판(110), 전자부품(120), 몰딩부, 아우터 기판(140)은 상기한 본 발명의 제1 실시예에 따른 반도체 패키지(100)에 구비되는 구성과 동일한 구성요소로서 여기서는 자세한 설명을 생략하기로 한다.
보조기판(350)은 아우터 기판(140)의 내측에 배치되도록 기판(110)의 타면에 설치되며 메인기판(미도시)에 접속되는 솔더볼(351)을 구비한다. 일예로서, 보조기판(350)은 복수개가 기판(110)의 타면에 설치될 수 있다.
한편, 보조기판(350)은 복수개의 솔더볼(351)이 구비되는 제1 보조기판(352)과, 하나의 솔더볼(351)이 구비되는 적어도 하나의 제2 보조기판(354)을 구비할 수 있다.
또한, 제1 보조기판(352)에 구비되는 복수개의 솔더볼(351) 적어도 하나의 열 또는 행을 이루도록 배치될 수 있다. 일예로서, 제1 보조기판(352)은 세 개의 솔더볼(351)이 일렬을 이루도록 배치될 수 있다. 다만, 이에 한정되지 않으며 솔더볼(351)의 개수 및 형상을 다양하게 변경 가능할 것이다.
그리고, 본 실시예에서는 제2 보조기판(354)이 2개인 경우를 예로 들어 설명하고 있으나, 이에 한정되지 않으며 제2 보조기판(354)의 개수는 다양하게 변경 가능할 것이다.
그리고, 보조기판(350)은 전자부품(120)이 설치되지 않는 영역에 배치될 수 있다.
한편, 보조기판(350)도 PCB(Printed Circuit board) 기판 또는 LTCC(Low Temperature Cofired Ceramic), HTCC(High Temperature Cofired Ceramic) 등과 같은 세라믹 기판일 수 있다.
이와 같이, 보조기판(350)을 설치함으로써 기판(110)의 배선층(미도시)의 배선 형성이 용이할 수 있다. 그리고, 전자부품(120)의 배치 후 빈 공간에 그라운드 속성의 보조기판(350)을 배치할 수 있다. 이에 따라, 그라운드 부족으로 인한 RF 성능이 불안정한 것을 방지할 수 있다.
나아가, 보조기판(350)을 통해 방열성능을 향상시킬 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 : 반도체 패키지
110 : 기판
120 : 전자부품
130 : 몰딩부
140 : 아우터 기판
150, 250, 350 : 보조기판

Claims (10)

  1. 적어도 일면에 전자부품이 설치되는 기판;
    상기 기판의 일면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판; 및
    상기 아우터 기판의 내측에서 상기 전자부품이 설치되지 않는 영역에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판;
    을 포함하고,
    상기 보조기판은 복수개의 솔더볼이 구비되는 제1 보조기판과, 하나의 솔더볼이 구비되는 적어도 하나의 제2 보조기판을 포함하는, 반도체 패키지.
  2. 제1항에 있어서,
    상기 보조기판은 복수개가 상기 기판에 설치되는 반도체 패키지.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 보조기판에 형성되는 복수개의 솔더볼은 적어도 하나의 열 또는 행을 가지도록 배치되는 반도체 패키지.
  5. 제1항에 있어서,
    상기 보조기판은 복수개가 구비되며, 복수개의 상기 보조기판에는 하나의 솔더볼이 형성되는 반도체 패키지.
  6. 제1항에 있어서,
    상기 기판의 타면에는 적어도 하나의 전자부품이 설치되는 반도체 패키지.
  7. 제5항에 있어서,
    상기 기판의 타면에 설치되는 전자부품은 몰딩부에 의해 매립되는 반도체 패키지.
  8. 기판;
    상기 기판의 양면에 설치되는 전자부품;
    상기 기판의 일면에 설치되는 전자부품을 매립하는 몰딩부;
    상기 기판의 타면 가장자리에 배치되도록 상기 기판에 설치되며 메인기판에 접속되는 솔더볼을 구비하는 아우터 기판; 및
    상기 아우터 기판의 내측에서 상기 전자부품이 설치되지 않는 영역에 배치되도록 상기 기판에 설치되며 상기 메인기판에 접속되는 솔더볼을 구비하는 보조기판;
    을 포함하고,
    상기 보조기판은 복수개의 솔더볼이 구비되는 제1 보조기판과, 하나의 솔더볼이 구비되는 적어도 하나의 제2 보조기판을 포함하는, 반도체 패키지.
  9. 제8항에 있어서,
    상기 보조기판은 복수개가 상기 기판에 설치되는 반도체 패키지.
  10. 삭제
KR1020160117260A 2016-09-12 2016-09-12 반도체 패키지 KR102561986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160117260A KR102561986B1 (ko) 2016-09-12 2016-09-12 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160117260A KR102561986B1 (ko) 2016-09-12 2016-09-12 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20180029404A KR20180029404A (ko) 2018-03-21
KR102561986B1 true KR102561986B1 (ko) 2023-07-31

Family

ID=61900582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160117260A KR102561986B1 (ko) 2016-09-12 2016-09-12 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102561986B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066504A1 (ja) 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047248A (ko) * 2002-11-29 2004-06-05 주식회사 글로텍 멀티플 라인 그리드 및 이를 이용한 고성능 반도체 패키지
KR101624972B1 (ko) 2010-02-05 2016-05-31 삼성전자주식회사 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
KR101642560B1 (ko) * 2014-05-07 2016-07-25 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066504A1 (ja) 2007-11-20 2009-05-28 Murata Manufacturing Co., Ltd. 部品内蔵モジュール

Also Published As

Publication number Publication date
KR20180029404A (ko) 2018-03-21

Similar Documents

Publication Publication Date Title
USRE42653E1 (en) Semiconductor package with heat dissipating structure
KR100480437B1 (ko) 반도체 칩 패키지 적층 모듈
KR100665217B1 (ko) 반도체 멀티칩 패키지
US8018037B2 (en) Semiconductor chip package
US20050104196A1 (en) Semiconductor package
US10068817B2 (en) Semiconductor package
US11616006B2 (en) Semiconductor package with heatsink
US20050002167A1 (en) Microelectronic package
KR100850286B1 (ko) 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
KR102561986B1 (ko) 반도체 패키지
US6812566B2 (en) Lower profile package with power supply in package
US9392696B2 (en) Semiconductor package
US20190074196A1 (en) Electronic package and its package substrate
WO2005109498A3 (en) Cut-out heat slug for integrated circuit device packaging
KR102272112B1 (ko) 반도체 패키지
US9147664B2 (en) Semiconductor package
KR20080051197A (ko) 반도체 패키지
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR101391092B1 (ko) 다층구조 인쇄회로기판
KR101363108B1 (ko) 다층구조 인쇄회로기판
KR20130088924A (ko) 반도체 모듈
KR20160116838A (ko) 반도체 패키지
US20080105970A1 (en) Vertical Integration of Passive Component in Semiconductor Device Package for High Electrical Performance
KR101006529B1 (ko) 볼 랜드 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
KR20080082862A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant