KR20110133821A - 고주파 패키지 - Google Patents

고주파 패키지 Download PDF

Info

Publication number
KR20110133821A
KR20110133821A KR1020100053445A KR20100053445A KR20110133821A KR 20110133821 A KR20110133821 A KR 20110133821A KR 1020100053445 A KR1020100053445 A KR 1020100053445A KR 20100053445 A KR20100053445 A KR 20100053445A KR 20110133821 A KR20110133821 A KR 20110133821A
Authority
KR
South Korea
Prior art keywords
substrate
high frequency
ground terminal
external ground
frequency package
Prior art date
Application number
KR1020100053445A
Other languages
English (en)
Inventor
최승용
전영호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100053445A priority Critical patent/KR20110133821A/ko
Publication of KR20110133821A publication Critical patent/KR20110133821A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지가 개시된다.
상기 고주파 패키지는, 상에 적어도 하나의 전자 부품을 실장하는 기판과, 상기 기판의 하면에 배치된 외부 접지 단자와, 상기 전자 부품을 밀봉하는 절연성 몰드부 및 상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 외부 접지 단자와 전기적으로 접속된 도전성 실드부를 포함할 수 있다.

Description

고주파 패키지{HIGH FREQUENCY PACKAGE}
본 발명은 고주파 패키지에 관한 것으로, 더욱 상세하게는 패키지에 포함된 수동소자 또는 반도체 칩 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 고주파 패키지에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이러한 전자 부품들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구되고 있다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 고주파 패키지는 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
일반적인 고주파 패키지에서, 고주파 차폐를 위한 구조로서 기판에 개별 소자들을 실장한 후 이 개별 소자들을 커버하는 금속 케이스 구조가 널리 알려져 있다. 일반적인 고주파 패키지에 적용되는 금속 케이스는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 개별 소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
그러나, 이러한 금속 케이스는 자체가 외부 충격에 비교적 강하지 못하며, 기판과 완전 밀착되기 어려워 전자파를 차폐하는 효과가 우수하지 못한 문제점이 있다.
본 발명은 내부의 개별 소자를 충격으로부터 보호하면서 동시에 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성이 우수한 전자파 차폐구조를 갖는 고주파 패키지를 제공하는 것을 해결하고자 하는 기술적 과제로 한다.
상기 기술적 과제를 해결하기 위한 수단으로서, 본 발명은,
상면에 적어도 하나의 전자 부품을 실장하는 기판;
상기 기판의 하면에 배치된 외부 접지 단자;
상기 전자 부품을 밀봉하는 절연성 몰드부; 및
상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 외부 접지 단자와 전기적으로 접속된 도전성 실드부
를 포함하는 고주파 패키지를 제공한다.
본 발명의 일실시형태에서, 상기 외부 접지 단자는 상기 기판의 측면에 그 일부가 노출되도록 형성될 수 있다.
이 실시형태에서, 상기 도전성 실드부는 상기 절연성 몰드부로부터 기판의 측면으로 연장되어 상기 외부 접지 단자와 전기적으로 접속할 수 있다.
본 발명의 일실시형태에서, 상기 도전성 실드부는 스프레이 코팅법, 전해 도금법, 비전해 도금법, 스퍼터링 및 기상증착법으로 구성된 그룹으로부터 선택된 일 방법으로 형성된 금속 박막일 수 있다.
본 발명에 따르면, 고주파 패키지 내에 실장 되는 개별 소자를 비도전성 수지재로 몰딩함으로써 개별 소자를 외부 충격으로부터 효과적으로 보호할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 비도전성 수지재로 이루어진 몰드부의 외면에 금속박막을 형성하고, 이 금속 박막을 고주파 패키지의 외부 접지 단자와 접속하게 함으로써, 금속막을 접지하기 위한 별도의 구조를 마련할 필요가 없어 소형화가 가능하고 동시에 우수한 전자파 차폐의 효과를 얻을 수 있는 효과가 있다.
도 1은 본 발명의 일실시형태에 따른 고주파 패키지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시형태를 보다 상세하게 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다는 점을 유념해야 할 것이다.
도 1은 본 발명의 일실시형태에 따른 고주파 패키지의 단면도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시형태에 따른 고주파 패키지(10)는, 기판(11)과 외부 접지 단자(12)와, 절연성 몰드부(13) 및 도전성 실드부(14)를 포함할 수 있다.
상기 기판(11)은 상면에 적어도 하나의 전자 부품(15)을 실장할 수 있다. 상기 기판(11)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판 또는 인쇄 회로 기판(PCB) 등)이 채용될 수 있다. 상기 기판(11)의 상면에는 전자 부품(15)을 실장하기 위한 실장용 전극(16)이나 도시하지는 않았지만 실장용 전극(16) 간의 연결을 형성하는 회로 패턴이 형성될 수 있다. 또한, 상기 기판(11)은 복수의 층으로 형성된 다층기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 내부 전극(18)이 형성될 수 있다. 상기 기판(11)은, 상면에 형성되는 실장용 전극(16) 또는 회로 패턴(미도시)과 내부 전극(18) 간의 전기적 연결을 형성하기 위해 도전성 비아홀(17)을 포함할 수 있다. 상기 기판(11)은 기판 내부에 전자부품을 실장할 수 있는 캐비티를 갖는 구조일 수도 있다.
상기 기판(11)의 하면, 즉 상기 기판(11)에서 전자 부품(15)이 실장된 면의 반대면에는 접지와 연결되는 외부 접지 단자(12)가 형성된다. 상기 외부 접지 단자(12)는 고주파 패키지(10) 내에 접지를 제공하기 위한 통로가 되는 단자이다. 상기 외부 접지 단자(12)는 기판의 하면 상의 임의 위치에 배치될 수 있다. 바람직하게 상기 외부 접지 단자(12)는 도 1에 도시한 바와 같이 기판의 측면에 노출되는 형태로 형성되는 것이 바람직하다. 이는 이후에 설명되는 도전성 실드부(14)와 외부 접지 단자(12)가 전기적으로 접속하기 유리한 구조를 형성하기 위함이다.
상기 절연성 몰드부(13)는, 기판 상에 실장된 전자 부품(15) 사이에 충진됨으로써, 전자 부품(15) 간의 전기적인 단락을 방지할 뿐만 아니라, 전자 부품(15)을 외부에서 둘러싼 형태로 고정함으로써 외부의 충격으로부터 전자 부품(15)을 안전하게 보호할 수 있게 된다. 상기 절연성 몰드부(13)는 에폭시 등과 같은 수지재를 포함하는 재료로 형성될 수 있다.
상기 도전성 실드부(14)는 상기 절연성 몰드부(13)에 밀착하여 상기 절연성 몰드부(13)를 커버하도록 형성된다. 또한, 상기 도전성 실드부(14)는 상기 외부 접지 단자(12)와 전기적으로 접속된다. 상기 도전성 실드부(14)는 전자파 차폐를 위해 접지된 상태가 되어야 하며, 이를 위해 기판(11)의 하면에 형성된 외부 접지 단자(12)와 전기적으로 접속하는 형태로 형성된다. 전술한 바와 같이, 상기 도전성 실드부(14)와 외부 접지 단자(12)의 전기적 접속을 용이하게 하기 위해, 상기 외부 접지 단자(12)는 기판의 측면에 노출된 형태로 형성되는 것이 바람직하며, 상기 도전성 실드부(14)는 절연성 몰드부(13)의 표면으로부터 기판(11)의 측면을 따라 연장되어 기판(11) 하면의 외부 접지 단자(12)와 전기적으로 연결되는 것이 바람직하다. 특히, 상기 도전성 실드부(14)가 기판(11)의 하면까지 연장되어 고주파 패키지(10)가 배치되는 회로의 다른 부품 등과 접속되는 문제가 발생하지 않도록, 기판(11)의 측면과 동일한 레벨에서 도전성 실드부(14)와 외부 접지 단자(12)가 접속되는 것이 바람직하다.
상기 도전성 실드부(14)는 도전성을 띄는 다양한 재료로 형성될 수 있다. 예를 들어, 상기 도전성 실드부(14)는 도전성 분말을 포함하는 수지재와 같은 도전성 몰드부로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는데는 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같이 여러가지 주지의 기술이 사용될 수 있다. 바람직하게 상기 도전성 실드부(14)는 스프레이 코팅법으로 형성된 금속 박막일 수 있다. 상기 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다.
전술한 본 발명의 구성에 대한 설명에서와 같이, 본 발명은 절연성 몰드부(13)에 의해 기판에 실장되는 전자 부품(15)을 외부의 외력으로부터 보호할 수 있을 뿐만 아니라, 절연성 몰드부(13)의 외면에 접촉하는 형태로 형성되는 도전성 실드부(14)에 의해 전자파 차폐의 효과를 더욱 향상시킬 수 있다. 또한, 전자파 차폐를 위한 도전성 실드부(14)를 접지하기 위해, 기판 상에 도전성 실드부(14)와 접속하는 접지단자를 별도로 구비하지 않고 패키지에 필수적인 기판 하면의 외부 접지 단자(12)에 도전성 실드부(14)를 연장하여 접속시킴으로써 소형화가 가능하다. 또한, 기판(11)의 거의 하면까지 도전성 실드부(14)가 연장되어 형성되므로, 패키지의 측면 대부분을 도전성 실드부(14)가 커버함으로써 기판 상면에서 절연성 몰드부(13)가 분리 이탈하는 것을 예방할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
10: 고주파 패키지 11: 기판
12: 외부 접지 단자 13: 절연성 몰드부
14: 도전성 실드부 15: 내부 소자
16: 실장용 전극 17: 도전성 비아홀
18: 내부 전극

Claims (4)

  1. 상면에 적어도 하나의 전자 부품을 실장하는 기판;
    상기 기판의 하면에 배치된 외부 접지 단자;
    상기 전자 부품을 밀봉하는 절연성 몰드부; 및
    상기 절연성 몰드부에 밀착하여 상기 절연성 몰드부를 커버하고, 상기 외부 접지 단자와 전기적으로 접속된 도전성 실드부
    를 포함하는 고주파 패키지.
  2. 제1항에 있어서,
    상기 외부 접지 단자는 상기 기판의 측면에 그 일부가 노출되도록 형성되는 것을 특징으로 하는 고주파 패키지.
  3. 제2항에 있어서,
    상기 도전성 실드부는 상기 기판의 측면으로 연장되어 상기 외부 접지 단자와 전기적으로 접속하는 것을 특징으로 하는 고주파 패키지.
  4. 제1항에 있어서,
    상기 도전성 실드부는 스프레이 코팅법, 전해 도금법, 비전해 도금법, 스퍼터링 및 기상증착법으로 구성된 그룹으로부터 선택된 일 방법으로 형성된 금속 박막인 것을 특징으로 하는 고주파 패키지.
KR1020100053445A 2010-06-07 2010-06-07 고주파 패키지 KR20110133821A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100053445A KR20110133821A (ko) 2010-06-07 2010-06-07 고주파 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100053445A KR20110133821A (ko) 2010-06-07 2010-06-07 고주파 패키지

Publications (1)

Publication Number Publication Date
KR20110133821A true KR20110133821A (ko) 2011-12-14

Family

ID=45501320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100053445A KR20110133821A (ko) 2010-06-07 2010-06-07 고주파 패키지

Country Status (1)

Country Link
KR (1) KR20110133821A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311225A (zh) * 2012-03-08 2013-09-18 矽品精密工业股份有限公司 半导体封装件及其制法
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311225A (zh) * 2012-03-08 2013-09-18 矽品精密工业股份有限公司 半导体封装件及其制法
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈

Similar Documents

Publication Publication Date Title
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101153570B1 (ko) 반도체 패키지 모듈
US7180012B2 (en) Module part
US9706661B2 (en) Electronic device module and manufacturing method thereof
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
US10319685B2 (en) EMI shielded integrated circuit packages and methods of making the same
US20120104570A1 (en) Semiconductor package module
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
JP2011258920A (ja) 半導体パッケージ及びその製造方法
KR101983142B1 (ko) 반도체 패키지
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
US9780047B1 (en) Semiconductor package
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR20130042171A (ko) 반도체 패키지 및 그의 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
KR101153536B1 (ko) 고주파 패키지
KR20120039338A (ko) 반도체 패키지
KR20110133821A (ko) 고주파 패키지
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20140041643A (ko) 반도체 패키지
KR20130036036A (ko) 반도체 패키지
KR20150142210A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application