KR20150142210A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20150142210A
KR20150142210A KR1020140070556A KR20140070556A KR20150142210A KR 20150142210 A KR20150142210 A KR 20150142210A KR 1020140070556 A KR1020140070556 A KR 1020140070556A KR 20140070556 A KR20140070556 A KR 20140070556A KR 20150142210 A KR20150142210 A KR 20150142210A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor package
shielding
cavity
present
Prior art date
Application number
KR1020140070556A
Other languages
English (en)
Other versions
KR102207271B1 (ko
Inventor
윤학영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140070556A priority Critical patent/KR102207271B1/ko
Publication of KR20150142210A publication Critical patent/KR20150142210A/ko
Application granted granted Critical
Publication of KR102207271B1 publication Critical patent/KR102207271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 반도체 패키지에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 반도체 패키지는, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 내부에 캐비티를 구비하고 상기 캐비티 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2기판; 상기 제1 기판과 상기 제 2기판 사이의 틈에 개재되는 절연층; 및 상기 캐비티에 접하거나 인접하는 상기 제2 기판의 상면에 형성되어 상기 절연층의 유동을 차단하는 차단부; 를 포함할 수 있다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 반도체 패키지에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 반도체 패키지를 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데, 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 반도체 패키지가 요구되고 있다.
한국 등록특허공보 제1274460호 (2013.06.18. 공고)
본 발명의 일 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 반도체 패키지를 제공하는 데에 있다.
또한, 본 발명의 다른 목적은 외부 접속 단자를 용이하게 형성할 수 있는 양면 실장형 반도체 패키지를 제공하는 데에 있다.
본 발명의 실시예에 따른 반도체 패키지는, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 내부에 캐비티를 구비하고 상기 캐비티 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2기판; 상기 제1 기판과 상기 제 2기판 사이의 틈에 개재되는 절연층; 및 상기 캐비티에 접하거나 인접하는 상기 제2 기판의 상면에 형성되어 상기 절연층의 유동을 차단하는 차단부; 를 포함할 수 있다.
상기 차단부는 홈 또는 돌기를 포함할 수 있다.
또한, 상기 제2 기판은, 상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고 하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성될 수 있다.
그리고, 상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부; 를 더 포함할 수 있다.
또한, 상기 몰드부의 외부면에 형성되어 전자파를 차폐하는 차폐층; 을 더 포함할 수 있다.
그리고, 상기 제2 기판은, 측면을 따라 외부로 노출된 다수의 차폐용 비아가 배치되고, 상기 차폐용 비아는 상기 차폐층과 전기적으로 연결될 수 있다.
또한, 상기 제2 기판은, 측면을 따라 외부로 노출된 다수의 차폐용 비아가 배치될 수 있다.
그리고, 상기 차단부는 상기 제2 기판의 캐비티의 형상을 따라 형성될 수 있다.
본 발명에 따른 반도체 패키지는 제1 기판의 양면에 전자 소자들이 실장되고 제1 기판의 하면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성되어, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다.
또한, 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성하므로, 양면 실장형 반도체 패키지의 외부 접속 단자를 용이하게 형성할 수 있다.
그리고, 제2 기판의 상면에 차단부가 형성되어 제1 기판과 제2 기판 사이에 개재된 절연층이 제1 기판에 실장된 전자 소자들을 수용하기 위해서 제2 기판에 형성된 캐비티로 유동하는 것을 차단할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도이다.
도3은 도1에 도시된 반도체 패키지의 분해 사시도이다.
도4는 본 발명의 제2 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도5a는 본 발명의 제3 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
도5b는 도5a의 반도체 패키지의 분해 사시도이다.
도6은 본 발명의 제4 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.
또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이고, 도 2는 도 1에 도시된 반도체 패키지의 내부를 도시한 부분 절단 사시도이며, 도 3은 도 1에 도시된 반도체 패키지의 분해 사시도이다.
도 1 내지 도 3을 참조하면, 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 다수의 전자 소자(1), 제1 기판(10), 제2 기판(20), 절연층(30) 및, 차단부(40)를 포함할 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다.
그러나, 본 발명은 이에 한정되지 않으며, 전자 소자(1)들의 크기나 형상, 그리고 반도체 패키지(100)의 설계에 따라 제1 기판(10)의 양면에 다양한 형태로 전자 소자(1)들이 배치될 수 있다.
제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한, 제1 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극(13)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 제1 기판(10)은 상면에 형성되는 실장용 전극(13)과, 제1 기판(10)의 내부에 형성되는 회로 패턴(15), 그리고 이들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여, 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자(1)들을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
그리고, 제1 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술하는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다.
또한, 제2 기판(20)은 내부에 관통 구멍 형태의 캐비티(22)가 형성된다. 캐비티(22)는 제1 기판(10)의 하면에 실장된 전자 소자(1)들이 수용되는 공간으로 이용된다.
따라서, 제1 기판(10)의 하면에 실장되는 전자 소자(1)들은, 제1 기판(10)의 하면 중 제2 기판(20)의 캐비티(22)와 대면하는 위치에만 실장될 수 있다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
그리고, 제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 제2 기판(20)의 하면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만, 제2 기판(20)의 양면에는 전극 패드(24)들 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다.
또한, 제2 기판(20)은 양면에 형성되는 전극 패드(24)들과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
그리고, 제2 기판(20)은 캐비티(22)의 내부에 수용되는 전자 소자(1)들을 안정적으로 보호하기 위해, 제1 기판(10)의 하면에 실장되는 전자 소자(1)들의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
제2 기판(20)의 하면에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 반도체 패키지(100)와, 반도체 패키지(100)가 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
이러한 외부 접속 단자(28)는 전자 소자(1)와 전기적으로 연결되는 신호 전송용 단자일 수 있다.
신호 전송용 단자는 전자 소자(1)들과 메인 기판을 전기적으로 연결한다. 따라서, 신호 전송용 단자는 전자 소자(1)들의 개수나 종류 등에 대응하여 다수 개가 형성될 수 있다.
이러한 외부 접속 단자(28)는 제2 기판(20)의 하면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
외부 접속 단자(28)는 도전성 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
절연층(30)은 제1 기판(10)과 제2 기판(20)의 사이에 개재될 수 있다. 절연층(30)은 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(예컨대 범프 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호간의 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
이러한 절연층(30)은 언더필(underfill) 수지일 수 있다. 절연층(30)의 재질로는 에폭시 수지 등이 이용될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
차단부(40)는 개비티(22)에 접하거나 인접하는 제2 기판(10)의 상면에 형성된다. 차단부(40)는 절연층(30) 형성 시 제1 기판(10)과 제2 기판(20) 사이에 주입된 절연 물질이 제2 기판(20)의 캐비티(22) 내부 공간으로 흘러 들어가는 것을 차단한다.
이를 위해, 차단부(40)는 제2 기판(20)에 형성된 캐비티(22)의 형상을 따라 연속적인 고리 형태로 형성될 수 있다. 보다 구체적으로, 차단부는 제2 기판(10)의 상면에서 일정 깊이 파인 고리 형태의 홈으로 형성될 수 있다.
이처럼 차단부(40)가 홈의 형태로 형성되는 경우, 주입된 액상의 절연 물질은 차단부(40)의 내부로 유입되어 제2 기판(20)의 캐비티(22) 내부 공간으로 흘러 들어가지 않도록 차단하게 된다.
이러한 차단부(40)는 제2 기판(20)을 제조하는 과정에서 미리 형성될 수 있다. 예컨대, 제2 기판(20)에 캐비티(22)를 가공하면서 또는 캐비티(22) 가공 후에 차단부(40)를 형성할 수 있다.
한편, 본 발명의 제1실시예에 따른 반도체 패키지(100)는 몰드부(50)를 더 포함할 수 있다.
몰드부(50)는 제1 기판(10)의 상면에 형성되며, 제1 기판(10)의 상면에 실장된 전자 소자들(1)을 밀봉한다.
몰드부(50)는 제1 기판(10)에 실장된 전자 소자(1)들 사이에 충진됨으로써, 전자 소자(1)들 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(50)는 전자 소자(1)들의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자(1)들을 안전하게 보호한다.
이러한 몰드부(50)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 몰드부(50)는 상면에 전자 소자(1)들이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 아니다.
이상과 같이 구성되는 본 발명의 제1 실시예에 따른 반도체 패키지(100)는 제1 기판(10)의 양면에 전자 소자(1)들이 실장된다. 또한 제1 기판(10)의 하면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자(1)들을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자(1)들이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성하므로, 외부 접속 단자(28)를 용이하게 형성할 수 있다.
또한, 제2 기판의 상면에 형성된 차단부(40)에 의해서 제1 기판(10)과 제2 기판(20) 사이에 개재된 절연층(30)이 제2 기판(20)의 캐비티(22)로 유동하는 것을 차단할 수 있다.
도4는 본 발명의 제2 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이다.
본 발명의 제2 실시예에 따른 반도체 패키지(200)는 전술된 실시예의 반도체 패키지(도 1의 100)와 유사한 구조로 구성되며, 차단부(40)의 형상에 있어서만 차이를 갖는다. 따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며 차이점을 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.
도 4를 참조하면, 본 발명의 제2 실시예에 따른 반도체 패키지(200)의 차단부(40)는 일정 거리 돌출된 돌기의 형태이다. 이 경우, 차단부(40)는 제2 기판(20) 상에 별도로 형성된 고리 형태의 돌기일 수 있다. 이러한 본 실시예의 차단부(40)는 실크 인쇄(또는 스크린 프린팅)를 통해 형성할 수 있다.
그러나, 이에 한정되는 것은 아니며, 접착 테이프를 부착하여 형성하거나, 돌기 형태의 전자 부품을 실장하는 등 다양한 방법이 이용될 수 있다. 또한 배선 패턴(또는 더미 패턴)을 활용하여 형성할 수도 있다.
이러한 차단부(40)는 절연층(30) 형성 시 제1 기판(10)과 제2 기판(20) 사이로의 절연 물질의 주입이 용이하도록 제1 기판(10)과 미세한 간격을 이룰 수도 있다.
도 5a는 본 발명의 제3 실시예에 따른 반도체 패키지를 개략적으로 나타내는 단면도이고, 도 5b는 도 5a의 반도체 패키지의 분해 사시도이다.
도 5a 및 도 5b를 참조하면, 본 실시예에 따른 반도체 패키지(300)는 전술한 실시예의 반도체 패키지(도 1의 100)와 유사한 구조로 구성되며, 몰드부(50)의 외부면에 차폐층(60)이 형성되고, 제2 기판(20)에 차폐용 비아(26)가 형성되는 구성에 있어서만 차이를 갖는다.
따라서 동일한 구성요소들에 대한 상세한 설명은 생략하며, 차폐층(60)과 차폐용 비아(26)를 중심으로 하여 보다 상세하게 설명하기로 한다. 또한, 전술한 실시예와 동일한 구성 요소들에 대해서는 동일한 부호를 이용하여 설명하기로 한다.
본 발명의 제3 실시예에 따른 반도체 패키지(300)는 차폐층(60)과 차폐용 비아(26)를 구비한다.
차폐층(60)은 몰드부(50)의 외부면 전체에 형성되며, 제1 기판(10)의 측면까지 연장되는 형태로 형성될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 몰드부(50)의 외부면에만 형성되는 형태로 구성될 수도 있다.
또한, 도시되어 있지는 않지만, 차폐층(60)의 외부면에 차폐층(60)을 보호하기 위한 보호층을 더 형성하는 등 필요에 따라 다양한 형태로 차폐층(60)을 형성할 수도 있다.
그리고, 차폐층(60)은 제1 기판(10)의 하면에 형성되는 접지 전극(17)과 전기적으로 연결되도록 구성될 수 있다. 도면에서는 제1 기판(10)의 측면을 통해 차폐층(60)이 형성되어 접지 전극(17)과 전기적으로 연결되는 경우를 예로 들어 도시하고 있다.
그러나 본 발명은 이에 한정되지 않으며, 차폐층(60)이 몰드부(50)의 외부면에만 형성되도록 구성하고, 제1 기판(10)의 배선 패턴을 통해 차폐층(60)이 접지 전극(17)과 연결되도록 구성하는 등 다양한 응용이 가능하다.
이러한 차폐층(60)은 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 도전성 분말을 포함하는 수지재를 몰드부(50)의 외부면에 도포하거나, 별도의 금속 박막을 몰드부(50)의 외부면에 부착함으로써 형성할 수도 있다.
또한, 스퍼터링, 기상증착, 스프레이 코팅, 스크린 프린팅, 전해 도금, 비전해 도금과 같은 다양한 기술들을 통해 금속 박막을 형성하는 등 다양한 방법이 이용될 수 있다.
차폐용 비아(26)는 제2 기판(20)의 둘레를 따라 다수개가 형성된다. 또한 제2 기판(20)의 형상을 따라 제2 기판(20)의 측면에 배치되도록 형성된다.
차폐용 비아(26)는 제1 기판(10)의 차폐층(60)과 전기적으로 연결될 수 있다. 또한, 차폐용 비아(26)들 상호 간에도 전기적으로 연결될 수 있다.
이러한 차폐용 비아(26)는 일반적인 도전성 비아(25)와 동일한 형태로 형성될 수 있으며, 도전성 비아(25)를 형성하는 공정을 따라 형성될 수 있다.
한편, 도면에서는 차폐용 비아(26)가 제2 기판(20)의 측면으로 노출되는 형태로 형성되는 경우를 예로 들고 있다. 이는 차폐용 비아(26)를 형성한 후, 제2 기판(20)을 절단함에 따라 형성될 수 있다.
그러나, 본 발명에 따른 차폐용 비아(26)는 이에 한정되지 않으며, 기판의 내부에 모두 매립되는 형태로 형성하는 등 필요에 따라 다양한 형태로 구성될 수 있다.
또한, 외부 접속 단자(28)는 제2 기판(20)의 하면에 다수개가 배치되며, 반도체 패키지(300)와, 반도체 패키지(300)가 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
이러한 외부 접속 단자(28)는 신호 전송용 단자(28a)와 차폐용 단자(28b)를 포함할 수 있다.
신호 전송용 단자(28a)는 전자 소자(1)들과 메인 기판을 전기적으로 연결한다. 따라서, 신호 전송용 단자(28a)는 전자 소자(1)들의 개수나 종류 등에 대응하여 다수개가 형성될 수 있으며, 전극 패드(24) 상에 부착될 수 있다. 또한 신호 전송용 단자(28a)는 차폐층(60)이나 차폐용 비아(26)와 전기적으로 절연될 수 있다.
차폐용 단자(28b)는 제2 기판(20)의 하면 중 차폐용 비아(26)가 형성된 위치에 대응하여 형성된 접지 패드(24a) 상에 부착될 수 있다.
차폐용 단자(28b)는 반도체 패키지(300)가 실장되는 메인 기판(도시되지 않음)과 전기적으로 연결될 수 있다. 이때, 차폐용 단자(28b)는 메인 기판의 접지 전극(도시되지 않음)과 연결될 수 있다.
이상과 같이 구성되는 본 발명의 제3 실시예에 따른 반도체 패키지(300)는 차폐층(60), 차폐용 비아(26), 및 차폐용 단자(28b)에 의해 차폐 쉴드(shield)가 형성될 수 있다.
이러한 본 실시예에 따른 차폐 쉴드는 몰드부(50) 뿐만 아니라, 제1, 제2 기판(10, 20)의 외부를 모두 감싸는 형태로 형성된다. 따라서, 차폐 쉴드는 제1 기판(10)의 상면에 실장된 전자 소자(1)들 뿐만 아니라, 하면에 실장된 전자 소자(1)들 모두에 대해 전자파를 차폐할 수 있다.
즉, 전자 소자(1)들이 모두 차폐 쉴드의 내부에 수용되도록 배치됨에 따라, 차폐 쉴드는 반도체 패키지(300)의 외부로부터 유입되는 불필요한 전자파를 차폐하고, 전자 소자(1)들에서 발생되는 전자파가 외부로 방사되는 것을 차단할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 반도체 패키지를 개략적으로 도시한 단면도이다.
본 발명의 제4 실시예에 따른 반도체 패키지(400)는 제2 기판(20)의 캐비티(22)가 관통 구멍의 형태가 아닌, 홈의 형태로 형성된다.
이처럼 캐비티(22)를 홈의 형태로 형성하는 경우, 제2 기판(20)의 하면 전체에 전극 패드(24)나 배선 패턴을 형성할 수 있다. 따라서, 외부 접속 단자(28)를 보다 용이하게 배치할 수 있어 설계 및 활용이 용이하다.
또한, 제1 기판(10)의 하면에 실장되는 전자 소자(1)들이 외부로 노출되지 않으므로, 이들을 외부로부터 용이하게 보호할 수 있는 효과가 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 동일한 발명 사상 범위 내의 기술이라면 모두 상술한 본 발명의 실시예에 포함된다고 할 것이다.
100, 200, 300, 400 : 반도체 패키지
1 : 전자 소자 1a : 수동 소자
1b : 능동 소자 10 : 제1기판
13 : 실장용 전극 14, 25 : 도전성 비아
15 : 회로 패턴 16 : 외부 접속용 패드
17 : 접지 전극 20 : 제2 기판
22 : 캐비티 24 : 전극 패드
26 : 차폐용 비아 28 : 외부 접속 단자
28a : 신호 전송용 단자 28b : 차폐용 단자
30 : 절연층 40 : 차단부
50 : 몰드부 60 : 차폐층

Claims (8)

  1. 양면에 실장용 전극이 형성된 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
    내부에 캐비티를 구비하고 상기 캐비티 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2기판;
    상기 제1 기판과 상기 제 2기판 사이의 틈에 개재되는 절연층; 및
    상기 캐비티에 접하거나 인접하는 상기 제2 기판의 상면에 형성되어 상기 절연층의 유동을 차단하는 차단부; 를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 차단부는 홈 또는 돌기를 포함하는 반도체 패키지.
  3. 제1항에 있어서, 상기 제2 기판은,
    상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고 하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성되는 반도체 패키지.
  4. 제1항에 있어서,
    상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부; 를 더 포함하는 반도체 패키지.
  5. 제4항에 있어서,
    상기 몰드부의 외부면에 형성되어 전자파를 차폐하는 차폐층; 을 더 포함하는 반도체 패키지.
  6. 제5항에 있어서, 상기 제2 기판은,
    측면을 따라 외부로 노출된 다수의 차폐용 비아가 배치되고, 상기 차폐용 비아는 상기 차폐층과 전기적으로 연결되는 반도체 패키지.
  7. 제1항에 있어서, 상기 제2 기판은,
    측면을 따라 외부로 노출된 다수의 차폐용 비아가 배치되는 반도체 패키지.
  8. 제1항에 있어서,
    상기 차단부는 상기 제2 기판의 캐비티의 형상을 따라 형성되는 반도체 패키지.
KR1020140070556A 2014-06-11 2014-06-11 반도체 패키지 KR102207271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140070556A KR102207271B1 (ko) 2014-06-11 2014-06-11 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140070556A KR102207271B1 (ko) 2014-06-11 2014-06-11 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20150142210A true KR20150142210A (ko) 2015-12-22
KR102207271B1 KR102207271B1 (ko) 2021-01-25

Family

ID=55081554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140070556A KR102207271B1 (ko) 2014-06-11 2014-06-11 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102207271B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373960B2 (en) 2019-11-21 2022-06-28 Samsung Electro-Mechanics Co., Ltd. Electronic component module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046142A (ko) * 2009-10-28 2011-05-04 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
KR20130056570A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130062967A (ko) * 2013-05-22 2013-06-13 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110046142A (ko) * 2009-10-28 2011-05-04 삼성전기주식회사 플립칩 패키지 및 그의 제조방법
KR20130056570A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130062967A (ko) * 2013-05-22 2013-06-13 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373960B2 (en) 2019-11-21 2022-06-28 Samsung Electro-Mechanics Co., Ltd. Electronic component module

Also Published As

Publication number Publication date
KR102207271B1 (ko) 2021-01-25

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR101983142B1 (ko) 반도체 패키지
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101153570B1 (ko) 반도체 패키지 모듈
KR20120045893A (ko) 반도체 패키지 모듈
KR102149387B1 (ko) 전자 소자 모듈
US11195800B2 (en) Electronic device module and method of manufacturing the same
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR101477392B1 (ko) 전자 소자 모듈
US9780047B1 (en) Semiconductor package
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR102207271B1 (ko) 반도체 패키지
KR20120039338A (ko) 반도체 패키지
KR200478126Y1 (ko) 전자 소자 모듈
KR20180016451A (ko) 회로기판 연결 구조체
KR20110133821A (ko) 고주파 패키지
KR101350610B1 (ko) 반도체 패키지
KR20110133820A (ko) 고주파 패키지
KR20140126107A (ko) 패키지 모듈
KR20140041643A (ko) 반도체 패키지
KR20130036036A (ko) 반도체 패키지
KR20130016560A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant