KR20140136907A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20140136907A
KR20140136907A KR20140136937A KR20140136937A KR20140136907A KR 20140136907 A KR20140136907 A KR 20140136907A KR 20140136937 A KR20140136937 A KR 20140136937A KR 20140136937 A KR20140136937 A KR 20140136937A KR 20140136907 A KR20140136907 A KR 20140136907A
Authority
KR
South Korea
Prior art keywords
substrate
mounting
electronic
electronic device
substrates
Prior art date
Application number
KR20140136937A
Other languages
English (en)
Other versions
KR101983175B1 (ko
Inventor
조민기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140136937A priority Critical patent/KR101983175B1/ko
Publication of KR20140136907A publication Critical patent/KR20140136907A/ko
Application granted granted Critical
Publication of KR101983175B1 publication Critical patent/KR101983175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 및 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판;을 포함하며, 상기 제2 기판은 상기 제1 기판보다 작은 크기로 형성될 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
한국등록특허 제10-0782774호
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 및 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판;을 포함하며, 상기 제2 기판은 상기 제1 기판보다 작은 크기로 형성될 수 있다.
본 실시예에 있어서 상기 제2 기판은, 일면의 가로 길이와 세로 길이 중 적어도 어느 하나가 상기 제1 기판보다 작게 형성될 수 있다.
본 실시예에 있어서 상기 제2 기판은, 상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고, 하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 절연부를 더 포함할 수 있다.
본 실시예에 있어서 상기 절연부는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈을 충진하며 형성될 수 있다.
본 실시예에 있어서 상기 절연부는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 부분적으로 형성될 수 있다.
본 실시예에 있어서 상기 제1 기판은, 상기 제2 기판의 관통부 형상을 따라, 하면에 상기 절연부의 유동을 차단하기 위한 차단부가 형성될 수 있다.
본 실시예에 있어서 상기 차단부는, 홈 또는 돌기 형태로 형성될 수 있다.
본 실시예에 있어서 상기 차단부는, 상기 제2 기판의 관통부 형상을 따라 고리(ring) 형태로 형성될 수 있다.
본 실시예에 있어서 상기 제2 기판은, 수지층과, 상기 수지층을 관통하며 박히는 다수의 금속 기둥을 포함하여 구성될 수 있다.
본 실시예에 있어서, 상기 제2 기판의 적어도 어느 한 측면에는 도금층이 형성되고, 상기 도금층과 상기 제1 기판을 전기적으로 연결하는 측벽 접합부를 더 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 다수의 개별 모듈 실장 영역을 갖는 제1 기판을 준비하는 단계; 상기 제1 기판의 상면에 전자 소자들을 실장하는 단계; 상기 제1 기판의 하면에 전자 소자들과 다수의 제2 기판을 함께 실장하는 단계; 및 상기 개별 모듈 실장 영역에 따라 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 전자 소자를 실장하는 단계 이후, 상기 제1 기판의 상면에 몰드부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계는, 상기 제1 기판에 형성된 각 상기 개별 모듈 실장 영역에 상기 제2 기판을 각각 실장하는 단계를 포함할 수 있다.
본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계는, 상기 제1 기판의 하면에 솔더 페이스트를 도포하는 단계; 상기 솔더 페이스트 상에 상기 전자 소자들 및 상기 다수의 제2 기판을 안착시키는 단계; 및 상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 다수의 제2 기판을 상기 제1 기판의 하면에 고정 접합하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제1 기판과 상기 제2 기판들 사이에 절연부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 절연부를 형성하는 단계는, 상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 액상의 절연 물질을 주입하며 충진하는 단계일 수 있다.
본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제2 기판에 형성된 관통부 내부에 몰드부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 다수의 제2 기판을 함께 실장하는 단계 이후, 상기 제2 기판의 측면에 형성된 도금층과 상기 제1 기판을 도전성 솔더로 연결하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계는, 상기 다수의 제2 기판들 사이에 형성되는 이격 공간을 따라 상기 제1 기판을 절단하는 단계일 수 있다.
본 발명에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 그리고 제1 기판의 하면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다.
따라서, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성되므로, 양면 실장형 전자 소자 모듈의 외부 접속 단자를 용이하게 형성할 수 있다.
*또한, 본 발명에 따른 전자 소자 모듈은 제1 기판과 제2 기판을 먼저 접합한 이후에 전자 소자들을 실장하지 않고, 제2 기판과 전자 소자들을 함께 실장한다. 즉, 제1 기판의 하면에 전자 소자들과 제2 기판을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다.
이로 인해 본 실시예에 따른 전자 소자 모듈 제조 방법은 솔더 페이스트의 인쇄, 전자 소자 안착, 및 솔더 페이스트 경화 단계를 일회만 수행하여 제1 기판의 하면에 전자 소자들과 제2 기판을 실장할 수 있다.
즉, 제1 기판의 하면 상에 전자 소자들과 제2 기판을 함께 배치하여 함께 고정 접합시키므로, 전자 소자들과 제2 기판을 각각 따로 제1 기판에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.
더하여, 본 발명에 따른 제조 방법에 의하면, 제1 기판은 다수의 개별 모듈 실장 영역들이 구획된 하나의 기판을 이용하고, 제2 기판은 다수의 개별 모듈 실장 영역들에 각각 배치되는 다수의 기판들을 이용한다. 따라서 절단 공정에서 제1 기판만을 절단함에 따라 전자 소자 모듈들을 개별화할 수 있으므로, 제조가 용이하며 제조 시간도 최소화할 수 있다.
또한 본 발명에 따른 제조 방법은 제1, 제2 기판 중 하나의 기판(제1 기판)만을 절단함에 따라 하므로 다양한 이점을 얻을 수 있다.
예를 들어 절단 가공 시 제2 기판까지 함께 절단하는 경우에 비해, 기판 절단으로 인해 발생되는 미세한 더미(dummy) 가루나 더미 조각들이 발생하는 것을 최소화할 수 있다.
또한 하나의 기판만을 절단하므로 절단 가공 시 모듈에 인가되는 충격을 최소화할 수 있어 충격에 의한 품질불량을 예방할 수 있다.
더하여, 하나의 기판만을 절단하므로 절단 가공 설비의 부하를 줄일 수 있어 가공 설비의 고장을 최소화할 수 있으며, 설비의 수명을 연장할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 분해 사시도.
도 6은 도 5의 제1 기판을 개략적으로 도시한 저면 사시도.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 제1 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 제1 기판(10)은 양면에 형성되는 실장용 전극(13)과 제1 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 제1 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
또한 본 실시예에 따른 제1 기판(10)은 제2 기판이 접합되는 실장 면에 차단부(60)가 형성될 수 있다.
차단부(60)는 후술되는 절연부(50)를 형성하는 경우에 이용될 수 있으며, 특히 제1 기판(10)과 제2 기판(20) 사이에의 틈에만 절연부(50)를 형성하기 위해 구비된다.
차단부(60)는 제1 기판(10)과 제2 기판(20) 사이에 절연부(50)를 형성하는 과정(도 4f참조)에서, 제1 기판(10)과 제2 기판(20) 사이에 주입된 절연 물질이 제2 기판(20)의 관통부(22) 내부 공간으로 흘러 들어가는 것을 차단하기 위해 구비된다.
따라서 본 실시예에 따른 차단부(60)는 제2 기판(20)에 형성된 관통부(22)의 형상을 따라 연속적인 고리(ring) 형태로 형성될 수 있다. 보다 구체적으로, 본 실시예에 따른 차단부(60)는 제1 기판(10)의 하면에서 일정 깊이 파인 고리 형태의 홈으로 형성될 수 있다.
이처럼 차단부(60)가 홈의 형태로 형성되는 경우, 주입된 액상의 절연 물질은 차단부(60)와 접하는 부분에서 발생되는 표면 장력에 의하여 차단부(60)의 내부로 쉽게 유입되지 않게 된다.
그러나 본 발명에 따른 차단부(60) 구성이 이에 한정되는 것은 아니다. 예를 들어 일정 거리 돌출된 돌기의 형태로 차단부를 형성하는 등 다양한 변형이 가능하다.
이러한 차단부(60)는 제1 기판(10)을 제조하는 과정에서 미리 형성될 수 있다. 그러나 이에 한정되지 않으며, 전자 소자(1)를 실장하는 과정에서 전자 소자들(1)과 함께 구조물을 실장(돌기 형태인 경우)하여 형성하는 것도 가능하다.
제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다.
또한 본 실시예에 따른 제2 기판(20)은 내부에 관통 구멍 형태의 관통부(22)가 형성된다. 관통부(22)는 제1 기판(10)의 하면에 실장된 전자 소자들(1)이 수용되는 공간으로 이용된다. 따라서, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)은, 제1 기판(10)의 하면 중 제2 기판(20)의 관통부(22)와 대면하는 위치에만 실장될 수 있다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
이러한 제2 기판(20)은 비아가 형성된 다수의 절연층을 마련한 후, 비아들이 전기적으로 연결되도록 절연층들을 적층하는 방식으로 형성될 수 있으며, 다수의 절연층을 먼저 적층한 후 절연층 전체를 관통하는 관통 홀을 만든 후 관통 홀 내에 비아를 형성하는 방식으로 형성하는 것도 가능하다. 또한 하나의 수지층(예컨대 에폭시 등)을 마련하고, 다수의 금속 기둥(예컨대 Cu post)이 수지층을 관통하며 수지층에 박히는 형태로 형성하는 등 다양한 형태로 형성될 수 있다.
제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드(24)들을 서로 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다.
또한 제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
또한, 본 실시예에 따른 제2 기판(20)은 관통부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니다.
제2 기판(20)의 하면에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
본 실시예에 따른 외부 접속 단자(28)는 전자 소자(1)와 전기적으로 연결되는 신호 전송용 단자일 수 있다.
신호 전송용 단자는 전자 소자들(1)과 메인 기판을 전기적으로 연결한다. 따라서 신호 전송용 단자는 전자 소자들(1)의 개수나 종류 등에 대응하여 다수 개가 형성될 수 있다.
이러한 외부 접속 단자(28)는 제2 기판(20)의 하면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
특히, 본 실시예에 따른 제2 기판(20)은 제1 기판(10)보다 작은 크기로 형성될 수 있다. 즉, 제2 기판(20)의 너비(L2)가 제1 기판(10)의 너비(L1)보다 작을 수 있다.
예를 들어, 제1 기판(10)의 너비(L1)는 제2 기판(20)의 너비(L2)보다 5um 이상 크게 형성될 수 있다.
여기서, 제1 기판(01)과 제2 기판(20)의 너비는 도 3에서 가로 길이(W) 또는 세로 길이(D) 중 적어도 어느 하나일 수 있으며, 본 실시예에서는 제1 기판(10)의 가로 길이(W)와 세로 길이(D)가 모두 제2 기판(20)보다 길게 형성된다.
이는 본 실시예에 따른 전자 소자 모듈(100)을 용이하게 제조하기 위해 도출된 구성으로, 이에 대해서는 후술되는 제조 방법에서 보다 상세히 설명하기로 한다.
몰드부(30)는 제1 기판(10)의 상면에 형성되며, 제1 기판(10)의 상면에 실장된 전자 소자들(1)을 밀봉한다.
몰드부(30)는 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(30)는 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 상면에 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
또한 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)의 사이에 절연부(50)가 개재될 수 있다. 절연부(50)는 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(80, 예컨대 범프, 솔더 접합부 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 접착력을 향상시켜 접합 신뢰성을 높이는 역할을 한다.
이러한 절연부(50)는 언더필(underfill) 수지일 수 있다. 이에, 절연부(50)의 재질로는 에폭시 수지 등이 이용될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또한 본 실시예에서는 절연부(50)가 제1 기판(10)과 제2 기판(20) 사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 기판(10)과 제1 기판(10)의 하면에 실장되는 전자 소자들(1) 사이의 틈에도 개재되도록 구성할 수도 있다. 이러한 경우 제1 기판(10)의 하면에는 전체적으로 절연부(50)가 형성될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 제1 기판(10)의 하면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자들(1)이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성되므로, 외부 접속 단자(28)를 용이하게 형성할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 4a에 도시된 바와 같이 제1 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 제1 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다.
특히, 본 단계에서 준비되는 제1 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 제1 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
한편, 제1 기판(10)의 하부면에는 차단부(도 1의 60)이 형성될 수 있다. 그러나 도 4a 내지 도 4g에서는 이를 생략하여 도시하였다.
이어서, 도 4b에 도시된 바와 같이 제1 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 제1 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 4c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 제1 기판(10)의 일면 상에 몰드부(30)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 제1 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 몰드부(30)가 형성됨에 따라, 제1 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 몰드부(30)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 몰드부(30)는 제1 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 몰드부(30)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
이어서, 도 4d에 도시된 바와 같이 몰드부(30)가 형성된 제1 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 실장용 전극(13)뿐만 아니라, 외부 접속용 패드(16) 상에도 모두 인쇄된다.
다음으로, 도 4e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 제1 기판(10)의 타면에 전자 소자들(1)과 제2 기판(20)을 실장하는 단계가 수행된다.
본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을, 그리고 외부 접속용 패드(16) 상에 제2 기판(20)을 안착시키는 과정이 수행된다. 이러한 과정은 전자 소자들(1)을 먼저 안착시킨 후, 제2 기판(20)을 안착시키는 순서로 진행될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)을 먼저 안착시키거나, 제2 기판(20)과 전자 소자들(1)을 동시에 안착시키는 등 다양한 방식으로 수행될 수 있다.
한편, 본 실시예에 따른 제2 기판(20)은 제1 기판(10)과 같이 다수의 개별 모듈 실장 영역(A)을 갖는 하나의 기판으로 형성되지 않고, 각 개별 모듈 실장 실장 영역(A)에 개별적으로 부착되는 다수의 기판들로 구성될 수 있다.
즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 실장 영역(A)에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격(S) 이격되도록 제1 기판(10)에 안착될 수 있다.
이처럼 전자 소자(1)와 제2 기판(20)이 제1 기판(10)의 타면에 안착되면, 이어서 열을 가하여 솔더 페이스트(도 4d의 P)를 경화시키는 과정이 수행된다. 이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되어 솔더 접합부(80)로 형성되고, 솔더 접합부(80)에 의해 제1 기판(10)의 하면에 안착된 전자 소자들(1)과 다수의 제2 기판(20)은 제1 기판(10)에 견고하게 고정 접합되어 제1 기판(10)과 전기적, 물리적으로 연결된다.
다음으로, 도 4f에 도시된 바와 같이 제1 기판(10)과 제2 기판(20) 사이에 절연부(50)를 형성하는 단계가 수행된다. 본 단계는 제1 기판(10)과 제2 기판(20) 사이에 형성된 틈에 에폭시 수지 등과 같은 액상의 절연 물질을 주입하는 과정을 통해 수행될 수 있다.
즉, 절연부(50)는 절연 물질은 제1 기판(10)과 제2 기판(20) 사이에 형성된 틈에 충진된 후, 경화됨에 따라 형성되며, 이러한 절연부(50)에 의해 제1 기판(10)과 제2 기판(20)은 상호 간에 절연성이 확보됨과 동시에 서로 견고하게 고정 접합될 수 있다.
이때, 액상의 절연 물질은 제1 기판(10)에 형성된 차단부(도 1의 60)에 의해 유동이 차단된다. 본 실시예의 경우, 절연 물질은 홈 형태의 차단부(60) 모서리와 제2 기판(20)의 모서리에 의해 형성되는 표면 장력에 의해 흐름이 억제된다.
이로 인해 절연 물질은 차단부(60)에 의해 관통부(22)의 내부로 유입되지 않고 제1 기판(10)과 제2 기판(20) 사이에 형성되는 틈에만 충진될 수 있다.
마지막으로, 도 4g에 도시된 바와 같이, 몰드부(30)가 형성된 제1 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성하는 단계가 수행된다.
이 단계는 블레이드(70)를 이용하여 개별 모듈 실장 실장 영역(도 4f의 A)의 경계를 따라 몰드부(30)가 형성된 제1 기판(10)을 절단함에 따라 이루어질 수 있다.
본 실시예에 따른 전자 소자 모듈(100)은, 개별 모듈 실장 실장 영역(A)의 경계가 제2 기판들(20)의 이격 공간(도 4e의 S)과 대응된다. 즉, 개별 모듈 실장 실장 영역(A)의 경계를 따라 절단하는 것은 제2 기판들(10)의 이격 공간(S)을 따라 절단하는 것과 동일한 의미를 가질 수 있다.
이에 본 실시예에 따른 전자 소자 모듈(100) 제조 방법은, 블레이드(70)로 제2 기판들(20)의 이격 공간(S)을 따라 절단하므로, 제2 기판(20)은 블레이드(70)와 접촉하거나, 블레이드(70)에 의해 절단되지 않는다.
따라서 제1 기판(10)과 제2 기판(20)을 모두 절단해야 하는 경우에 비해, 절단이 공정이 용이하며, 절단에 소요되는 시간도 최소화 할 수 있다는 이점이 있다.
한편, 상기한 절단 공정에서 제2 기판(20)은 블레이드(70)와 접촉되지 않는 것이 바람직하며, 이에 본 실시예에 따른 블레이드(70)는 도 4g에 도시된 바와 같이 제2 기판(20)과 일정 거리 이격되도록 제1 기판(10)을 절단한다.
이로 인해 제1 기판(10)의 절단면과 제2 기판(20)의 외측면은 간극(T)이 형성되며, 이러한 간극(T)에 의해, 제2 기판(20)은 제1 기판(10)보다 작은 크기로 형성될 수 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)을 먼저 접합한 이후에 전자 소자들(1)을 실장하지 않고, 제2 기판(20)과 전자 소자들(1, 특히 제1 기판의 하면에 실장되는 전자 소자들)을 함께 실장한다. 즉, 제1 기판(10)의 하면에 전자 소자들(1)과 제2 기판(20)을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다.
본 실시예의 제조 과정과 다르게, 제1 기판(10)과 제2 기판(20)을 먼저 접합한 후, 제2 기판(20)의 관통부(22)를 통해 제1 기판(10)의 하면에 전자 소자들(1)을 실장하는 경우, 제1 기판(10)과 제2 기판(20)을 접합하기 위해 솔더 페이스트의 인쇄와 기판의 안착 및 솔더 페이스트 경화 단계가 수행되고, 그 이후 전자 소자들(1)을 제1 기판(10)에 실장하기 위해 상기와 동일한 단계들이 반복적으로 수행되어야 한다.
그러나 본 실시예에 따른 제조 방법에 의하면, 솔더 페이스트의 인쇄, 전자 소자(1) 안착, 및 솔더 페이스트 경화 단계를 일회만 수행하여 제1 기판(10)의 하면에 전자 소자들(1)과 제2 기판(20)을 실장할 수 있다.
즉, 제1 기판(10)의 하면 상에 전자 소자들(1)과 제2 기판(20)을 함께 배치하여 함께 고정 접합시키므로, 전자 소자들(1)과 제2 기판(20)을 각각 따로 제1 기판(10)에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.
더하여, 본 실시예에 따른 제조 방법에 의하면, 제1 기판(10)은 다수의 개별 모듈 실장 영역들(A)이 구획된 하나의 기판을 이용하고, 제2 기판(20)은 다수의 개별 모듈 실장 영역들에 각각 배치되는 다수의 기판들을 이용한다.
따라서 절단 공정에서 몰드부(30)가 형성된 제1 기판(10)만을 절단함에 따라 전자 소자 모듈들(100)을 개별화할 수 있으므로, 제조가 용이하며 제조 시간도 최소화할 수 있다.
또한 본 발명에 따른 제조 방법은 제1, 제2 기판 중 하나의 기판(제1 기판)만을 절단함에 따라 하므로 다양한 이점을 얻을 수 있다.
예를 들어 절단 가공 시 제2 기판까지 함께 절단하는 경우에 비해, 기판 절단으로 인해 발생되는 미세한 더미(dummy) 가루나 더미 조각들이 발생하는 것을 최소화할 수 있다.
또한 하나의 기판만을 절단하므로 절단 가공 시 모듈에 인가되는 충격을 최소화할 수 있어 충격에 의한 품질불량을 예방할 수 있다.
더하여, 하나의 기판만을 절단하므로 절단 가공 설비의 부하를 줄일 수 있어 가공 설비의 고장을 최소화할 수 있으며, 설비의 수명을 연장할 수 있다.
한편, 본 실시예의 경우, 제1 기판과 제2 기판이 대면하는 틈 전체에 모두 절연부가 형성되는 경우를 예로 들었으나, 본 발명의 구성이 이에 한정되는 것은 아니다.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 분해 사시도이고, 도 6은 도 5의 제1 기판을 개략적으로 도시한 저면 사시도이다.
도 5 및 도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 절연부(50)가 다수 개로 구분될 수 있다. 즉, 전술한 실시예와 같이 절연부(도 3의 50)가 일체인 하나의 구성요소로 형성되지 않고, 제1 기판(10)과 제2 기판(20)의 틈 사이 에서 부분적으로 군데군데 분산되어 형성될 수 있다.
또한, 절연부(50)의 흐름을 제어하기 위해, 제1 기판(10)의 차단부(60)는 다수의 절연부들(50) 사이에 형성될 수 있다. 즉 차단부(60)에 의해, 절연부(50)는 제2 기판(10)의 관통부(22) 내부로의 유입이 차단되고, 동시에 인접한 절연부(50)끼리 하나로 연결되는 것도 차단된다.
이에 따라, 본 실시예에 따른 절연부(50)는 제1 기판(10)과 제2 기판(20)의 사이 전체가 아닌, 특정 위치에 부분적, 선택적으로 형성될 수 있으며, 필요한 크기나 형상으로 형성될 수 있다.
이러한 본 실시예에 따른 전자 소자 모듈(200)은 다양한 방법에 의해 제조될 수 있다.
예를 들어, 액상의 절연 물질을 제1 기판(10)과 제2 기판(20)의 사이에 주입하는 과정(도 4f 참조)에서, 주입되는 양을 줄이고, 소량의 절연 물질을 여러 위치에서 부분적으로 주입함으로써 본 실시예에 따른 절연부(50)를 형성할 수 있다.
또한, 제2 기판(20)을 제1 기판(10)에 안착하기 전(도 4d의 상태) 제1 기판(10)의 타면 중 외부 접속용 패드들(16)의 사이의 공간에 군데군데 소량의 절연 물질을 도포하거나 떨어뜨린 후 제2 기판(20)을 안착시킴으로써 본 실시예에 따른 절연부(50)를 형성할 수 있다.
이처럼 절연부(50)가 다수개로 분리되어 부분적으로 형성되는 경우, 절연부(50)를 형성하는 절연 물질의 양을 줄일 수 있으므로, 제조 비용을 줄일 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 제2 기판(20)의 측면에 도금층(29)이 형성된다.
도금층(29)은 제2 기판(20)의 내부 측벽과 외부 측벽에 모두 형성될 수 있으나 본 실시예와 같이 어느 한 곳에 형성될 수도 있다.
또한 도금층(29)은 측벽 전체에 형성될 수 있으나, 부분적으로 형성하는 것도 가능하다.
이러한 도금층(29)은 측벽 접합부(90)에 의해 제1 기판(10)과 전기적으로 연결될 수 있다. 이때, 측벽 접합부(90)에 의해 제1 기판(10)의 실장용 전극에 접합될 수 있다.
측벽 접합부(90)는 도전성 솔더에 의해 형성될 수 있으며 제1 기판(10)의 타면에 형성된 패턴(예컨대 그라운드 패턴)과 제2 기판(20)의 측면에 형성된 도금층(29)을 전기적으로 연결한다.
이러한 경우, 측벽 접합부(90)는 제1 기판(10)과 제2 기판(20)을 전기적, 물리적으로 고정 접합함과 동시에, 외부로부터 전달되는 전자파를 차폐하는 차폐 쉴드(shield)의 역할도 함께 수행할 수 있다.
또한 이처럼 측벽 접합부(90)를 이용하는 경우, 전술한 실시예와 같이 제1 기판(10)과 제2 기판(20) 사이에 개재되는 절연부를 생략할 수 있다. 따라서 제조가 용이하면서도 차폐 쉴드를 용이하게 형성할 수 있다는 이점이 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
예를 들어, 전술된 실시예들에서는 제1 기판의 하면에는 몰드부가 형성되지 않는 경우를 예로 들어 설명하였다. 그러나 필요에 따라 제1 기판의 하면, 즉 제2 기판의 관통부 내부에도 몰드부를 형성하는 것도 가능하다.
또한 전술된 실시예들의 경우, 몰드부와 절연부를 구비하는 전자 소자 모듈을 예로 들어 설명하였으나, 본 발명은 이에 한정되지 않으며 필요에 따라 몰드부나 절연부 등을 생략하는 것도 가능하다.
100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극
22: 관통부 24: 전극 패드
28: 외부 접속 단자
29: 도전층
30: 몰드부
50: 절연부
80: 솔더 접합부
90: 측면 접합부

Claims (21)

  1. 양면에 실장용 전극이 형성된 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 및
    상기 제1 기판보다 작은 크기로 상기 제1 기판과 접합하여 상기 제1 기판과 틈을 형성하며, 내부에 관통부를 구비하며, 상기 관통부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들을 수용하는 제2 기판;
    을 포함하며,
    상기 제1 기판에는 외부 접속용 패드가 형성되며,
    상기 제2 기판에는 전극 패드가 형성되며,
    상기 틈에는 상기 제1 기판 및 제2 기판을 전기적으로 연결하도록 상기 외부 접속용 패드와 상기 전극 패드가 연결되는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 제2 기판은,
    일면의 가로 길이와 세로 길이 중 적어도 어느 하나가 상기 제1 기판보다 작게 형성되는 전자 소자 모듈.
  3. 제1항에 있어서, 상기 제2 기판은,
    하면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성되는 전자 소자 모듈.
  4. 제1항에 있어서,
    상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부를 더 포함하는 전자 소자 모듈.
  5. 제1항에 있어서,
    상기 틈에는 절연부를 더 포함하는 전자 소자 모듈.
  6. 제5항에 있어서, 상기 절연부는,
    상기 틈을 충진하여 형성된 언더필 수지층을 포함하는 전자 소자 모듈.
  7. 제5항에 있어서, 상기 절연부는,
    상기 틈에 부분적으로 형성되는 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 전극 패드는 상기 제2 기판의 비아와 접속하는 전자 소자 모듈.
  9. 제1항에 있어서,
    상기 제1 기판의 측면을 이루는 절단면은 상기 제2 기판의 측면보다 더 큰 전자 소자 모듈.
  10. 제9항에 있어서,
    상기 제1 기판은,
    상기 제2 기판의 관통부 형상을 따라, 하면에 상기 절연부의 유동을 차단하기 위한 차단부가 형성되며,
    상기 차단부는,
    상기 제2 기판의 관통부 형상을 따라 홈, 돌기 및 고리(ring) 형태 중 적어도 하나로 형성되는 전자 소자 모듈.
  11. 제1항에 있어서, 상기 제2 기판은,
    수지층과, 상기 수지층을 관통하며 박히는 다수의 금속 기둥을 포함하여 구성되는 전자 소자 모듈.
  12. 제1항에 있어서,
    상기 제2 기판의 적어도 어느 한 측면에는 도금층이 형성되고,
    상기 도금층과 상기 제1 기판을 전기적으로 연결하는 측벽 접합부를 더 포함하는 전자 소자 모듈.
  13. 다수의 개별 모듈 실장 영역을 갖는 제1 기판을 준비하는 단계;
    상기 제1 기판의 상면에 전자 소자들을 실장하는 단계;
    상기 제1 기판의 하면에 전자 소자들과 다수의 제2 기판을 함께 실장하는 단계; 및
    상기 개별 모듈 실장 영역에 따라 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  14. 제13항에 있어서, 상기 전자 소자를 실장하는 단계 이후,
    상기 제1 기판의 상면에 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  15. 제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계는,
    상기 제1 기판에 형성된 각 상기 개별 모듈 실장 영역에 상기 제2 기판을 각각 실장하는 단계를 포함하는 전자 소자 모듈 제조 방법.
  16. 제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계는,
    상기 제1 기판의 하면에 솔더 페이스트를 도포하는 단계;
    상기 솔더 페이스트 상에 상기 전자 소자들 및 상기 다수의 제2 기판을 안착시키는 단계; 및
    상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 다수의 제2 기판을 상기 제1 기판의 하면에 고정 접합하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  17. 제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
    상기 제1 기판과 상기 제2 기판들 사이에 절연부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  18. 제17항에 있어서, 상기 절연부를 형성하는 단계는,
    상기 제1 기판의 하면과 상기 제2 기판의 상면 사이에 형성되는 틈에 액상의 절연 물질을 주입하며 충진하는 단계인 전자 소자 모듈 제조 방법.
  19. 제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
    상기 제2 기판에 형성된 관통부 내부에 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  20. 제13항에 있어서, 상기 다수의 제2 기판을 함께 실장하는 단계 이후,
    상기 제2 기판의 측면에 형성된 도금층과 상기 제1 기판을 도전성 솔더로 연결하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  21. 제13항에 있어서, 상기 제1 기판을 절단하여 개별 전자 소자 모듈을 형성하는 단계는,
    상기 다수의 제2 기판들 사이에 형성되는 이격 공간을 따라 상기 제1 기판을 절단하는 단계인 전자 소자 모듈 제조 방법.
KR1020140136937A 2014-10-10 2014-10-10 전자 소자 모듈 및 그 제조 방법 KR101983175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140136937A KR101983175B1 (ko) 2014-10-10 2014-10-10 전자 소자 모듈 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140136937A KR101983175B1 (ko) 2014-10-10 2014-10-10 전자 소자 모듈 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130057343A Division KR101477392B1 (ko) 2013-05-21 2013-05-21 전자 소자 모듈

Publications (2)

Publication Number Publication Date
KR20140136907A true KR20140136907A (ko) 2014-12-01
KR101983175B1 KR101983175B1 (ko) 2019-05-28

Family

ID=52456997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140136937A KR101983175B1 (ko) 2014-10-10 2014-10-10 전자 소자 모듈 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101983175B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216314A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JP2004103608A (ja) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd 積層型電子部品
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
KR20090094169A (ko) * 2007-03-09 2009-09-03 가시오게산키 가부시키가이샤 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216314A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JP2004103608A (ja) * 2002-09-04 2004-04-02 Murata Mfg Co Ltd 積層型電子部品
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
KR20090094169A (ko) * 2007-03-09 2009-09-03 가시오게산키 가부시키가이샤 그의 상하면에 반도체 구성체를 갖는 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
KR101983175B1 (ko) 2019-05-28

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101477392B1 (ko) 전자 소자 모듈
US9392695B2 (en) Electric component module
US20150062854A1 (en) Electronic component module and method of manufacturing the same
KR20150053579A (ko) 전자 소자 모듈 및 그 제조 방법
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR200478126Y1 (ko) 전자 소자 모듈
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150053592A (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법
JP2014165481A (ja) 半導体素子実装体
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant