JP2014165481A - 半導体素子実装体 - Google Patents
半導体素子実装体 Download PDFInfo
- Publication number
- JP2014165481A JP2014165481A JP2013038405A JP2013038405A JP2014165481A JP 2014165481 A JP2014165481 A JP 2014165481A JP 2013038405 A JP2013038405 A JP 2013038405A JP 2013038405 A JP2013038405 A JP 2013038405A JP 2014165481 A JP2014165481 A JP 2014165481A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- spacer
- semiconductor element
- wiring
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
【解決手段】素子搭載部1a、および素子搭載部1aに沿って周設されたスペーサー接合部1bを有し、スペーサー接合部1bに複数の第1接合パッド6が形成されたベース配線基板10と、素子搭載部1a上の半導体素子Sと、下面に第2接合パッド16aを有し、上面に第3接合パッド16bを有するスペーサー配線基板20と、下面に第4接合パッド26を有するキャップ配線基板30とを具備して成る半導体素子実装体Aであって、スペーサー配線基板20は、平板上の絶縁基板20Pを切断して形成されており、上下面が切断面Fにより形成され第2および第3接合パッド16a、16bが、分割スルーホール導体16により形成されており、かつ第2接合パッド16aと第3接合パッド16bとがスペーサー配線基板20側面の配線導体層13により電気的に接続されている。
【選択図】図1
Description
半導体素子接続パッド35は、ソルダーレジスト層34に設けた開口部34a内に露出している。そして、この半導体素子接続パッド35に、半導体素子Sの電極Tを半田バンプを介して接続することにより、ベース配線基板40の素子搭載部31aに半導体素子Sが搭載される。
また、第1接合パッド36は、ソルダーレジスト層34に設けた開口部34b内に露出している。なお、半導体素子接続パッド35および第1接合パッド36の一部は、互いに電気的に接続されている。これらの第1接合パッド36には、後述するスペーサー配線基板50の第2接合パッド46aが半田バンプを介して接合される。
さらに、ベース配線基板40の下面には、外部の電気回路基板と接続するための複数の外部接続パッド37が配線導体層33の一部により形成されている。これらの外部接続パッド37は、ソルダーレジスト層34に設けた開口部34c内に露出している。これらの外部接続パッド37は、スルーホール32を介して半導体素子接続パッド35の一部に電気的に接続されている。
また、キャップ配線基板60の下面には、先述の第3接合パッド46bに対応する位置に、第4接合パッド56が配線導体層53の一部により形成されている。これらの第4接合パッド56は、ソルダーレジスト層54に設けた開口部54b内に露出している。なお、半導体素子接続パッド55および第4接合パッド56の一部は、互いに電気的に接続されている。そして、この第4接合パッド56を半田バンプを介して第3接合パッド46bに接続することにより、キャップ配線基板60がスペーサー配線基板50上に接合されるとともに、スペーサー配線基板50とキャップ配線基板60とが電気的に接続される。これにより、半導体素子Sおよび別の半導体素子Uが、ベース配線基板40およびスペーサー配線基板50およびキャップ配線基板60を介して電気的に接続されて稼働する。
また、ベース配線基板10の上面には、素子搭載部1aに沿って周設された長方形の複数のスペーサー接合部1bが形成されている。これらのスペーサー接合部1bには、スペーサー配線基板20と電気的に接続するための複数の第1接合パッド6が配線導体層3の一部により形成されている。これらの第1接合パッド6は、ソルダーレジスト層4に設けた開口部4b内に露出している。なお、半導体素子接続パッド5および第1接合パッド6の一部は、互いに電気的に接続されている。
また、ベース配線基板10の下面には、外部の電気回路基板と接続するための複数の外部接続パッド7が配線導体層3の一部により形成されている。これらの外部接続パッド7は、ソルダーレジスト層4に設けた開口部4c内に露出している。これらの外部接続パッド7は、スルーホール2を介して半導体素子接続パッド5に電気的に接続されている。
また、スペーサー配線基板20の上面には、複数の第3接合パッド16bが、分割スルーホール導体16により形成されている。
さらに、スペーサー配線基板20の側面には第2接合パッド16aと第3接合パッド16bとを電気的に接続する配線導体層13が形成されている。そして、絶縁体11および配線導体層13上にソルダーレジスト層14が被着されている。
また、キャップ配線基板30の下面には、スペーサー配線基板20の第3接合パッド16bに対応する位置に、複数の第4接合パッド26が配線導体層23の一部により形成されている。これらの第4接合パッド26は、ソルダーレジスト層24に設けた開口部24b内に露出している。そして、第4接合パッド26と第3接合パッド16bとが半田バンプを介して互いに接合される。これにより、スペーサー配線基板20の配線導体層13の一部とキャップ配線基板30の配線導体層23とが電気的に接続されている。
さらに、スペーサー接合部1bにおけるベース配線基板10とスペーサー配線基板20との隙間には封止樹脂Rが充填される。この封止樹脂Rは、ベース配線基板10とスペーサー配線基板20とを強固に接合するとともに、隙間から素子搭載部1aに水分や異物などが浸入することを防止することで半導体素子Sを保護する機能を有している。
このようなスペーサー配線基板20Bは、例えば次のように形成される。まず、上述と同様の方法で平板状の絶縁基板を形成する。このとき、ソルダーレジスト層14Bに、配線導体層13の一部を電子部品接続パッド15として露出させる開口部15aを形成しておく。次に、電子部品Dを電子部品接続パッド15に半田バンプを介して接続する。次に、電子部品Dが搭載された平板状の絶縁基板を、ダイシング装置によりスルーホールの中央部を境界にして長方体形状に切断することで、側面に電子部品Dが搭載されたスペーサー配線基板20Bが形成される。
このようなスペーサー配線基板20Cは、例えば次のように形成される。まず、先述と同様の方法で、スルーホールが形成された絶縁体11を用意する。次に、ルーター加工やブラスト加工により電子部品Dを収容するキャビティHを形成する。次に、電子部品DをキャビティHに収容した後、熱硬化性樹脂で空隙を充填して硬化させる。次に、レーザー加工により、電子部品Dに到達するビアホール17を形成する。次に、ビアホール17に導電性樹脂Jを充填する。次に、周知のサブトラクティブ法により導電性樹脂J上および絶縁体11上およびスルーホール内に所定のパターンを有する配線導体層13を形成する。次に、絶縁体11上およびスルーホール上にソルダーレジスト層14を形成する。次に、電子部品Dが埋設された平板状の絶縁基板を、ダイシング装置によりスルーホールの中央部を境界にして長方体形状に切断することで、電子部品Dが埋設されたスペーサー配線基板20Cが形成される。
1b スペーサー接合部
6 第1接合パッド
10 ベース配線基板
13 配線導体層
16 分割スルーホール導体
16a 第2接合パッド
16b 第3接合パッド
20 スペーサー配線基板
20P 平板状の絶縁基板
26 第4接合パッド
30 キャップ配線基板
A 半導体素子実装体
F 切断面
S 半導体素子
Claims (3)
- 上面に素子搭載部、および該素子搭載部に沿って周設された長方形の複数のスペーサー接合部を有し、該スペーサー接合部に複数の第1接合パッドが形成された平板状のベース配線基板と、前記素子搭載部に搭載された半導体素子と、前記スペーサー接合部上に接合されており、下面に前記第1接合パッドに半田バンプを介して接合された第2接合パッドを有し、上面に複数の第3接合パッドを有する長方体状のスペーサー配線基板と、前記スペーサー配線基板上に前記半導体素子上を覆うように接合されており、下面に前記第3接合パッドに半田バンプを介して接合された第4接合パッドを有する平板状のキャップ配線基板と、を具備して成る半導体素子実装体であって、前記スペーサー配線基板は、複数のスルーホールを有する平板状の絶縁基板を前記スルーホールの中央部を境界にして長方体形状に切断することにより形成されており、その上下面が、前記切断による切断面により形成されているとともに、前記第2接合パッドおよび第3接合パッドが、前記スルーホール内に被着させたスルーホール導体を前記切断により分割した分割スルーホール導体により形成されており、かつ前記第2接合パッドと前記第3接合パッドとが前記スペーサー配線基板の側面に被着させた配線導体層により電気的に接続されていることを特徴とする半導体素子実装体。
- 前記配線導体層上に電子部品が電気的に接続されて搭載されていることを特徴とする請求項1に記載の半導体素子実装体。
- 前記スペーサー配線基板に電子部品が埋設されているとともに、該電子部品が前記配線導体層と電気的に接続されていることを特徴とする請求項1または2に記載の半導体素子実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038405A JP2014165481A (ja) | 2013-02-28 | 2013-02-28 | 半導体素子実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038405A JP2014165481A (ja) | 2013-02-28 | 2013-02-28 | 半導体素子実装体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165481A true JP2014165481A (ja) | 2014-09-08 |
Family
ID=51615786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013038405A Pending JP2014165481A (ja) | 2013-02-28 | 2013-02-28 | 半導体素子実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165481A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080398A (ja) * | 2018-11-13 | 2020-05-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | パッケージ構造物 |
CN113573471A (zh) * | 2021-06-24 | 2021-10-29 | 广州市康珑电子有限公司 | 一种pcb板对板的连接结构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187887A (ja) * | 2001-12-21 | 2003-07-04 | Japan Aviation Electronics Industry Ltd | 基板実装構造 |
JP2005268544A (ja) * | 2004-03-18 | 2005-09-29 | Nec Saitama Ltd | 基板間接続基板および基板間接続構造 |
JP2006165268A (ja) * | 2004-12-07 | 2006-06-22 | Nitto Denko Corp | 配線回路基板およびその接続構造 |
JP2013206973A (ja) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | 表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 |
-
2013
- 2013-02-28 JP JP2013038405A patent/JP2014165481A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187887A (ja) * | 2001-12-21 | 2003-07-04 | Japan Aviation Electronics Industry Ltd | 基板実装構造 |
JP2005268544A (ja) * | 2004-03-18 | 2005-09-29 | Nec Saitama Ltd | 基板間接続基板および基板間接続構造 |
JP2006165268A (ja) * | 2004-12-07 | 2006-06-22 | Nitto Denko Corp | 配線回路基板およびその接続構造 |
JP2013206973A (ja) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | 表面実装型モジュールと該表面実装型モジュールの端子、及びそれらの製造方法、並びに表面実装型モジュール搭載基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080398A (ja) * | 2018-11-13 | 2020-05-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | パッケージ構造物 |
JP7200460B2 (ja) | 2018-11-13 | 2023-01-10 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | パッケージ構造物 |
CN113573471A (zh) * | 2021-06-24 | 2021-10-29 | 广州市康珑电子有限公司 | 一种pcb板对板的连接结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101642560B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
TWI734422B (zh) | 系統級封裝及系統級封裝的組裝方法 | |
JP2007318076A (ja) | Sipモジュール | |
KR20160066311A (ko) | 반도체 패키지 및 반도체 패키지의 제조방법 | |
KR101477392B1 (ko) | 전자 소자 모듈 | |
KR20150025129A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
WO2014175133A1 (ja) | 半導体装置及びその製造方法 | |
JP2009141169A (ja) | 半導体装置 | |
KR20150000173A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
KR20140141494A (ko) | 배선 기판 | |
KR20150058780A (ko) | 마이크로폰 패키지 및 그 실장 구조 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP2014165481A (ja) | 半導体素子実装体 | |
KR101893837B1 (ko) | 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법 | |
KR20170008048A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP6068167B2 (ja) | 配線基板およびその製造方法 | |
JP6058962B2 (ja) | 半導体素子収納用配線基板およびその製造方法 | |
JP5935188B2 (ja) | 配線基板およびその製造方法 | |
JP2017069446A (ja) | プリント配線板およびその製造方法 | |
JP2015179802A (ja) | 配線基板 | |
KR20150000174A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2014090148A (ja) | 配線基板およびその製造方法 | |
JP2018120954A (ja) | 配線基板 | |
JP2013110299A (ja) | 複合モジュール | |
TW201832298A (zh) | 電子封裝構件及其製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170207 |