JP2014165481A - Semiconductor device mounting body - Google Patents
Semiconductor device mounting body Download PDFInfo
- Publication number
- JP2014165481A JP2014165481A JP2013038405A JP2013038405A JP2014165481A JP 2014165481 A JP2014165481 A JP 2014165481A JP 2013038405 A JP2013038405 A JP 2013038405A JP 2013038405 A JP2013038405 A JP 2013038405A JP 2014165481 A JP2014165481 A JP 2014165481A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- spacer
- semiconductor element
- wiring
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
本発明は、半導体素子が実装されたベース配線基板上にスペーサー配線基板およびキャップ配線基板が順次積層されて成る半導体素子実装体に関するものである。 The present invention relates to a semiconductor element mounting body in which a spacer wiring board and a cap wiring board are sequentially laminated on a base wiring board on which a semiconductor element is mounted.
図6に、従来の半導体素子実装体Dを示す。従来の半導体素子実装体Dは、ベース配線基板40と、スペーサー配線基板50と、キャップ配線基板60とを備えている。また、半導体素子実装体Dは、複数の製品領域X2と、製品領域X2の周囲に一体的に形成された捨て代領域Y2とを有しており、製品領域X2同士の間、および製品領域X2と捨て代領域Y2との間を切断することで、個々の製品が同時に多数個製造される。
FIG. 6 shows a conventional semiconductor element mounting body D. The conventional semiconductor element mounting body D includes a
ベース配線基板40は、平板状であり、上下に貫通する複数のスルーホール32を備える絶縁板31と、絶縁板31の上下面およびスルーホール32内に被着された配線導体層33と、絶縁板31と配線導体層33の上に被着されたソルダーレジスト層34とを有している。なお、スルーホール32の内部は孔埋め樹脂により充填されている。
The
ベース配線基板40の上面中央部には、素子搭載部31aが形成されている。素子搭載部31aには、半導体素子Sの電極Tと電気的に接続するための複数の半導体素子接続パッド35が配線導体層33の一部により形成されている。また、素子搭載部31aを囲繞する位置にはスペーサー接合部31bが形成されている。スペーサー接合部31bには、スペーサー配線基板50の接合に用いる複数の第1接合パッド36が配線導体層33の一部により形成されている。
半導体素子接続パッド35は、ソルダーレジスト層34に設けた開口部34a内に露出している。そして、この半導体素子接続パッド35に、半導体素子Sの電極Tを半田バンプを介して接続することにより、ベース配線基板40の素子搭載部31aに半導体素子Sが搭載される。
また、第1接合パッド36は、ソルダーレジスト層34に設けた開口部34b内に露出している。なお、半導体素子接続パッド35および第1接合パッド36の一部は、互いに電気的に接続されている。これらの第1接合パッド36には、後述するスペーサー配線基板50の第2接合パッド46aが半田バンプを介して接合される。
さらに、ベース配線基板40の下面には、外部の電気回路基板と接続するための複数の外部接続パッド37が配線導体層33の一部により形成されている。これらの外部接続パッド37は、ソルダーレジスト層34に設けた開口部34c内に露出している。これらの外部接続パッド37は、スルーホール32を介して半導体素子接続パッド35の一部に電気的に接続されている。
An
The semiconductor
The
Further, a plurality of
スペーサー配線基板50は、素子搭載部31aを囲繞する大きさの開口部45を有するフレーム状であり、スペーサー接合部31b上に接合されている。スペーサー配線基板50は、上下に貫通する複数のスルーホール42を有する絶縁板41と、絶縁板41やスルーホール42内に被着された配線導体層43と、絶縁板41の上下面に被着されたソルダーレジスト層44とを有している。なお、スルーホール42の内部は孔埋め樹脂により充填されている。
The spacer wiring board 50 has a frame shape having an
スペーサー配線基板50の下面には、ベース配線基板40の第1接合パッド36に対応する位置に複数の第2接合パッド46aが配線導体層43の一部により形成されている。これらの第2接合パッド46aは、ソルダーレジスト層44に設けた開口部44a内に露出している。そして、これらの第2接合パッド46aと第1接合パッド36とが半田バンプを介して互いに接合されており、これによりスペーサー配線基板50がベース配線基板40上に接合されているとともに、ベース配線基板40の配線導体層33の一部とスペーサー配線基板50の配線導体43とが電気的に接続されている。また、スペーサー配線基板50の上面には、複数の第3接合パッド46bが配線導体層43の一部により形成されている。これらの第3接合パッド46bは、ソルダーレジスト層44に設けた開口部44b内に露出している。これらの第3接合パッド46bには、後述するキャップ配線基板60の第4接合パッド56が半田バンプを介して接合される。
On the lower surface of the spacer wiring substrate 50, a plurality of
キャップ配線基板60は、平板状であり、スペーサー配線基板50上に半導体素子S上を覆うように接合されている。キャップ配線基板60は、上下に貫通する複数のスルーホール52を有する絶縁板51と、配線導体層53と、ソルダーレジスト層54とを備えている。
The
キャップ配線基板60の上面には、例えば別の半導体素子Uと接続するための半導体素子接続パッド55が配線導体層53の一部により形成されている。これらの半導体素子接続パッド55は、ソルダーレジスト層54に設けた開口部54a内に露出している。そして、この半導体素子接続パッド55に別の半導体素子Uの電極Vを半田バンプを介して接続することにより、キャップ配線基板60の上面に別の半導体素子Uが搭載される。
また、キャップ配線基板60の下面には、先述の第3接合パッド46bに対応する位置に、第4接合パッド56が配線導体層53の一部により形成されている。これらの第4接合パッド56は、ソルダーレジスト層54に設けた開口部54b内に露出している。なお、半導体素子接続パッド55および第4接合パッド56の一部は、互いに電気的に接続されている。そして、この第4接合パッド56を半田バンプを介して第3接合パッド46bに接続することにより、キャップ配線基板60がスペーサー配線基板50上に接合されるとともに、スペーサー配線基板50とキャップ配線基板60とが電気的に接続される。これにより、半導体素子Sおよび別の半導体素子Uが、ベース配線基板40およびスペーサー配線基板50およびキャップ配線基板60を介して電気的に接続されて稼働する。
On the upper surface of the
Further, on the lower surface of the
ところで、近年、携帯電話や携帯型音楽プレーヤーに代表される電子機器の薄型化が進んでいる。このような薄型化の要求に対応するため、これらに使用される半導体素子実装体を構成する各配線基板についても薄型化が進められている。 By the way, in recent years, electronic devices typified by cellular phones and portable music players have been made thinner. In order to meet such demands for thinning, thinning of the wiring boards constituting the semiconductor element mounting body used for these is also underway.
ところが、配線基板の薄型化が進むにつれて、配線基板の剛性が小さくなってしまう。このため、先述の開口部45を有するスペーサー配線基板50においては、特に剛性が小さくなり配線基板の上下方向に反りが生じる場合がある。このようにスペーサー配線基板50に上下方向の反りが生じると、スペーサー配線基板50とベース配線基板40との接合間隔、あるいはスペーサー配線基板50とキャップ配線基板60との接合間隔が不均一になってしまい、これらのベース配線基板40とスペーサー配線基板50とキャップ配線基板60とを半田バンプを介して強固に接合することが困難になる。このため、ベース配線基板40とスペーサー配線基板50との接続部、あるいはスペーサー配線基板50とキャップ配線基板60との接合部分が外れて断線してしまい、半導体素子Sを安定的に稼働することができないという問題がある。
However, as the wiring board becomes thinner, the rigidity of the wiring board decreases. For this reason, in the spacer wiring board 50 having the
本発明は、半導体素子実装体を構成する薄型の配線基板同士を強固に接合することを可能にする。これにより、実装された半導体素子を安定的に稼働させることができる薄型の半導体素子実装体を提供することを課題とする。 The present invention makes it possible to firmly bond thin wiring boards constituting a semiconductor element mounting body. Accordingly, it is an object to provide a thin semiconductor element mounting body capable of stably operating a mounted semiconductor element.
本発明の半導体素子実装体は、上面に素子搭載部、および素子搭載部に沿って周設された長方形の複数のスペーサー接合部を有し、スペーサー接合部に複数の第1接合パッドが形成された平板状のベース配線基板と、素子搭載部に搭載された半導体素子と、スペーサー接合部上に接合されており、下面に第1接合パッドに半田バンプを介して接合された第2接合パッドを有し、上面に複数の第3接合パッドを有する長方体状のスペーサー配線基板と、スペーサー配線基板上に半導体素子上を覆うように接合されており、下面に第3接合パッドに半田バンプを介して接合された第4接合パッドを有する平板状のキャップ配線基板と、を具備して成る配線基板であって、スペーサー配線基板は、複数のスルーホールを有する平板状の絶縁基板をスルーホールの中央部を境界にして長方体形状に切断することにより形成されており、その上下面が、切断による切断面により形成されているとともに、第2接合パッドおよび第3接合パッドが、スルーホール内に被着させたスルーホール導体を切断により分割した分割スルーホール導体により形成されており、かつ第2接合パッドと第3接合パッドとがスペーサー配線基板の側面に被着させた配線導体層により電気的に接続されていることを特徴とするものである。 The semiconductor element mounting body of the present invention has an element mounting portion on the upper surface and a plurality of rectangular spacer joint portions provided around the element mounting portion, and a plurality of first bonding pads are formed at the spacer joint portions. A flat base wiring board, a semiconductor element mounted on the element mounting portion, and a second bonding pad bonded to the spacer bonding portion and bonded to the first bonding pad via solder bumps on the lower surface. A rectangular spacer wiring board having a plurality of third bonding pads on the upper surface and bonded to the spacer wiring board so as to cover the semiconductor element, and solder bumps are applied to the third bonding pads on the lower surface. A flat cap wiring board having a fourth bonding pad bonded thereto, wherein the spacer wiring board scans the flat insulating board having a plurality of through holes. -It is formed by cutting into a rectangular shape with the center part of the hole as a boundary, and its upper and lower surfaces are formed by cutting surfaces by cutting, and the second and third bonding pads are through-holes. A wiring conductor layer formed of a divided through-hole conductor obtained by cutting a through-hole conductor deposited in a hole and having a second bonding pad and a third bonding pad deposited on the side surface of the spacer wiring board It is electrically connected by this.
本発明の半導体素子実装体によれば、スペーサー配線基板は、平板状の絶縁基板をスルーホールの中央部を境界にして長方体形状に切断することにより形成される。さらに、その上下面は、切断による切断面により形成されており、この切断面には分割スルーホール導体により第2および第3接合パッドが形成されている。このように、切断により形成された平坦な切断面をベース配線基板およびキャップ配線基板との接合面にすることで、スペーサー配線基板とベース配線基板との接合間隔、あるいはスペーサー配線基板とキャップ配線基板との接合間隔を均一にできる。したがって、ベース配線基板とスペーサー配線基板とキャップ配線基板とを半田バンプを介して強固に接合することが可能になる。これにより、半導体素子を安定的に稼働することができる薄型の半導体素子実装体を提供することができる。 According to the semiconductor element mounting body of the present invention, the spacer wiring substrate is formed by cutting a flat insulating substrate into a rectangular shape with the central portion of the through hole as a boundary. Further, the upper and lower surfaces are formed by a cut surface by cutting, and the second and third bonding pads are formed by a divided through-hole conductor on the cut surface. In this way, the flat cut surface formed by cutting is used as a bonding surface between the base wiring board and the cap wiring board, so that the bonding interval between the spacer wiring board and the base wiring board, or the spacer wiring board and the cap wiring board. The bonding interval can be made uniform. Therefore, the base wiring board, the spacer wiring board, and the cap wiring board can be firmly bonded via the solder bumps. Thereby, the thin semiconductor element mounting body which can operate a semiconductor element stably can be provided.
次に、本発明の半導体素子実装体の実施形態の一例を図1を基に詳細に説明する。 Next, an example of an embodiment of the semiconductor element mounting body of the present invention will be described in detail with reference to FIG.
図1(a)および(b)は、本発明の実施形態の一例に係る半導体素子実装体Aの断面図および上面図である。半導体素子実装体Aは、半導体素子Sが搭載されるベース配線基板10と、スペーサー配線基板20と、キャップ配線基板30とを備えている。なお、半導体素子実装体Aは、複数の製品領域X1と、製品領域X1の周囲に一体的に形成された捨て代領域Y1とを有しており、製品領域X1同士の間、および製品領域X1と捨て代領域Y1との間を切断することで、個々の製品が同時に多数個製造される。
1A and 1B are a cross-sectional view and a top view of a semiconductor element mounting body A according to an example of an embodiment of the present invention. The semiconductor element mounting body A includes a
ベース配線基板10は、平板状であり、上下に貫通する複数のスルーホール2を有する絶縁板1と、絶縁板1の上下面およびスルーホール2内に被着された配線導体層3と、絶縁板1および配線導体層3上に被着されたソルダーレジスト層4とを有している。なお、スルーホール2の内部は孔埋め樹脂により充填されている。
The
ベース配線基板10の上面には、半導体素子Sを搭載するための素子搭載部1aが形成されている。これらの素子搭載部1aには、半導体素子Sの電極Tと電気的に接続するための複数の半導体素子接続パッド5が配線導体層3の一部により形成されている。これらの半導体素子接続パッド5は、ソルダーレジスト層4に設けた開口部4a内に露出している。そして、この半導体素子接続パッド5に半導体素子Sの電極Tを半田バンプを介して接続することにより、半導体素子Sとベース配線基板10とが電気的に接続される。
また、ベース配線基板10の上面には、素子搭載部1aに沿って周設された長方形の複数のスペーサー接合部1bが形成されている。これらのスペーサー接合部1bには、スペーサー配線基板20と電気的に接続するための複数の第1接合パッド6が配線導体層3の一部により形成されている。これらの第1接合パッド6は、ソルダーレジスト層4に設けた開口部4b内に露出している。なお、半導体素子接続パッド5および第1接合パッド6の一部は、互いに電気的に接続されている。
また、ベース配線基板10の下面には、外部の電気回路基板と接続するための複数の外部接続パッド7が配線導体層3の一部により形成されている。これらの外部接続パッド7は、ソルダーレジスト層4に設けた開口部4c内に露出している。これらの外部接続パッド7は、スルーホール2を介して半導体素子接続パッド5に電気的に接続されている。
An element mounting portion 1 a for mounting the semiconductor element S is formed on the upper surface of the
In addition, a plurality of rectangular spacer
A plurality of
このようなベース配線基板10は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁板1の両面に12〜18μm程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ50〜300μm程度のスルーホール2を複数形成する。次に、スルーホール2の内壁に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁板1上およびスルーホール2内に所定のパターンを有する配線導体層3を形成する。次に、半導体素子接続パッド5を露出させる開口部4a、および第1接合パッド6を露出させる開口部4b、および外部接続パッド7を露出させる開口部4cを有するソルダーレジスト層4を形成することでベース配線基板10が形成される。ソルダーレジスト層4は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。最後に、周知のフリップチップ技術により半導体素子Sを素子搭載部1aに搭載する。
Such a
スペーサー配線基板20は、図2に示すように、概ね長方体形状の絶縁体11と、絶縁体11上下面および側面に被着された配線導体層13と、絶縁体11に配線導体層13の一部を覆うように被着されたソルダーレジスト層14とを有している。
As shown in FIG. 2, the
スペーサー配線基板20の上面および下面は、切断により形成された平坦な切断面Fから成る。スペーサー配線基板20の下面には、第1接合パッド6に半田バンプを介して接合される第2接合パッド16aが、分割スルーホール12内に被着された配線導体層13の一部により成る分割スルーホール導体16により形成されている。そして、この第2接合パッド16aに第1接合パッド6を半田バンプを介して接続することにより、スペーサー配線基板20とベース配線基板10とが電気的に接続される。
また、スペーサー配線基板20の上面には、複数の第3接合パッド16bが、分割スルーホール導体16により形成されている。
さらに、スペーサー配線基板20の側面には第2接合パッド16aと第3接合パッド16bとを電気的に接続する配線導体層13が形成されている。そして、絶縁体11および配線導体層13上にソルダーレジスト層14が被着されている。
The upper surface and the lower surface of the
A plurality of
Further, a
このようなスペーサー配線基板20は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁体11の両面に12〜18μm程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ50〜500μm程度のスルーホールを複数形成する。このとき、スルーホールは縦横の並びに直線的に形成しておくことが好ましい。次に、スルーホール内壁に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁体11上およびスルーホール内に所定のパターンを有する配線導体層13を形成する。次に、絶縁体11および配線導体層13上にソルダーレジスト層14を形成することで、図3に示すような平板状の絶縁基板20Pを形成する。次に、平板状の絶縁基板20Pを、ダイシング装置によりスルーホールの中央部を境界にして長方体形状に切断することで、図2に示すようなスペーサー配線基板20が形成される。
Such a
キャップ配線基板30は、上下に貫通する複数のスルーホール22を有する絶縁板21と、絶縁板21の上下面およびスルーホール22内に被着された配線導体層23と、絶縁板21および配線導体層23上に被着されたソルダーレジスト層24とを有している。なお、スルーホール22の内部は孔埋め樹脂により充填されている。
The
キャップ配線基板30の上面には、例えば別の半導体素子Uの電極Vと電気的に接続するための複数の半導体素子接続パッド25が配線導体層23の一部により形成されている。これらの半導体素子接続パッド25は、ソルダーレジスト層24に設けた開口部24a内に露出している。そして、この半導体素子接続パッド25に別の半導体素子Uの電極Vを半田バンプを介して接続することにより、別の半導体素子Uとキャップ配線基板30とが電気的に接続される。
また、キャップ配線基板30の下面には、スペーサー配線基板20の第3接合パッド16bに対応する位置に、複数の第4接合パッド26が配線導体層23の一部により形成されている。これらの第4接合パッド26は、ソルダーレジスト層24に設けた開口部24b内に露出している。そして、第4接合パッド26と第3接合パッド16bとが半田バンプを介して互いに接合される。これにより、スペーサー配線基板20の配線導体層13の一部とキャップ配線基板30の配線導体層23とが電気的に接続されている。
さらに、スペーサー接合部1bにおけるベース配線基板10とスペーサー配線基板20との隙間には封止樹脂Rが充填される。この封止樹脂Rは、ベース配線基板10とスペーサー配線基板20とを強固に接合するとともに、隙間から素子搭載部1aに水分や異物などが浸入することを防止することで半導体素子Sを保護する機能を有している。
On the upper surface of the
In addition, on the lower surface of the
Further, a sealing resin R is filled in a gap between the
上述のように、本例の半導体素子実装体Aにおいては、スペーサー配線基板20は、平板状の絶縁基板20Pをスルーホールの中央部を境界にして長方体形状に切断することにより形成される。さらに、その上下面は、切断により形成された平坦な切断面Fにより形成されており、この切断面Fには分割スルーホール導体16により第2および第3接合パッド16a、16bが形成されている。このように、平坦な切断面Fをベース配線基板10およびキャップ配線基板30との接合面にすることで、スペーサー配線基板20とベース配線基板10との接合間隔、あるいはスペーサー配線基板20とキャップ配線基板30との接合間隔を均一にできるため、半田バンプを介して強固に接合することが可能になる。これにより、半導体素子Sを安定的に稼働させることができる薄型の半導体素子実装体Aを提供することができる。
As described above, in the semiconductor element mounting body A of the present example, the
なお、本発明は、上述の実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施形態の一例では、スペーサー配線基板20に電子部品が搭載されていないが、図4に示すように、スペーサー配線基板20Bの側面に電子部品Dを搭載しても良い。
このようなスペーサー配線基板20Bは、例えば次のように形成される。まず、上述と同様の方法で平板状の絶縁基板を形成する。このとき、ソルダーレジスト層14Bに、配線導体層13の一部を電子部品接続パッド15として露出させる開口部15aを形成しておく。次に、電子部品Dを電子部品接続パッド15に半田バンプを介して接続する。次に、電子部品Dが搭載された平板状の絶縁基板を、ダイシング装置によりスルーホールの中央部を境界にして長方体形状に切断することで、側面に電子部品Dが搭載されたスペーサー配線基板20Bが形成される。
In addition, this invention is not limited to an example of the above-mentioned embodiment, A various change is possible if it is a range which does not deviate from the summary of this invention. For example, in the example of the above-described embodiment, the electronic component is not mounted on the
Such a
また、例えば、上述の実施形態の一例では、スペーサー配線基板20に電子部品が埋設されていないが、図5に示すように、スペーサー配線基板20C内に電子部品Dを埋設しても良い。
このようなスペーサー配線基板20Cは、例えば次のように形成される。まず、先述と同様の方法で、スルーホールが形成された絶縁体11を用意する。次に、ルーター加工やブラスト加工により電子部品Dを収容するキャビティHを形成する。次に、電子部品DをキャビティHに収容した後、熱硬化性樹脂で空隙を充填して硬化させる。次に、レーザー加工により、電子部品Dに到達するビアホール17を形成する。次に、ビアホール17に導電性樹脂Jを充填する。次に、周知のサブトラクティブ法により導電性樹脂J上および絶縁体11上およびスルーホール内に所定のパターンを有する配線導体層13を形成する。次に、絶縁体11上およびスルーホール上にソルダーレジスト層14を形成する。次に、電子部品Dが埋設された平板状の絶縁基板を、ダイシング装置によりスルーホールの中央部を境界にして長方体形状に切断することで、電子部品Dが埋設されたスペーサー配線基板20Cが形成される。
Further, for example, in the example of the embodiment described above, the electronic component D is not embedded in the
Such a spacer wiring board 20C is formed as follows, for example. First, an
1a 素子搭載部
1b スペーサー接合部
6 第1接合パッド
10 ベース配線基板
13 配線導体層
16 分割スルーホール導体
16a 第2接合パッド
16b 第3接合パッド
20 スペーサー配線基板
20P 平板状の絶縁基板
26 第4接合パッド
30 キャップ配線基板
A 半導体素子実装体
F 切断面
S 半導体素子
DESCRIPTION OF SYMBOLS 1a
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038405A JP2014165481A (en) | 2013-02-28 | 2013-02-28 | Semiconductor device mounting body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013038405A JP2014165481A (en) | 2013-02-28 | 2013-02-28 | Semiconductor device mounting body |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014165481A true JP2014165481A (en) | 2014-09-08 |
Family
ID=51615786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013038405A Pending JP2014165481A (en) | 2013-02-28 | 2013-02-28 | Semiconductor device mounting body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014165481A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080398A (en) * | 2018-11-13 | 2020-05-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Package structure |
CN113573471A (en) * | 2021-06-24 | 2021-10-29 | 广州市康珑电子有限公司 | PCB board is to connection structure of board |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187887A (en) * | 2001-12-21 | 2003-07-04 | Japan Aviation Electronics Industry Ltd | Board mounting structure |
JP2005268544A (en) * | 2004-03-18 | 2005-09-29 | Nec Saitama Ltd | Substrate for connecting between substrates, and connecting structure between substrates |
JP2006165268A (en) * | 2004-12-07 | 2006-06-22 | Nitto Denko Corp | Wiring circuit board and its connection structure |
JP2013206973A (en) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | Surface mounting module and terminal of surface mounting module, manufacturing method therefor, and surface mounting module mounting circuit board |
-
2013
- 2013-02-28 JP JP2013038405A patent/JP2014165481A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003187887A (en) * | 2001-12-21 | 2003-07-04 | Japan Aviation Electronics Industry Ltd | Board mounting structure |
JP2005268544A (en) * | 2004-03-18 | 2005-09-29 | Nec Saitama Ltd | Substrate for connecting between substrates, and connecting structure between substrates |
JP2006165268A (en) * | 2004-12-07 | 2006-06-22 | Nitto Denko Corp | Wiring circuit board and its connection structure |
JP2013206973A (en) * | 2012-03-27 | 2013-10-07 | Shindengen Electric Mfg Co Ltd | Surface mounting module and terminal of surface mounting module, manufacturing method therefor, and surface mounting module mounting circuit board |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020080398A (en) * | 2018-11-13 | 2020-05-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Package structure |
JP7200460B2 (en) | 2018-11-13 | 2023-01-10 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | package structure |
CN113573471A (en) * | 2021-06-24 | 2021-10-29 | 广州市康珑电子有限公司 | PCB board is to connection structure of board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI734422B (en) | System-in-package and method of assembly of a system-in-package | |
KR101642560B1 (en) | Electronic component module and manufacturing method thereof | |
JP2007318076A (en) | Sip module | |
KR20160066311A (en) | semi-conductor package and manufacturing method thereof | |
KR20150025129A (en) | Electric component module and manufacturing method threrof | |
KR101477392B1 (en) | Electric component module | |
WO2014175133A1 (en) | Semiconductor device and method for manufacturing same | |
JP2009141169A (en) | Semiconductor device | |
KR20150000173A (en) | Electric component module and manufacturing method threrof | |
KR20140141494A (en) | Wiring substrate | |
KR20150058780A (en) | Microphone package and mounting structure thereof | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP2014165481A (en) | Semiconductor device mounting body | |
KR101893837B1 (en) | Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate | |
KR20170008048A (en) | Electronic component module and manufacturing method threrof | |
TW201832298A (en) | Electronic package and fabrication method thereof | |
JP6068167B2 (en) | Wiring board and manufacturing method thereof | |
JP6058962B2 (en) | Wiring substrate for housing semiconductor element and method for manufacturing the same | |
JP5935188B2 (en) | Wiring board and manufacturing method thereof | |
JP2017069446A (en) | Printed wiring board and method of manufacturing the same | |
JP2015179802A (en) | wiring board | |
KR20150000174A (en) | Electric component module and manufacturing method threrof | |
JP2014090148A (en) | Wiring board and method of manufacturing the same | |
JP2018120954A (en) | Wiring board | |
JP2013110299A (en) | Composite module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150828 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170207 |