JP2014090148A - Wiring board and method of manufacturing the same - Google Patents

Wiring board and method of manufacturing the same Download PDF

Info

Publication number
JP2014090148A
JP2014090148A JP2012240757A JP2012240757A JP2014090148A JP 2014090148 A JP2014090148 A JP 2014090148A JP 2012240757 A JP2012240757 A JP 2012240757A JP 2012240757 A JP2012240757 A JP 2012240757A JP 2014090148 A JP2014090148 A JP 2014090148A
Authority
JP
Japan
Prior art keywords
wiring board
frame
bonding pads
cutting region
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012240757A
Other languages
Japanese (ja)
Inventor
Keizo Sakurai
敬三 櫻井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2012240757A priority Critical patent/JP2014090148A/en
Publication of JP2014090148A publication Critical patent/JP2014090148A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

PROBLEM TO BE SOLVED: To provide a wiring board capable of operating a semiconductor element with stability.SOLUTION: A wiring board A comprises: a base wiring board 10 in which a plurality of product regions Xb each having an element mounting part 1a and a frame junction part 1b are formed so as to sandwich a cutting region Zb; and a frame wiring board 20 having product regions Xf corresponding to the product regions Xb and a cutting region Zf corresponding to the cutting region Zb, and having an opening 15 surrounding each element mounting part 1a. The wiring board A is formed by bonding a plurality of first bonding pads 6 provided to the frame junction parts 1b and a plurality of second bonding pads 16 provided on a lower surface of the frame wiring board 20, and filling a part between the base wiring board 10 and the frame wiring board 20 with a sealing resin 18. The first and second bonding pads 6 and 16 have zigzag two pad rows on both sides of the cutting region Z, and an interval of the bonding pads sandwiching the cutting region Z is narrower than that between the bonding pads along the cutting region Z in the two pad rows.

Description

本発明は、上面に半導体素子が搭載される素子搭載部を有するベース配線基板の上面に、素子搭載部を囲繞する開口部を有するフレーム配線基板を接合して成る配線基板およびその製造方法に関するものである。   The present invention relates to a wiring substrate formed by bonding a frame wiring substrate having an opening surrounding an element mounting portion to an upper surface of a base wiring substrate having an element mounting portion on which a semiconductor element is mounted, and a method for manufacturing the same. It is.

図５（ａ）および（ｂ）に従来の配線基板Ｂを示す。配線基板Ｂは、半導体素子Ｓが搭載されるベース配線基板３０と上にフレーム配線基板４０が接合されて成る。ここで、図５（ａ）は、図５（ｂ）に示すＷ−Ｗ間を通る断面図である。配線基板Ｂは、複数の製品領域Ｘ２と、製品領域Ｘ２の周囲に切断領域Ｚ２を挟んで一体的に形成された捨て代領域Ｙ２とを有しており、製品領域Ｘ２同士の間、および製品領域Ｘ２と捨て代領域Ｙ２との間の切断領域Ｚ２を切断することで、個々の製品が同時に多数個製造される。   5 (a) and 5 (b) show a conventional wiring board B. FIG. The wiring board B is formed by bonding a frame wiring board 40 on a base wiring board 30 on which a semiconductor element S is mounted. Here, Fig.5 (a) is sectional drawing which passes between WW shown in FIG.5 (b). The wiring board B has a plurality of product regions X2 and a disposal margin region Y2 formed integrally with the cutting region Z2 around the product region X2, and between the product regions X2 and the product By cutting the cutting area Z2 between the area X2 and the disposal margin area Y2, a large number of individual products are manufactured simultaneously.

ベース配線基板３０は、上下に貫通する複数のスルーホール２２を有する絶縁基板２１と、絶縁基板２１の上下面およびスルーホール２２内に被着された配線導体層２３と、絶縁基板２１と配線導体層２３の上に被着されたソルダーレジスト層２４とを有している。なお、スルーホール２２の内部は孔埋め樹脂により充填されている。   The base wiring board 30 includes an insulating substrate 21 having a plurality of through holes 22 penetrating vertically, a wiring conductor layer 23 deposited on the upper and lower surfaces of the insulating substrate 21 and the through holes 22, and the insulating substrate 21 and the wiring conductor. And a solder resist layer 24 deposited on the layer 23. The inside of the through hole 22 is filled with a hole filling resin.

ベース配線基板３０の上面には、半導体素子Ｓを搭載するための素子搭載部２１ａが形成されている。この素子搭載部２１ａには、半導体素子Ｓの電極Ｔと電気的に接続するための複数の半導体素子接続パッド２５が配線導体層２３の一部により形成されている。これらの半導体素子接続パッド２５は、ソルダーレジスト層２４に設けた開口部２４ａ内に露出している。そして、この半導体素子接続パッド２５に半導体素子Ｓの電極Ｔを半田バンプＨを介して接続することにより、半導体素子Ｓとベース配線基板３０とが電気的に接続される。さらに、ベース配線基板３０の上面には、フレーム配線基板４０が接合される枠状のフレーム接合部２１ｂが素子搭載部２１ａを囲繞するようにして形成されている。このフレーム接合部２１ｂには、フレーム配線基板４０と電気的に接続するための複数の第１の接合パッド２６が配線導体層２３の一部により形成されている。これらの第１の接合パッド２６は、隣接する製品領域Ｘ２間の切断領域Ｚ２を挟んで線対称な位置に配置されており、ソルダーレジスト層２４に設けた開口部２４ｂ内に露出している。なお、これらの第１の接合パッド２６と半導体素子接続パッド２５の一部とは、互いに電気的に接続されている。また、ベース配線基板３０の下面には、外部の電気回路基板と接続するための複数の外部接続パッド２７が配線導体層２３の一部により形成されている。これらの外部接続パッド２７は、ソルダーレジスト層２４に設けた開口部２４ｃ内に露出している。これらの外部接続パッド２７は、スルーホール２２を介して半導体素子接続パッド２５に電気的に接続されている。   An element mounting portion 21 a for mounting the semiconductor element S is formed on the upper surface of the base wiring board 30. A plurality of semiconductor element connection pads 25 for electrically connecting to the electrode T of the semiconductor element S are formed on the element mounting portion 21 a by a part of the wiring conductor layer 23. These semiconductor element connection pads 25 are exposed in the openings 24 a provided in the solder resist layer 24. Then, by connecting the electrode T of the semiconductor element S to the semiconductor element connection pad 25 via the solder bump H, the semiconductor element S and the base wiring board 30 are electrically connected. Further, a frame-shaped frame joining portion 21b to which the frame wiring substrate 40 is joined is formed on the upper surface of the base wiring substrate 30 so as to surround the element mounting portion 21a. A plurality of first bonding pads 26 for electrically connecting to the frame wiring board 40 are formed in the frame bonding portion 21 b by a part of the wiring conductor layer 23. These first bonding pads 26 are arranged in line-symmetric positions with a cutting region Z2 between adjacent product regions X2 interposed therebetween, and are exposed in the opening 24b provided in the solder resist layer 24. The first bonding pads 26 and a part of the semiconductor element connection pads 25 are electrically connected to each other. A plurality of external connection pads 27 for connecting to an external electric circuit board are formed on a lower surface of the base wiring board 30 by a part of the wiring conductor layer 23. These external connection pads 27 are exposed in the openings 24 c provided in the solder resist layer 24. These external connection pads 27 are electrically connected to the semiconductor element connection pads 25 through the through holes 22.

フレーム配線基板４０は、上下に貫通する複数のスルーホール３２を有する絶縁基板３１と、絶縁基板３１やスルーホール３２内に被着された配線導体層３３と、絶縁基板３１の上下面に被着されたソルダーレジスト層３４とを有している。なお、スルーホール３２の内部は孔埋め樹脂により充填されている。このフレーム配線基板４０には、素子搭載部２１ａを囲繞する大きさの開口部３５が形成されている。また、フレーム配線基板４０の下面には、ベース配線基板３０の第１の接合パッド２６に対応する位置に複数の第２の接合パッド３６が配線導体層３３の一部により形成されている。これらの第２の接合パッド３６は、ソルダーレジスト層３４に設けた開口部３４ａ内に露出している。そして、これらの第２の接合パッド３６と第１の接合パッド２６とが半田バンプＨを介して互いに接合されており、これによりベース配線基板３０の配線導体層２３の一部とフレーム配線基板４０の配線導体層３３とが電気的に接続されている。また、フレーム配線基板４０の上面には、複数の第３の接合パッド３７が配線導体層３３の一部により形成されている。これらの第３の接合パッド３７は、ソルダーレジスト層３４に設けた開口部３４ｂ内に露出している。この第３の接合パッド３７には、さらに他の配線基板や導電性の蓋体が開口部３５を覆うようにして接合される。   The frame wiring board 40 is attached to the insulating substrate 31 having a plurality of through holes 32 penetrating vertically, the wiring conductor layer 33 deposited in the insulating substrate 31 and the through holes 32, and the upper and lower surfaces of the insulating substrate 31. The solder resist layer 34 is provided. The inside of the through hole 32 is filled with a hole filling resin. The frame wiring board 40 is formed with an opening 35 having a size surrounding the element mounting portion 21a. In addition, a plurality of second bonding pads 36 are formed on a lower surface of the frame wiring board 40 by a part of the wiring conductor layer 33 at positions corresponding to the first bonding pads 26 of the base wiring board 30. These second bonding pads 36 are exposed in the opening 34 a provided in the solder resist layer 34. The second bonding pads 36 and the first bonding pads 26 are bonded to each other via the solder bumps H, whereby a part of the wiring conductor layer 23 of the base wiring board 30 and the frame wiring board 40 are connected. The wiring conductor layer 33 is electrically connected. A plurality of third bonding pads 37 are formed on part of the wiring conductor layer 33 on the upper surface of the frame wiring board 40. These third bonding pads 37 are exposed in the openings 34 b provided in the solder resist layer 34. To the third bonding pad 37, another wiring board and a conductive lid are bonded so as to cover the opening 35.

さらに、フレーム接合部２１ｂ上におけるベース配線基板３０とフレーム配線基板４０との間には、封止樹脂３８が充填されている。この封止樹脂３８は、ベース配線基板３０とフレーム配線基板４０とを強固に接合するとともに、ベース配線基板３０とフレーム配線基板４０との接合部の隙間から素子搭載部２１ａ側に水分や異物などが浸入することを防止することで半導体素子Ｓを保護する機能を有している。   Further, a sealing resin 38 is filled between the base wiring board 30 and the frame wiring board 40 on the frame joint portion 21b. The sealing resin 38 firmly bonds the base wiring board 30 and the frame wiring board 40, and moisture, foreign matter, and the like from the gap between the joints of the base wiring board 30 and the frame wiring board 40 to the element mounting portion 21 a side. Has a function of protecting the semiconductor element S by preventing intrusion.

なお、ベース配線基板３０上にフレーム配線基板４０を接合するには、以下の方法が採用されている。まず、ベース配線基板３０の第１の接合パッド２６またはフレーム配線基板４０の第２の接合パッド３６の少なくとも一方に半田バンプＨ用の半田を溶着する。半田の溶着には、半田ペーストを印刷した後にリフローさせる方法や、半田ボールを載置した後にリフローさせる方法を用いる。次に、互いに対応する第１の接合パッド２６と第２の接合パッド３６とが対向するようにベース配線基板３０上にフレーム配線基板４０を載置するとともに半田をリフローさせ、それぞれ対応する第１の接合パッド２６と第２の接合パッド３６とをリフローされた半田から成る半田バンプＨを介して接合する。このとき、フレーム接合部２１ｂ上におけるベース配線基板３０とフレーム配線基板４０との間には、半田バンプＨに対応する高さの隙間が形成される。次に、フレーム接合部２１ｂ上におけるベース配線基板３０とフレーム配線基板４０との隙間に液状の封止樹脂３８を注入するとともに硬化させる。なお、ベース配線基板３０とフレーム配線基板４０との間に液状の封止樹脂３８を注入するには、フレーム配線基板４０の上面から下面にかけて貫通する樹脂注入孔３９を複数設けておくとともに、フレーム配線基板４０の上面側から樹脂注入孔３９を介して封止樹脂３８を注入する方法が採用されている。   In order to join the frame wiring board 40 on the base wiring board 30, the following method is employed. First, solder for solder bumps H is welded to at least one of the first bonding pads 26 of the base wiring board 30 or the second bonding pads 36 of the frame wiring board 40. For solder welding, a reflow method after printing a solder paste or a reflow method after placing solder balls is used. Next, the frame wiring board 40 is placed on the base wiring board 30 so that the first bonding pad 26 and the second bonding pad 36 corresponding to each other face each other, and the solder is reflowed, so that the corresponding first bonding pads 26 and 36 are opposed to each other. The bonding pads 26 and the second bonding pads 36 are bonded via solder bumps H made of reflowed solder. At this time, a gap having a height corresponding to the solder bump H is formed between the base wiring board 30 and the frame wiring board 40 on the frame joint portion 21b. Next, a liquid sealing resin 38 is injected into the gap between the base wiring board 30 and the frame wiring board 40 on the frame bonding portion 21b and cured. In order to inject the liquid sealing resin 38 between the base wiring board 30 and the frame wiring board 40, a plurality of resin injection holes 39 penetrating from the upper surface to the lower surface of the frame wiring board 40 are provided. A method of injecting the sealing resin 38 from the upper surface side of the wiring substrate 40 through the resin injection hole 39 is employed.

ところで、ベース配線基板３０とフレーム配線基板４０との隙間に注入された液状の封止樹脂３８は、注入直後には樹脂注入孔３９を起点にして放射状に濡れ広がっていく。次に、封止樹脂３８が最初の半田バンプＨに接触すると、その半田バンプＨから張力を受けてその半田バンプＨの方向に優先的に濡れ広がっていく。そして、封止樹脂３８は、その半田バンプＨを起点にしてさらに放射状に濡れ広がり、次に最も近くに隣接する半田バンプＨに接触してその半田バンプＨの方向に優先的に濡れ広がっていくことを繰り返す。ところが、従来の配線基板Ｂのように、半田バンプＨが切断領域Ｚ２を挟んで線対称に配置されていると、切断領域Ｚ２を挟んで斜めに隣接する半田バンプＨ同士の距離が切断領域Ｚ２に沿って隣接する半田バンプＨ同士の距離よりも長くなってしまう。したがって、封止樹脂３８は、図６（ａ）に示すように、最初に接触した半田バンプＨから切断領域Ｚ２に沿って隣接する半田バンプＨに先に接触してその方向に順次優先的に濡れ広がっていく。このため、切断領域Ｚ２を挟んで対角線方向には封止樹脂３８の濡れ広がりが遅くなり、図６（ｂ）に示すように、切断領域Ｚ２上に空気が取り残されて封止樹脂３８による充填のない空隙が生じることがある。その結果、切断領域Ｚ２を切断して個々の製品を製造したときに、ベース配線基板３０とフレーム配線基板４０との隙間に露出した空隙から、水分や異物などが浸入して半導体素子Ｓの機能を損なう場合がある。   By the way, the liquid sealing resin 38 injected into the gap between the base wiring board 30 and the frame wiring board 40 wets and spreads radially starting from the resin injection hole 39 immediately after the injection. Next, when the sealing resin 38 contacts the first solder bump H, it receives tension from the solder bump H and preferentially spreads in the direction of the solder bump H. Then, the sealing resin 38 further spreads radially starting from the solder bump H, and then comes into contact with the nearest adjacent solder bump H and spreads preferentially in the direction of the solder bump H. Repeat that. However, when the solder bumps H are arranged symmetrically with respect to the cutting region Z2 as in the conventional wiring board B, the distance between the solder bumps H diagonally adjacent to each other with respect to the cutting region Z2 is the cutting region Z2. Becomes longer than the distance between the solder bumps H adjacent to each other. Accordingly, as shown in FIG. 6A, the sealing resin 38 first contacts the solder bumps H adjacent to each other along the cutting area Z2 from the solder bump H that first contacts, and sequentially preferentially in that direction. It spreads wet. For this reason, the wetting and spreading of the sealing resin 38 is delayed in the diagonal direction across the cutting region Z2, and air is left behind on the cutting region Z2 and filled with the sealing resin 38 as shown in FIG. 6B. There may be voids with no gap. As a result, when individual products are manufactured by cutting the cutting region Z2, moisture, foreign matter, etc. enter the gap exposed in the gap between the base wiring board 30 and the frame wiring board 40, and the function of the semiconductor element S May be damaged.

特開２００１−１４４３８６号公報JP 2001-144386 A

本発明は、各製品領域間の切断領域上に空隙が生じることを防いで、個々の製品におけるベース配線基板とフレーム配線基板との隙間から水分や異物などが浸入することを防止する。それにより各製品に搭載される半導体素子を安定的に作動させることができる配線基板を提供することを課題とする。   The present invention prevents a gap from being generated on a cutting region between each product region, and prevents moisture, foreign matter, and the like from entering from a gap between the base wiring substrate and the frame wiring substrate in each product. Accordingly, it is an object to provide a wiring board capable of stably operating semiconductor elements mounted on each product.

本発明の配線基板は、上面に素子搭載部および素子搭載部を囲繞する枠状のフレーム接合部を有する複数の製品領域が間に切断領域を挟んで縦横の並びに一体的に形成された平板状のベース配線基板と、ベース配線基板上に接合されており、製品領域に対応する製品領域および切断領域に対応する切断領域を有するとともに各素子搭載部を囲繞する複数の開口部を有するフレーム配線基板とを具備して成り、各フレーム接合部に設けられた複数の第１の接合パッドと、フレーム配線基板の下面における前記第１の接合パッドと対応する位置に設けられた複数の第２の接合パッドとを半田バンプを介して接合するとともに、フレーム接合部上のベース配線基板とフレーム配線基板との間に封止樹脂を充填して成る配線基板であって、第１および第２の接合パッドは、切断領域に沿う方向に切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域に沿う接合パッド同士よりも切断領域を挟んだ接合パッド同士の方が狭いことを特徴とするものである。   The wiring board of the present invention has a flat plate shape in which a plurality of product regions having an element mounting portion and a frame-shaped frame joint portion surrounding the element mounting portion on the upper surface are integrally formed vertically and horizontally with a cutting region in between. Base wiring board, and a frame wiring board that is bonded onto the base wiring board, has a product area corresponding to the product area and a cutting area corresponding to the cutting area, and has a plurality of openings surrounding each element mounting portion And a plurality of first bonding pads provided at each frame bonding portion and a plurality of second bonding pads provided at positions corresponding to the first bonding pads on the lower surface of the frame wiring board. A wiring board formed by filling a pad with a sealing resin between a base wiring board and a frame wiring board on a frame joint portion while bonding pads to each other through solder bumps. The two bonding pads have two pad rows arranged in a staggered manner adjacent to each other across the cutting region in a direction along the cutting region, and the adjacent spacing between the bonding pads in the two pad rows is the cutting region. The bonding pads sandwiching the cutting region are narrower than the bonding pads along.

本発明の配線基板の製造方法は、上面に素子搭載部および素子搭載部を囲繞する枠状のフレーム接合部を有する複数の製品領域が間に切断領域を挟んで縦横の並びに一体的に形成されるとともに、それぞれのフレーム接合部上に複数の第１の接合パッドが形成された平板状のベース配線基板と、製品領域に対応する製品領域および切断領域に対応する切断領域を有するとともに各素子搭載部を囲繞する開口部を有し、下面における第１の接合パッドに対応する位置に複数の第２の接合パッドが形成されたフレーム配線基板と、を準備する工程と、次に、ベース配線基板とフレーム配線基板とを、それぞれ対応する第１の接合パッドと第２の接合パッドとが対向するように配置するとともに、対向する第１の接合パッドと第２の接合パッドとを半田バンプを介して接合する工程と、次に、フレーム接合部上のベース配線基板とフレーム配線基板との間に封止樹脂を注入するとともに硬化させる工程と、を行なう配線基板の製造方法において、第１および第２の接合パッドは、切断領域に沿う方向に切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域に沿う接合パッド同士よりも切断領域を挟んだ接合パッド同士の方が狭いことを特徴とするものである。   In the method for manufacturing a wiring board according to the present invention, a plurality of product regions having an element mounting portion and a frame-shaped frame joint portion surrounding the element mounting portion on an upper surface are formed integrally in a vertical and horizontal manner with a cutting region interposed therebetween. In addition, a flat base wiring board having a plurality of first bonding pads formed on each frame bonding portion, a product area corresponding to the product area, and a cutting area corresponding to the cutting area, and mounting each element A frame wiring board having an opening surrounding the part and having a plurality of second bonding pads formed at positions corresponding to the first bonding pads on the lower surface, and then a base wiring board And the frame wiring board are arranged so that the corresponding first bonding pad and the second bonding pad face each other, and the first bonding pad and the second bonding pad that face each other are arranged. In the method of manufacturing a wiring board, the step of bonding through the bumps and the step of injecting a sealing resin between the base wiring board on the frame bonding portion and the frame wiring board and curing the sealing resin, The first and second bonding pads have two pad rows arranged in a staggered manner adjacent to each other across the cutting region in a direction along the cutting region, and the adjacent spacing between the bonding pads in the two pad rows However, the bonding pads sandwiching the cutting region are narrower than the bonding pads along the cutting region.

本発明の配線基板によれば、第１および第２の接合パッドは、切断領域に沿う方向に切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列における接合パッド同士の隣接間隔が切断領域に沿う接合パッド同士よりも切断領域を挟んだ接合パッド同士の方が狭い状態に配置されている。したがって、ベース配線基板とフレーム配線基板との間に液状の封止樹脂を注入するときに、封止樹脂が最初に接触した半田バンプを起点にして濡れ広がっていくと、切断領域に沿って隣接する接合パッドよりも切断領域を挟んで隣接する接合パッドに先に接触してさらにその接合パッドを起点に切断領域を挟んで千鳥状に配置された半田バンプを順次伝って切断領域上に優先的に濡れ広がっていく。さらに、切断領域上に濡れ広がった封止樹脂は切断領域を挟んだ両側に濡れ広がっていく。それにより、切断領域上に空隙が生じることを防止することができる。その結果、各製品に搭載される半導体素子を安定的に作動させることが可能な配線基板を提供することができる。   According to the wiring board of the present invention, the first and second bonding pads are adjacent to each other in the two pad rows arranged in a staggered manner adjacent to each other across the cutting region in the direction along the cutting region. However, the bonding pads sandwiching the cutting region are arranged in a narrower state than the bonding pads along the cutting region. Therefore, when liquid sealing resin is injected between the base wiring board and the frame wiring board, if the sealing resin wets and spreads starting from the solder bump that first contacts, it is adjacent along the cutting area. Prior to contact with the adjacent bonding pads across the cutting area, the solder pads arranged in a staggered manner with the cutting pad as a starting point are sequentially transferred to the cutting area. It spreads wet. Further, the sealing resin wet and spread on the cutting area spreads wet on both sides of the cutting area. Thereby, it can prevent that a space | gap arises on a cutting area | region. As a result, it is possible to provide a wiring board capable of stably operating semiconductor elements mounted on each product.

本発明の配線基板の製造方法によれば、隣接する製品領域の間で、第１および第２の接合パッドを、切断領域に沿う方向に切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列における接合パッド同士の隣接間隔が切断領域に沿う接合パッド同士よりも切断領域を挟んだ接合パッド同士の方が狭い状態に配置しておき、第１の接合パッドと第２の接合パッドを半田バンプを介して接合した後、ベース配線基板およびフレーム配線基板の隙間に封止樹脂を注入する。したがって、ベース配線基板とフレーム配線基板との間に液状の封止樹脂を注入するときに、封止樹脂が最初に接触した半田バンプを起点にして濡れ広がっていくと、切断領域に沿って隣接する接合パッドよりも切断領域を挟んで隣接する接合パッドに先に接触してさらにその接合パッドを起点に切断領域を挟んで千鳥状に配置された半田バンプを順次伝って切断領域上に優先的に濡れ広がっていく。さらに、切断領域上に濡れ広がった封止樹脂は切断領域を挟んだ両側に濡れ広がっていく。それにより、切断領域上に空隙が生じることを防止することができる。その結果、各製品に搭載される半導体素子を安定的に作動させることが可能な配線基板を提供することができる。   According to the method for manufacturing a wiring board of the present invention, between the adjacent product regions, the first and second bonding pads are arranged in a staggered manner adjacent to each other across the cutting region in a direction along the cutting region. In the pad row of the row, the adjoining distance between the bonding pads is arranged so that the bonding pads sandwiching the cutting region are narrower than the bonding pads along the cutting region, and the first bonding pad and the second bonding are arranged. After bonding the pads via the solder bumps, a sealing resin is injected into the gap between the base wiring board and the frame wiring board. Therefore, when liquid sealing resin is injected between the base wiring board and the frame wiring board, if the sealing resin wets and spreads starting from the solder bump that first contacts, it is adjacent along the cutting area. Prior to contact with the adjacent bonding pads across the cutting area, the solder pads arranged in a staggered manner with the cutting pad as a starting point are sequentially transferred to the cutting area. It spreads wet. Further, the sealing resin wet and spread on the cutting area spreads wet on both sides of the cutting area. Thereby, it can prevent that a space | gap arises on a cutting area | region. As a result, it is possible to provide a wiring board capable of stably operating semiconductor elements mounted on each product.

図１（ａ）および（ｂ）は、本発明の配線基板の実施の形態の一例を示す概略断面図および平面図である。1A and 1B are a schematic cross-sectional view and a plan view showing an example of an embodiment of a wiring board according to the present invention. 図２は、図１に示すベース配線基板の切断領域付近の拡大平面図である。FIG. 2 is an enlarged plan view of the vicinity of the cutting region of the base wiring board shown in FIG. 図３（ａ）および（ｂ）は、本発明のベース配線基板とフレーム配線基板との間を濡れ広がる封止樹脂の状態を示す模式図である。3A and 3B are schematic views showing the state of the sealing resin that spreads between the base wiring board and the frame wiring board of the present invention. 図４（ａ）〜（ｃ）は、本発明の配線基板の製造方法における工程ごとの状態を示す概略断面図である。4 (a) to 4 (c) are schematic cross-sectional views showing states for respective steps in the method for manufacturing a wiring board of the present invention. 図５（ａ）および（ｂ）は、従来の配線基板の実施の形態の一例を示す概略断面図および平面図である。5A and 5B are a schematic cross-sectional view and a plan view showing an example of an embodiment of a conventional wiring board. 図６（ａ）および（ｂ）は、従来のベース配線基板とフレーム配線基板との間を濡れ広がる封止樹脂の状態を示す模式図である。FIGS. 6A and 6B are schematic views showing a state of the sealing resin that spreads between the conventional base wiring board and the frame wiring board.

次に、本発明の配線基板の実施形態の一例を図１〜図３を基に詳細に説明する。   Next, an example of an embodiment of the wiring board according to the present invention will be described in detail with reference to FIGS.

図１（ａ）および（ｂ）に本発明の実施形態の一例である配線基板Ａを示す。配線基板Ａは、半導体素子Ｓが搭載されるベース配線基板１０と上にフレーム配線基板２０が接合されて成る。ここで、図１（ａ）は、図１（ｂ）に示すＶ−Ｖ間を通る断面図である。配線基板Ａは、複数の製品領域Ｘと、製品領域Ｘの周囲に切断領域Ｚを挟んで一体的に形成された捨て代領域Ｙとを有しており、製品領域Ｘ同士の間、および製品領域Ｘと捨て代領域Ｙとの間の切断領域Ｚを切断することで、個々の製品が同時に多数個製造される。なお、後述のベース配線基板１０およびフレーム配線基板２０における製品領域Ｘに対応する部分をＸｂおよびＸｆ、捨て代領域Ｙに対応する部分をＹｂおよびＹｆ、切断領域Ｚに対応する部分をＺｂおよびＺｆの符号を付して説明する。   1A and 1B show a wiring board A which is an example of an embodiment of the present invention. The wiring board A is formed by bonding a frame wiring board 20 on a base wiring board 10 on which a semiconductor element S is mounted. Here, Fig.1 (a) is sectional drawing which passes between VV shown in FIG.1 (b). The wiring board A has a plurality of product areas X, and a disposal margin area Y formed integrally with the cutting area Z around the product area X, and between the product areas X and the product By cutting the cutting area Z between the area X and the disposal margin area Y, a large number of individual products are manufactured at the same time. In the base wiring board 10 and the frame wiring board 20, which will be described later, portions corresponding to the product region X are Xb and Xf, portions corresponding to the disposal margin region Y are Yb and Yf, and portions corresponding to the cutting region Z are Zb and Zf. This will be described with reference numerals.

ベース配線基板１０は、上下に貫通する複数のスルーホール２を有する絶縁基板１と、絶縁基板１の上下面およびスルーホール２内に被着された配線導体層３と、絶縁基板１および配線導体層３上に被着されたソルダーレジスト層４とを有している。なお、スルーホール２の内部は孔埋め樹脂により充填されている。   The base wiring substrate 10 includes an insulating substrate 1 having a plurality of through-holes 2 penetrating vertically, a wiring conductor layer 3 deposited on the upper and lower surfaces of the insulating substrate 1 and the through-hole 2, and the insulating substrate 1 and the wiring conductor. And a solder resist layer 4 deposited on the layer 3. The inside of the through hole 2 is filled with a hole filling resin.

ベース配線基板１０の上面には、半導体素子Ｓを搭載するための素子搭載部１ａが形成されている。この素子搭載部１ａには、半導体素子Ｓの電極Ｔと電気的に接続するための複数の半導体素子接続パッド５が配線導体層３の一部により形成されている。これらの半導体素子接続パッド５は、ソルダーレジスト層４に設けた開口部４ａ内に露出している。そして、この半導体素子接続パッド５に半導体素子Ｓの電極Ｔを半田バンプＨを介して接続することにより、半導体素子Ｓとベース配線基板１０とが電気的に接続される。
さらに、ベース配線基板１０の上面には、フレーム配線基板２０が接合される枠状のフレーム接合部１ｂが素子搭載部１ａを囲繞するようにして形成されている。このフレーム接合部１ｂには、フレーム配線基板２０と電気的に接続するための複数の第１の接合パッド６が配線導体層３の一部により形成されている。そして、第１の接合パッド６は、切断領域Ｚｂに沿う方向に切断領域Ｚｂを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚｂに沿う接合パッド同士よりも切断領域Ｚｂを挟んだ接合パッド同士の方が狭い状態に形成されている。これらの第１の接合パッド６は、ソルダーレジスト層４に設けた開口部４ｂ内に露出している。なお、これらの第１の接合パッド６と半導体素子接続パッド５の一部とは、互いに電気的に接続されている。
また、ベース配線基板１０の下面には、外部の電気回路基板と接続するための複数の外部接続パッド７が配線導体層３の一部により形成されている。これらの外部接続パッド７は、ソルダーレジスト層４に設けた開口部４ｃ内に露出している。これらの外部接続パッド７は、スルーホール２を介して半導体素子接続パッド５に電気的に接続されている。さらにベース配線基板１０には、その下面からフレーム接合部１ｂ上面にかけて貫通する樹脂注入孔８が複数形成されている。この樹脂注入孔８を介して後述する封止樹脂１８がベース配線基板１０のフレーム接合部１ｂとフレーム配線基板２０との間に充填されている。 An element mounting portion 1 a for mounting the semiconductor element S is formed on the upper surface of the base wiring board 10. In the element mounting portion 1 a, a plurality of semiconductor element connection pads 5 for electrical connection with the electrodes T of the semiconductor element S are formed by a part of the wiring conductor layer 3. These semiconductor element connection pads 5 are exposed in the openings 4 a provided in the solder resist layer 4. Then, by connecting the electrode T of the semiconductor element S to the semiconductor element connection pad 5 via the solder bump H, the semiconductor element S and the base wiring board 10 are electrically connected.
Further, a frame-shaped frame joint portion 1b to which the frame wiring substrate 20 is joined is formed on the upper surface of the base wiring substrate 10 so as to surround the element mounting portion 1a. A plurality of first bonding pads 6 for electrical connection with the frame wiring board 20 are formed in the frame bonding portion 1 b by a part of the wiring conductor layer 3. The first bonding pads 6 have two pad rows arranged in a staggered manner adjacent to each other across the cutting region Zb in the direction along the cutting region Zb, and between the bonding pads in the two pad rows. The adjacent pads are formed so that the bonding pads sandwiching the cutting region Zb are narrower than the bonding pads along the cutting region Zb. These first bonding pads 6 are exposed in the openings 4 b provided in the solder resist layer 4. The first bonding pads 6 and a part of the semiconductor element connection pads 5 are electrically connected to each other.
A plurality of external connection pads 7 for connecting to an external electric circuit board are formed on a lower surface of the base wiring board 10 by a part of the wiring conductor layer 3. These external connection pads 7 are exposed in the openings 4 c provided in the solder resist layer 4. These external connection pads 7 are electrically connected to the semiconductor element connection pads 5 through the through holes 2. Further, the base wiring board 10 is formed with a plurality of resin injection holes 8 penetrating from the lower surface to the upper surface of the frame joint portion 1b. A sealing resin 18 described later is filled between the frame joint portion 1 b of the base wiring substrate 10 and the frame wiring substrate 20 through the resin injection hole 8.

フレーム配線基板２０は、上下に貫通する複数のスルーホール１２を有する絶縁基板１１と、絶縁基板１１やスルーホール１２内に被着された配線導体層１３と、絶縁基板１１の上下面に被着されたソルダーレジスト層１４とを有している。なお、スルーホール１２の内部は孔埋め樹脂により充填されている。このフレーム配線基板２０には、素子搭載部１ａを囲繞する大きさの開口部１５が形成されている。また、フレーム配線基板２０の下面にはベース配線基板１０の第１の接合パッド６に対応する位置に複数の第２の接合パッド１６が配線導体層１３の一部により形成されている。したがって、第２の接合パッド１６は、切断領域Ｚｆに沿う方向に切断領域Ｚｆを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚｆに沿う接合パッド同士よりも切断領域Ｚｆを挟んだ接合パッド同士の方が狭い状態に形成されている。これらの第２の接合パッド１６は、ソルダーレジスト層１４に設けた開口部１４ａ内に露出している。
そして、これらの第２の接合パッド１６と第１の接合パッド６とが半田バンプＨを介して互いに接合されており、これによりベース配線基板１０の配線導体層３の一部とフレーム配線基板２０の配線導体層１３とが電気的に接続されている。
また、フレーム配線基板２０の上面には、複数の第３の接合パッド１７が配線導体層１３の一部により形成されている。これらの第３の接合パッド１７は、ソルダーレジスト層１４に設けた開口部１４ｂ内に露出している。この第３の接合パッド１７には、さらに他の配線基板や導電性の蓋体が開口部１５を覆うようにして接合される。
さらに、フレーム接合部１ｂにおけるベース配線基板１０とフレーム配線基板２０との間には、封止樹脂１８が充填されている。この封止樹脂１８は、ベース配線基板１０とフレーム配線基板２０とを強固に接合するとともに、ベース配線基板１０とフレーム配線基板２０との接合部から素子搭載部１ａ側に水分や異物などが隙間に浸入することを防止することで半導体素子Ｓを保護する機能を有している。 The frame wiring board 20 is attached to an insulating substrate 11 having a plurality of through holes 12 penetrating vertically, a wiring conductor layer 13 deposited in the insulating substrate 11 and the through holes 12, and upper and lower surfaces of the insulating substrate 11. The solder resist layer 14 is provided. The inside of the through hole 12 is filled with a hole filling resin. The frame wiring board 20 is formed with an opening 15 having a size surrounding the element mounting portion 1a. Also, a plurality of second bonding pads 16 are formed on a lower surface of the frame wiring board 20 by a part of the wiring conductor layer 13 at positions corresponding to the first bonding pads 6 of the base wiring board 10. Therefore, the second bonding pads 16 have two pad rows arranged in a staggered manner adjacent to each other across the cutting region Zf in the direction along the cutting region Zf, and the bonding pads in the two pad rows are connected to each other. The adjacent pads are formed so that the bonding pads sandwiching the cutting region Zf are narrower than the bonding pads along the cutting region Zf. These second bonding pads 16 are exposed in the openings 14 a provided in the solder resist layer 14.
The second bonding pads 16 and the first bonding pads 6 are bonded to each other via the solder bumps H, whereby a part of the wiring conductor layer 3 of the base wiring board 10 and the frame wiring board 20 are connected. These wiring conductor layers 13 are electrically connected.
A plurality of third bonding pads 17 are formed on part of the wiring conductor layer 13 on the upper surface of the frame wiring board 20. These third bonding pads 17 are exposed in the openings 14 b provided in the solder resist layer 14. Further, another wiring substrate or a conductive lid is bonded to the third bonding pad 17 so as to cover the opening 15.
Further, a sealing resin 18 is filled between the base wiring board 10 and the frame wiring board 20 in the frame joint portion 1b. The sealing resin 18 firmly bonds the base wiring board 10 and the frame wiring board 20, and removes moisture, foreign matter, and the like from the joint between the base wiring board 10 and the frame wiring board 20 to the element mounting portion 1 a side. The semiconductor element S is protected by preventing it from entering.

絶縁基板１、１１は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。また、配線導体層３、１３は例えば銅箔や銅めっき等の良導電性材料により形成されている。そして、ソルダーレジスト層４、１４は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を硬化させた電気絶縁材料から成る。   The insulating substrates 1 and 11 are made of an electrically insulating material in which a glass cloth is impregnated with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin. The wiring conductor layers 3 and 13 are made of a highly conductive material such as copper foil or copper plating. The solder resist layers 4 and 14 are made of an electrically insulating material obtained by curing a photosensitive thermosetting resin such as an acrylic-modified epoxy resin.

なお、図２にベース配線基板１０の切断領域Ｚ付近の拡大図を示す。図２のように、本例の配線基板Ａにおいては、第１および第２（不図示）の接合パッド６および１６は、切断領域Ｚに沿う方向に切断領域Ｚを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有している。さらに、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚに沿う接合パッド同士の間隔ｄ２よりも、切断領域Ｚを挟んだ接合パッド同士の間隔ｄ１の方が狭い状態で配置されている。したがって、ベース配線基板１０とフレーム配線基板２０との間に液状の封止樹脂１８を注入するときに、封止樹脂１８が最初に接触した半田バンプＨを起点にして濡れ広がっていくと、図３（ａ）に示すように、切断領域Ｚに沿って隣接する接合パッドよりも切断領域Ｚを挟んで隣接する接合パッドに先に接触して濡れ広がる。さらに、図３（ｂ）に示すように、その接合パッドを起点に切断領域Ｚを挟んで千鳥状に配置された半田バンプＨを順次伝って切断領域Ｚ上に優先的に濡れ広がっていく。さらに、切断領域Ｚ上に濡れ広がった封止樹脂１８は切断領域Ｚを挟んだ両側に濡れ広がっていく。それにより、切断領域Ｚ上に空隙が生じることを防止することができる。その結果、各製品に搭載される半導体素子Ｓを安定的に作動させることが可能な配線基板Ａを提供することができる。   FIG. 2 shows an enlarged view near the cutting region Z of the base wiring board 10. As shown in FIG. 2, in the wiring board A of the present example, the first and second (not shown) bonding pads 6 and 16 are staggered adjacent to each other across the cutting region Z in the direction along the cutting region Z. Two pad rows are arranged in a line. Further, the adjacent distance between the bonding pads in the two rows of pads is arranged such that the distance d1 between the bonding pads sandwiching the cutting area Z is narrower than the distance d2 between the bonding pads along the cutting area Z. Yes. Therefore, when the liquid sealing resin 18 is injected between the base wiring board 10 and the frame wiring board 20, if the sealing resin 18 wets and spreads starting from the solder bump H that first contacts, FIG. As shown in FIG. 3 (a), the contact pads adjacent to each other with the cutting region Z sandwiched between the bonding pads adjacent to each other along the cutting region Z are spread before being wet. Furthermore, as shown in FIG. 3B, the solder bumps H arranged in a staggered manner with the cutting pad Z as a starting point are sequentially transferred to the cutting area Z and spread preferentially on the cutting area Z. Furthermore, the sealing resin 18 that spreads on the cutting region Z wets and spreads on both sides of the cutting region Z. Thereby, it is possible to prevent a void from being generated on the cutting region Z. As a result, it is possible to provide a wiring board A that can stably operate the semiconductor element S mounted on each product.

次に、本発明の配線基板の製造方法の一例について、図４（ａ）〜（ｃ）を基にして詳細に説明する。なお、図４（ａ）〜（ｃ）において、図１を基に説明した配線基板Ａと同一の箇所には同一の符号を付し、その詳細な説明は省略する。まず、図４（ａ）に示すように、ベース配線基板１０とフレーム配線基板２０とを準備する。   Next, an example of a method for manufacturing a wiring board according to the present invention will be described in detail with reference to FIGS. 4A to 4C, the same reference numerals are given to the same portions as those of the wiring board A described with reference to FIG. 1, and the detailed description thereof is omitted. First, as shown in FIG. 4A, a base wiring board 10 and a frame wiring board 20 are prepared.

ベース配線基板１０は、上述したように、上下に貫通する複数のスルーホール２を有する絶縁基板１と、絶縁基板１の上下面およびスルーホール２内に被着された配線導体層３と、絶縁基板１および配線導体層３上に被着されたソルダーレジスト層４とを有している。
ベース配線基板１０の上面には、素子搭載部１ａおよび素子搭載部１ａを囲繞する枠状のフレーム接合部１ｂが形成されている。素子搭載部１ａには、複数の半導体素子接続パッド５が形成されている。また、フレーム接合部１ｂには、複数の第１の接合パッド６が形成されている。第１の接合パッド６は、切断領域Ｚｂに沿う方向に切断領域Ｚｂを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚｂに沿う接合パッド同士よりも切断領域Ｚｂを挟んだ接合パッド同士の方が狭い状態に形成されている。
ベース配線基板１０の下面には外部接続パッド７が形成されている。そして半導体素子接続パッド５と第１の接合パッド６と外部接続パッド７とは、対応するもの同士が電気的に接続されている。
上面側のソルダーレジスト層４はベース配線基板１０上面の素子搭載部１ａからフレーム接合部１ｂにかけて被着されている。上面側のソルダーレジスト層４は、素子搭載部１ａにおいて半導体素子接続パッド５を露出させる開口部４ａを有しているとともに、フレーム接合部１ｂにおいて第１の接合パッド６を露出させる開口部４ｂを有している。下面側のソルダーレジスト層４は、外部接続パッド７を露出させる開口部４ｃを有している。さらに、ベース配線基板１０は、その下面からフレーム接合部１ｂ上面にかけて貫通する複数の樹脂注入孔８を有している。 As described above, the base wiring substrate 10 is insulated from the insulating substrate 1 having a plurality of through holes 2 penetrating vertically, the wiring conductor layer 3 deposited in the upper and lower surfaces of the insulating substrate 1 and the through holes 2, And a solder resist layer 4 deposited on the substrate 1 and the wiring conductor layer 3.
On the upper surface of the base wiring board 10, an element mounting portion 1a and a frame-shaped frame joint portion 1b surrounding the element mounting portion 1a are formed. A plurality of semiconductor element connection pads 5 are formed on the element mounting portion 1a. A plurality of first bonding pads 6 are formed on the frame bonding portion 1b. The first bonding pads 6 have two pad rows arranged in a staggered manner adjacent to each other across the cutting region Zb in the direction along the cutting region Zb, and the adjacent spacing between the bonding pads in the two pad rows. However, the bonding pads sandwiching the cutting region Zb are narrower than the bonding pads along the cutting region Zb.
External connection pads 7 are formed on the lower surface of the base wiring board 10. The semiconductor element connection pads 5, the first bonding pads 6, and the external connection pads 7 are electrically connected to each other.
The solder resist layer 4 on the upper surface side is deposited from the element mounting portion 1a on the upper surface of the base wiring substrate 10 to the frame joint portion 1b. The solder resist layer 4 on the upper surface side has an opening 4a that exposes the semiconductor element connection pad 5 in the element mounting portion 1a, and an opening 4b that exposes the first bonding pad 6 in the frame joint 1b. Have. The solder resist layer 4 on the lower surface side has an opening 4 c that exposes the external connection pad 7. Furthermore, the base wiring board 10 has a plurality of resin injection holes 8 penetrating from the lower surface to the upper surface of the frame joint portion 1b.

このようなベース配線基板１０は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁板の両面に１２〜１８μｍ程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ５０〜３００μｍ程度のスルーホール２を複数形成する。次に、スルーホール２の内壁に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁板上およびスルーホール２内に所定のパターンを有する配線導体層３を形成する。次に、半導体素子接続パッド５を露出させる開口部４ａおよび第１の接合パッド６を露出させる開口部４ｂを有する上面側のソルダーレジスト層４ならびに外部接続パッド７を露出させる開口部４ｃを有する下面側のソルダーレジスト層４を形成する。次に、フレーム接合部１ｂに上面から下面に貫通するφ０．８〜２ｍｍ程度の樹脂注入孔８をドリル加工により形成することでベース配線基板１０が形成される。   Such a base wiring board 10 is formed as follows, for example. First, a double-sided copper-clad plate in which a copper foil of about 12 to 18 μm is coated on both sides of an insulating plate formed by impregnating a glass cloth with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin is prepared. Next, a plurality of through holes 2 having a diameter of about 50 to 300 μm are formed by drilling, laser processing, or blasting. Next, a copper plating layer is deposited on the inner wall of the through hole 2, and the wiring conductor layer 3 having a predetermined pattern is formed on the insulating plate and in the through hole 2 by a known subtractive method. Next, the solder resist layer 4 on the upper surface side having the opening 4a exposing the semiconductor element connection pad 5 and the opening 4b exposing the first bonding pad 6, and the lower surface having the opening 4c exposing the external connection pad 7 are provided. The solder resist layer 4 on the side is formed. Next, the base wiring board 10 is formed by forming a resin injection hole 8 of about φ0.8 to 2 mm penetrating from the upper surface to the lower surface in the frame joint portion 1b.

フレーム配線基板２０は、上述したように、上下に貫通する複数のスルーホール１２を有する絶縁基板１１と、絶縁基板１１やスルーホール１２内に被着された配線導体層１３と、絶縁基板１１の上下面に被着されたソルダーレジスト層１４とを有している。そして、ベース配線基板１０の素子搭載部１ａに対応する位置に素子搭載部１ａを囲繞する大きさの開口部１５を有している。
フレーム配線基板２０の下面には、ベース配線基板１０における第１の接合パッド６に対応する位置に複数の第２の接合パッド１６が形成されている。したがって、切断領域Ｚｆに沿う方向に切断領域Ｚｆを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚｆに沿う接合パッド同士よりも切断領域Ｚｆを挟んだ接合パッド同士の方が狭い状態に形成されている。フレーム配線基板２０の上面には、第３の接合パッド１７が形成されている。下面側のソルダーレジスト層１４は、第２の接合パッド１６を露出させる開口部１４ａを有している。上面側のソルダーレジスト層１４は、第３の接合パッド１７を露出させる開口部１４ｂを有している。 As described above, the frame wiring board 20 includes the insulating substrate 11 having a plurality of through holes 12 penetrating vertically, the wiring substrate layer 13 deposited in the insulating substrate 11 and the through holes 12, and the insulating substrate 11. And a solder resist layer 14 deposited on the upper and lower surfaces. An opening 15 having a size surrounding the element mounting portion 1 a is provided at a position corresponding to the element mounting portion 1 a of the base wiring board 10.
On the lower surface of the frame wiring board 20, a plurality of second bonding pads 16 are formed at positions corresponding to the first bonding pads 6 in the base wiring board 10. Therefore, two pad rows are arranged adjacent to each other in a zigzag manner across the cutting region Zf in the direction along the cutting region Zf, and the adjacent spacing between the bonding pads in the two pad rows is along the cutting region Zf. The bonding pads sandwiching the cutting region Zf are formed in a narrower state than the bonding pads. A third bonding pad 17 is formed on the upper surface of the frame wiring board 20. The solder resist layer 14 on the lower surface side has an opening 14 a that exposes the second bonding pad 16. The solder resist layer 14 on the upper surface side has an opening 14 b that exposes the third bonding pad 17.

このようなフレーム配線基板２０は、例えば次のように形成される。まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させてなる絶縁板の両面に１２〜１８μｍ程度の銅箔が被着された両面銅張り板を用意する。次にドリル加工やレーザ加工、あるいはブラスト加工によりφ５０〜３００μｍ程度のスルーホール１２を複数形成するとともに、ルータ加工やレーザ加工、あるいはブラスト加工により開口部１５を形成する。次に、スルーホール１２内に銅めっき層を被着させるとともに、周知のサブトラクティブ法により絶縁板上およびスルーホール１２内に所定のパターンを有する配線導体層１３を形成する。次に第２の接合パッド１６を露出させる開口部１４ａを有する下面側のソルダーレジスト層１４と第３の接合パッド１７を露出させる開口部１４ｂを有する上面側のソルダーレジスト層１４とを形成する。   Such a frame wiring board 20 is formed as follows, for example. First, a double-sided copper-clad plate in which a copper foil of about 12 to 18 μm is coated on both sides of an insulating plate formed by impregnating a glass cloth with a thermosetting resin such as an epoxy resin or a bismaleimide triazine resin is prepared. Next, a plurality of through holes 12 having a diameter of about 50 to 300 μm are formed by drilling, laser processing, or blasting, and the opening 15 is formed by router processing, laser processing, or blasting. Next, a copper plating layer is deposited in the through hole 12, and a wiring conductor layer 13 having a predetermined pattern is formed on the insulating plate and in the through hole 12 by a known subtractive method. Next, a solder resist layer 14 on the lower surface side having an opening 14a exposing the second bonding pad 16 and a solder resist layer 14 on the upper surface side having an opening 14b exposing the third bonding pad 17 are formed.

次に図４（ｂ）に示すように、ベース配線基板１０とフレーム配線基板２０とを、それぞれ対応する第１の接合パッド６と第２の接合パッド１６とが対向するように配置するとともに、対向する第１の接合パッド６と第２の接合パッド１６とを半田バンプＨを介して接合する。なお、半田バンプＨを介した接合は、例えば次のようにして行なわれる。まず第１の接合パッド６または第２の接合パッド１６の少なくとも一方に半田バンプＨ用の半田を溶着させる。次に対応する第１の接合パッド６と第２の接合パッド１６とが対向するようにベース配線基板１０上にフレーム配線基板２０を載置する。次にリフロー処理により半田を溶融させ、それぞれ対応する第１の接合パッド６と第２の接合パッド１６とを半田バンプＨを介して接合させる。   Next, as shown in FIG. 4B, the base wiring board 10 and the frame wiring board 20 are disposed so that the corresponding first bonding pads 6 and second bonding pads 16 face each other, The opposing first bonding pad 6 and second bonding pad 16 are bonded via solder bumps H. The joining via the solder bumps H is performed as follows, for example. First, solder for solder bumps H is welded to at least one of the first bonding pad 6 or the second bonding pad 16. Next, the frame wiring board 20 is placed on the base wiring board 10 so that the corresponding first bonding pads 6 and second bonding pads 16 face each other. Next, the solder is melted by reflow processing, and the corresponding first bonding pad 6 and second bonding pad 16 are bonded to each other via the solder bump H.

次に、図４（ｃ）に示すように、フレーム配線基板２０を下側にした状態で樹脂注入孔８から液状の封止樹脂１８をベース配線基板１０とフレーム配線基板２０との間に注入する。このとき、本例の配線基板Ａの製造方法においては、隣接する製品領域Ｘの間で、第１の接合パッド６および第２の接合パッド１６は、切断領域Ｚに沿う方向に切断領域Ｚを挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、２列のパッド列における接合パッド同士の隣接間隔が切断領域Ｚに沿う接合パッド同士よりも切断領域Ｚを挟んだ接合パッド同士の方が狭い状態に配置されていることから、ベース配線基板１０とフレーム配線基板２０との間に液状の封止樹脂１８を注入するときに、封止樹脂１８が最初に接触した半田バンプＨを起点にして濡れ広がっていくと、切断領域Ｚに沿って隣接する接合パッドよりも切断領域Ｚを挟んで隣接する接合パッドに先に接触してさらにその接合パッドを起点に切断領域Ｚを挟んで千鳥状に配置された半田バンプＨを順次伝って切断領域Ｚ上に優先的に濡れ広がっていく。さらに、切断領域Ｚ上に濡れ広がった封止樹脂１８は切断領域Ｚを挟んだ両側に濡れ広がっていく。それにより、切断領域Ｚ上に空隙が生じることを防止することができる。その結果、各製品に搭載される半導体素子Ｓを安定的に作動させることが可能な配線基板Ａを提供することができる。   Next, as shown in FIG. 4C, a liquid sealing resin 18 is injected between the base wiring board 10 and the frame wiring board 20 from the resin injection hole 8 with the frame wiring board 20 facing down. To do. At this time, in the manufacturing method of the wiring board A of the present example, the first bonding pad 6 and the second bonding pad 16 between the adjacent product regions X have the cutting region Z in the direction along the cutting region Z. A bonding pad having two rows of pads arranged in a staggered manner adjacent to each other with the adjacent spacing between the bonding pads in the two rows of pads sandwiching the cutting region Z rather than the bonding pads along the cutting region Z Since the two are arranged in a narrower state, when the liquid sealing resin 18 is injected between the base wiring board 10 and the frame wiring board 20, the solder bumps to which the sealing resin 18 first contacts are arranged. When wetting and spreading from H as a starting point, the adjacent bonding pad is first contacted across the cutting region Z rather than the adjacent bonding pad along the cutting region Z, and the cutting region Z is further started from the bonding pad as a starting point. Staggered across Spreads wet preferentially on the cutting region Z sequentially along the placed solder bumps H. Furthermore, the sealing resin 18 that spreads on the cutting region Z wets and spreads on both sides of the cutting region Z. Thereby, it is possible to prevent a void from being generated on the cutting region Z. As a result, it is possible to provide a wiring board A that can stably operate the semiconductor element S mounted on each product.

最後に、ベース配線基板１０とフレーム配線基板２０との間に注入した封止樹脂１８を硬化させることにより、図１に示した配線基板Ａが完成する。
Finally, the sealing resin 18 injected between the base wiring board 10 and the frame wiring board 20 is cured to complete the wiring board A shown in FIG.

１ａ 素子搭載部
１ｂ フレーム接合部
６ 第１の接合パッド
１０ ベース配線基板
１５ 開口部
１６ 第２の接合パッド
１８ 封止樹脂
２０ フレーム配線基板
Ａ 配線基板
Ｈ 半田バンプ
Ｘｂ、Ｘｆ 製品領域
Ｚｂ、Ｚｆ 切断領域 DESCRIPTION OF SYMBOLS 1a Element mounting part 1b Frame joining part 6 First joining pad 10 Base wiring board 15 Opening part 16 Second joining pad 18 Sealing resin 20 Frame wiring board A Wiring board H Solder bump Xb, Xf Product region Zb, Zf Cutting region

Claims (5)

上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有する複数の製品領域が間に切断領域を挟んで縦横の並びに一体的に形成された平板状のベース配線基板と、該ベース配線基板上に接合されており、前記製品領域に対応する製品領域および前記切断領域に対応する切断領域を有するとともに各前記素子搭載部を囲繞する複数の開口部を有するフレーム配線基板とを具備して成り、各前記フレーム接合部に設けられた複数の第１の接合パッドと、前記フレーム配線基板の下面における前記第１の接合パッドと対応する位置に設けられた複数の第２の接合パッドとを半田バンプを介して接合するとともに、前記フレーム接合部上の前記ベース配線基板と前記フレーム配線基板との間に封止樹脂を充填して成る配線基板であって、前記第１および第２の接合パッドは、前記切断領域に沿う方向に該切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、該２列のパッド列における接合パッド同士の隣接間隔が前記切断領域に沿う接合パッド同士よりも前記切断領域を挟んだ接合パッド同士の方が狭いことを特徴とする配線基板。   A plurality of product regions having an element mounting portion on the upper surface and a frame-shaped frame joint portion surrounding the element mounting portion; a flat base wiring board integrally formed vertically and horizontally with a cutting region in between; A frame wiring board bonded onto the base wiring board, having a product area corresponding to the product area and a cutting area corresponding to the cutting area, and having a plurality of openings surrounding each of the element mounting portions; A plurality of first bonding pads provided at each of the frame bonding portions and a plurality of second bonding pads provided at positions corresponding to the first bonding pads on the lower surface of the frame wiring board. A wiring board formed by bonding pads to each other via solder bumps and filling a sealing resin between the base wiring board and the frame wiring board on the frame joint portion. The first and second bonding pads have two rows of pad rows arranged in a staggered manner adjacent to each other across the cutting region in a direction along the cutting region. A wiring board characterized in that a bonding pad between the bonding pads sandwiching the cutting region is narrower than a bonding pad along the cutting region. 前記ベース配線基板は、前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されているとともに該樹脂注入孔を介して前記封止樹脂が充填されていることを特徴とする請求項１記載の配線基板。   2. The base wiring board according to claim 1, wherein a resin injection hole is formed from an upper surface to a lower surface of the frame joint portion, and the sealing resin is filled through the resin injection hole. Wiring board. 上面に素子搭載部および該素子搭載部を囲繞する枠状のフレーム接合部を有する複数の製品領域が間に切断領域を挟んで縦横の並びに一体的に形成されるとともに、それぞれのフレーム接合部上に複数の第１の接合パッドが形成された平板状のベース配線基板と、前記製品領域に対応する製品領域および前記切断領域に対応する切断領域を有するとともに各前記素子搭載部を囲繞する開口部を有し、下面における前記第１の接合パッドに対応する位置に複数の第２の接合パッドが形成されたフレーム配線基板と、を準備する工程と、
次に、前記ベース配線基板と前記フレーム配線基板とを、それぞれ対応する前記第１の接合パッドと第２の接合パッドとが対向するように配置するとともに、対向する前記第１の接合パッドと第２の接合パッドとを半田バンプを介して接合する工程と、
次に、前記フレーム接合部上の前記ベース配線基板と前記フレーム配線基板との間に封止樹脂を注入するとともに硬化させる工程と、を行なう配線基板の製造方法において、前記第１および第２の接合パッドは、前記切断領域に沿う方向に該切断領域を挟んで互いに隣接して千鳥状に並ぶ２列のパッド列を有し、該２列のパッド列における接合パッド同士の隣接間隔が前記切断領域に沿う接合パッド同士よりも前記切断領域を挟んだ接合パッド同士の方が狭いことを特徴とする配線基板の製造方法。 A plurality of product regions having an element mounting portion and a frame-shaped frame joint portion surrounding the element mounting portion on the upper surface are integrally formed vertically and horizontally with a cutting region interposed therebetween, and on each frame joint portion A flat base wiring board having a plurality of first bonding pads formed thereon, a product region corresponding to the product region, and a cutting region corresponding to the cutting region, and an opening surrounding each element mounting portion Preparing a frame wiring board having a plurality of second bonding pads formed at positions corresponding to the first bonding pads on the lower surface;
Next, the base wiring board and the frame wiring board are arranged so that the corresponding first bonding pad and second bonding pad respectively face each other, and the first bonding pad and the second bonding pad that face each other are arranged. Bonding the two bonding pads to each other via solder bumps;
Next, in the method of manufacturing a wiring board, the step of injecting a sealing resin between the base wiring board on the frame joint and the frame wiring board and curing the sealing resin is performed. The bonding pad has two rows of pads arranged in a staggered manner adjacent to each other across the cutting region in a direction along the cutting region, and the adjacent spacing between the bonding pads in the two rows of pads is the cutting distance. A method of manufacturing a wiring board, wherein the bonding pads sandwiching the cutting region are narrower than the bonding pads along the region. 前記ベース配線基板における前記フレーム接合部の上面から下面にかけて樹脂注入孔が形成されているとともに該樹脂注入孔を介して前記封止樹脂を注入することを特徴とする請求項３記載の配線基板の製造方法。   4. The wiring board according to claim 3, wherein a resin injection hole is formed from an upper surface to a lower surface of the frame joint portion in the base wiring substrate, and the sealing resin is injected through the resin injection hole. Production method. 前記フレーム配線基板を下側にして前記封止樹脂を注入することを特徴とする請求項３または４に記載の配線基板の製造方法。   5. The method of manufacturing a wiring board according to claim 3, wherein the sealing resin is injected with the frame wiring board facing down.
JP2012240757A 2012-10-31 2012-10-31 Wiring board and method of manufacturing the same Pending JP2014090148A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012240757A JP2014090148A (en) 2012-10-31 2012-10-31 Wiring board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012240757A JP2014090148A (en) 2012-10-31 2012-10-31 Wiring board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2014090148A true JP2014090148A (en) 2014-05-15

Family

ID=50791811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012240757A Pending JP2014090148A (en) 2012-10-31 2012-10-31 Wiring board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2014090148A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199437A1 (en) * 2015-06-12 2016-12-15 株式会社ソシオネクスト Semiconductor device
JP2019096735A (en) * 2017-11-22 2019-06-20 株式会社伸光製作所 Assembled circuit board and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162733A (en) * 1994-12-08 1996-06-21 Mitsubishi Electric Corp Printed board and cutting method therefor
JP2001144386A (en) * 1999-11-16 2001-05-25 Sharp Corp Printed circuit board and manufacturing method therefor
JP2004221320A (en) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2004349343A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Method for manufacturing semiconductor device and electronic device
JP2006253167A (en) * 2005-03-08 2006-09-21 Nec Corp Method of manufacturing cavity structure printed wiring board and mounting structure
US20110140268A1 (en) * 2009-12-16 2011-06-16 Bok Eng Cheah High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162733A (en) * 1994-12-08 1996-06-21 Mitsubishi Electric Corp Printed board and cutting method therefor
JP2001144386A (en) * 1999-11-16 2001-05-25 Sharp Corp Printed circuit board and manufacturing method therefor
JP2004221320A (en) * 2003-01-15 2004-08-05 Matsushita Electric Ind Co Ltd Semiconductor device and method for manufacturing the same
JP2004349343A (en) * 2003-05-20 2004-12-09 Seiko Epson Corp Method for manufacturing semiconductor device and electronic device
JP2006253167A (en) * 2005-03-08 2006-09-21 Nec Corp Method of manufacturing cavity structure printed wiring board and mounting structure
US20110140268A1 (en) * 2009-12-16 2011-06-16 Bok Eng Cheah High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
US20120081864A1 (en) * 2010-09-30 2012-04-05 Kyocera Slc Technologies Corporation Collective printed circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016199437A1 (en) * 2015-06-12 2016-12-15 株式会社ソシオネクスト Semiconductor device
JPWO2016199437A1 (en) * 2015-06-12 2018-03-29 株式会社ソシオネクスト Semiconductor device
US10269774B2 (en) 2015-06-12 2019-04-23 Socionext Inc. Semiconductor device
JP2019096735A (en) * 2017-11-22 2019-06-20 株式会社伸光製作所 Assembled circuit board and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US9282642B2 (en) Wiring board
JP2014192432A (en) Wiring board
KR20140141494A (en) Wiring substrate
KR20140136812A (en) Electric component module and manufacturing method threrof
JP2014090148A (en) Wiring board and method of manufacturing the same
JP6058962B2 (en) Wiring substrate for housing semiconductor element and method for manufacturing the same
JP2014029972A (en) Wiring board
JP2020188127A (en) Manufacturing method of wiring board, electronic device, and wiring board
KR101893837B1 (en) Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate
JP5935188B2 (en) Wiring board and manufacturing method thereof
JP6105517B2 (en) Wiring board
JP5981825B2 (en) Wiring board
JP6068167B2 (en) Wiring board and manufacturing method thereof
JP5860256B2 (en) Wiring board
JP2014165481A (en) Semiconductor device mounting body
KR20150116605A (en) Electric component module and manufacturing method threrof
JP2014123592A (en) Process of manufacturing printed wiring board and printed wiring board
JP2008311508A (en) Electronic component package and manufacturing method thereof
KR20160105092A (en) Loop antenna and manufacturing method of the same
JP5997200B2 (en) Wiring board
JP5959562B2 (en) Wiring board
JP5997197B2 (en) Wiring board
JP2017011160A (en) Wiring board
JP2014165482A (en) Wiring board
KR101922873B1 (en) Manufacturing method of electronic component modul

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170711