KR20140126107A - 패키지 모듈 - Google Patents

패키지 모듈 Download PDF

Info

Publication number
KR20140126107A
KR20140126107A KR20130044226A KR20130044226A KR20140126107A KR 20140126107 A KR20140126107 A KR 20140126107A KR 20130044226 A KR20130044226 A KR 20130044226A KR 20130044226 A KR20130044226 A KR 20130044226A KR 20140126107 A KR20140126107 A KR 20140126107A
Authority
KR
South Korea
Prior art keywords
substrate
shielding
lower substrate
package module
upper substrate
Prior art date
Application number
KR20130044226A
Other languages
English (en)
Inventor
남윤태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20130044226A priority Critical patent/KR20140126107A/ko
Publication of KR20140126107A publication Critical patent/KR20140126107A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 패키지 모듈에 관한 것으로, 일면에 전자소자가 실장되고, 접지전극이 형성되는 하부기판과, 상기 하부기판의 상부에 배치되며, 상기 하부기판과 마주하는 일면에 전자소자가 실장되고, 접지전극이 형성되는 상부기판 및 상기 하부기판과 상부기판의 사이에 배치되고, 상기 전자소자가 수용되는 중공부가 형성되며, 상기 접지전극에 전기적으로 연결된 차폐부재가 형성되는 차폐기판을 포함한다.

Description

패키지 모듈{PACKAGE MODULE}
본 발명은 패키지 모듈에 관한 것으로, 더욱 상세하게는 패키지에 포함된 전자소자 등을 외력으로부터 보호하면서 동시에 전자파 간섭 및 전자파 내성이 강한 패키지 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
특히, 휴대용 TV(DMB 또는 DVB) 모듈이나 네트워크 모듈과 같이 고주파 신호를 취급하는 패키지 모듈은 소형화뿐만 아니라 전자파 간섭(EMI) 또는 전자파 내성(EMS) 특성을 우수하게 구현하기 위해 다양한 전자파 차폐 구조를 구비할 것이 요구되고 있다.
종래 기술에 따른 일반적인 패키지 모듈은 고주파 차폐를 위한 구조로서 기판에 개별 전자소자들을 실장한 후 이 전자소자들을 보호하기 위해 수지를 충진하여 몰드부를 형성한다. 그리고, 고주파 차폐를 위한 구조로서 몰드부의 외부면에 금속으로 도금하거나, 금속재질의 커버를 결합하여 차폐 실드를 형성하는 구조가 널리 알려져 있다.
일반적인 패키지 모듈에 적용되는 차폐 실드는 개별 소자들을 모두 커버 함으로써 외부의 충격으로부터 내부의 전자소자들을 충격으로부터 보호할 뿐만 아니라 접지와 전기적으로 연결됨으로써 전자파 차폐를 도모하고자 하였다.
이러한 종래의 패키지 모듈은 몰딩 공정과 차폐 실드를 형성하는 공정 등 여러 공정 단계를 걸쳐 제조됨으로써, 제조 시간이 오래 걸리게 된다. 또한, 내부에 실장되는 전자소자들의 수에 따라 패키지 모듈의 크기가 결정되는데, 여러개의 전자소자를 포함하는 경우, 이에 대응하여 패키지 모듈의 크기도 크게 형성될 수밖에 없어 패키지 모듈의 소형화 및 박형화에 장애 요인으로 작용하고 있다.
한국공개특허공보 제2012-0044027호
상기와 같은 문제점을 해결하기 위하여 제안된 본 발명은 패키지 모듈의 크기를 축소시킬 수 있는 패키지 모듈을 제공하는데 그 목적이 있다.
또한, 제조 공정을 단순화하여 제조 시간을 단축시킬 수 있는 패키지 모듈을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 실시예에 따른 패키지 모듈은 일면에 전자소자가 실장되고, 접지전극이 형성되는 하부기판과, 상기 하부기판의 상부에 배치되며, 상기 하부기판과 마주하는 일면에 전자소자가 실장되고, 접지전극이 형성되는 상부기판 및 상기 하부기판과 상부기판의 사이에 배치되고, 상기 전자소자가 수용되는 중공부가 형성되며, 상기 접지전극에 전기적으로 연결된 차폐부재가 형성되는 차폐기판을 포함한다.
여기서, 상기 하부기판은 다수의 회로층이 적층된 다층기판으로 형성되되, 상기 회로층 중 어느 한 층의 전체 면이 접지로 형성될 수 있다.
또한, 상기 상부기판은 다수의 회로층이 적층된 다층기판으로 형성되되, 상기 회로층 중 어느 한 층의 전체 면이 접지로 형성될 수 있다.
여기서, 상기 차폐부재는 상기 차폐기판의 상면과 하면을 관통하도록 형성될 수 있다.
이때, 상기 차폐부재는 상기 차폐기판을 따라 등간격으로 다수개가 형성될 수 있다.
한편, 상기 차폐부재는 상기 중공부의 네 측면에 형성될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 패키지 모듈은 전자소자가 실장된 면이 마주보도록 상부기판과 하부기판이 적층됨으로써, 패키지 모듈의 소형화 및 박형화가 가능한 장점이 있다.
또한, 본 발명의 실시예에 따른 패키지 모듈은 상부기판, 하부기판 및 차폐기판으로 전자파를 차폐함으로써, 종래의 몰딩 공정과 차폐 실드를 형성하는 공정 등을 거치지 않고, 단순한 조립 공정을 통해 제조할 수 있으므로, 리드 타임을 단축할 수 있고, 공정 비용을 비롯한 원가를 절감할 수 있는 장점이 있다.
도 1은 본 발명의 실시예에 따른 패키지 모듈을 나타낸 단면도.
도 2는 본 발명의 실시예에 따른 패키지 모듈을 나타낸 평면도.
도 3은 다른 형태의 차폐기판이 적용된 패키지 모듈을 나타낸 단면도.
도 4는 다른 형태의 차폐기판이 적용된 패키지 모듈을 나타낸 평면도.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고 후술 되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 도면에 의하여 본 발명을 상세하게 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 패키지 모듈을 나타낸 단면도이고, 도 2는 본 발명의 실시예에 따른 패키지 모듈을 나타낸 평면도이다.
도 1 및 도 2에서 도시된 바와 같이, 본 발명의 실시예에 따른 패키지 모듈은 일면에 전자소자(1)가 실장되고, 접지전극(15)이 형성되는 하부기판(10)과, 상기 하부기판(10)의 상부에 배치되며, 상기 하부기판(10)과 마주하는 일면에 전자소자(1)가 실장되고, 접지전극(25)이 형성되는 상부기판(20) 및 상기 하부기판(10)과 상부기판(20)의 사이에 배치되고, 상기 전자소자(1)가 수용되는 중공부(33)가 형성되며, 상기 접지전극(15,25)에 전기적으로 연결된 차폐부재(31)가 형성되는 차폐기판(30)을 포함한다.
상기 하부기판(10)과 상부기판(20)은 소정 간격 이격되어 적층형성될 수 있고, 서로 마주보는 각각의 일면에 적어도 하나 이상의 전자소자(1)가 실장될 수 있으며, 상기 하부기판(10)과 상부기판(20) 사이에는 하부기판(10)과 상부기판(20) 서로 간의 전기적 신호를 전달하기 위하여 신호선(2)이 형성될 수 있다. . 여기서, 상기 하부기판(10)과 상부기판(20)은 상기 전자소자(1)와 전기적인 신호를 전달받는 회로 배선을 갖는 기판일 수 있으며, 해당 기술분야에서 잘 알려진 다양한 종류의 기판이 이용될 수 있다. 예컨대, 세라믹 기판, 인쇄 회로기판(Printed Circuit Board) 등이 이용될 수 있다.
또한, 상기 하부기판(10)과 상부기판(20)의 일면에는 각각 전자소자(1)를 실장하기 위한 실장용 패드(11,21)가 형성될 수 있고, 후술되는 접지(16,26)와 전기적으로 연결된 접지전극(15,25)가 형성될 수 있으며, 도시하지는 않았지만, 상기 실장용 패드(11,21)들의 상호간을 전기적으로 연결하는 회로패턴(도면 미도시)이 형성될 수 있다.
이때, 상기 하부기판(10)과 상부기판(20)에 실장되는 전자소자(1)는 서로 엇갈리게 형성될 수 있다. 즉, 상기 하부기판(10)과 상부기판(20)에 실장되는 전자소자(1)는 서로 엇갈리게 형성됨으로써, 상기 하부기판(10)과 상부기판(20)의 이격 간격은 실장 되는 전자소자(1) 중 높이가 가장 높은 전자소자(1)의 높이에 대응되므로, 패키지 모듈의 두께를 최소화할 수 있어, 소형화 및 박형화가 가능하다는 장점이 있다.
아울러, 상기 하부기판(10)과 상부기판(20)은 다수의 회로층(12,22)이 적층된 다층기판일 수 있고, 각 회로층(12,22)에는 전기적 연결을 형성하기 위한 내부전극(13,23)이 형성될 수 있다. 상기 하부기판(10)과 상부기판(20)은 일면에 형성된 실장용 패드(11,21), 접지전극(15,25) 또는 회로패턴(도면 미도시)과 내부전극(13,23) 간의 전기적 연결을 위해 도전성 비아(14,24)가 형성될 수 있다.
한편, 상기 하부기판(10)과 상부기판(20)은 상기 회로층(12,22) 중 어느 한 층이 접지(16,26)로 형성될 수 있다. 이때, 상기 접지(16,26)는 상기 회로층(12,22) 중 어느 한 층의 전체 면이 접지로 형성될 수 있다. 이때, 상기 하부기판(10)의 저면과 상기 상부기판(20)의 상면, 즉 상기 하부기판(10)과 상부기판(20)에서 전자소자(1)가 실장된 면의 반대 면에 각각 접지(16,26)가 형성될 수 있으며, 하부기판(10)의 저면과 상부기판(20)의 상면 전체가 접지로 형성됨으로써, 패키지 모듈의 상면과 하면의 전자파를 차폐할 수 있다.
상기 차폐기판(30)은 상기 하부기판(10)과 상부기판(20) 사이에 배치되는 것으로, 하부기판(10)과 상부기판(20)에 각각 실장된 전자소자(1)들이 수용될 수 있도록 중공부(33)가 형성될 수 있다.
또한, 상기 차폐기판(30)은 상기 하부기판(10)과 상부기판(20)에 각각 형성된 접지전극(15,25)에 전기적으로 연결된 차폐부재(31)가 형성될 수 있다.
여기서, 상기 차폐부재(31)는 상기 차폐기판(30)의 상면과 하면이 관통된 원기둥 형태 즉, 비아 형태로 형성될 수 있으며, 도전성 재질로 형성되어 상기 하부기판(10)과 상부기판(20)에 각각 형성된 접지전극(15,25)에 전기적으로 연결될 수 있다.
아울러, 상기 차폐부재(31)는 중공부(33)에 수용되는 전자소자(1)들의 둘레를 감싸도록 차폐기판(30)을 따라 등간격으로 다수개가 형성될 수 있다. 이때, 상기 차폐부재(31) 간의 간격은 상기 하부기판(10)과 상부기판(20)에 실장되는 전자소자(1)에서 발생되는 전자파의 주파수에 따라 이를 차폐할 수 있도록 설계되는 것이 바람직하다.
즉, 상기 하부기판(10)과 상부기판(20)에 실장되는 전자소자(1)들은 하부기판(10)의 저면에 형성되는 접지(26)와, 상부기판(20)의 상면에 형성되는 접지(16)와, 상기 접지(16,26)와 전기적으로 연결되도록 차폐부재(31)가 형성된 차폐기판(30)을 통해 전자파를 효율적으로 차폐함으로써, 종래의 몰딩 공정과 차폐 실드를 형성하는 공정 등을 거치지 않고, 상기 하부기판(10)과, 상부기판(20) 및 차폐기판(30)의 단순한 조립 공정을 통해 패키지 모듈을 제조할 수 있으므로, 리드 타임을 단축할 수 있고, 공정 비용을 비롯한 원가를 절감할 수 있는 장점이 있다.
한편, 상기 차폐기판(30)은 도 3 및 도 4에 도시된 바와 같이, 상기 하부기판(10)과 상부기판(20)에 각각 실장된 전자소자(1)들이 수용될 수 있도록 중공부(33)가 형성될 수 있으며, 상기 중공부(33)의 네 측면에 차폐부재(31)가 형성될 수 있다.
여기서, 상기 차폐부재(31)는 도전성 재질의 판 형상으로 형성될 수 있으며, 상기 하부기판(10)과 상부기판(20)에 각각 형성된 접지전극(15,25)에 전기적으로 연결되도록 형성될 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1 : 전자소자 2 : 신호선
10 : 하부기판 20 : 상부기판
11, 21 : 실장용 패드 12, 22 : 회로층
13, 23 : 내부전극 14, 24 : 도전성 비아
15, 25 : 접지전극 16, 26 : 접지
30 : 차폐기판 31 : 차폐부재
33 : 중공부

Claims (6)

  1. 일면에 전자소자가 실장되고, 접지전극이 형성되는 하부기판;
    상기 하부기판의 상부에 배치되며, 상기 하부기판과 마주하는 일면에 전자소자가 실장되고, 접지전극이 형성되는 상부기판; 및
    상기 하부기판과 상부기판의 사이에 배치되고, 상기 전자소자가 수용되는 중공부가 형성되며, 상기 접지전극에 전기적으로 연결된 차폐부재가 형성되는 차폐기판;
    을 포함하는 패키지 모듈.
  2. 제1항에 있어서,
    상기 하부기판은
    다수의 회로층이 적층된 다층기판으로 형성되되,
    상기 회로층 중 어느 한 층의 전체 면이 접지로 형성되는 패키지 모듈.
  3. 제1항에 있어서,
    상기 상부기판은
    다수의 회로층이 적층된 다층기판으로 형성되되,
    상기 회로층 중 어느 한 층의 전체 면이 접지로 형성되는 패키지 모듈.
  4. 제1항에 있어서,
    상기 차폐부재는
    상기 차폐기판의 상면과 하면을 관통하도록 형성되는 패키지 모듈.
  5. 제4항에 있어서,
    상기 차폐부재는
    상기 차폐기판을 따라 등간격으로 다수개가 형성되는 패키지 모듈.
  6. 제1항에 있어서,
    상기 차폐부재는
    상기 중공부의 네 측면에 형성되는 패키지 모듈.
KR20130044226A 2013-04-22 2013-04-22 패키지 모듈 KR20140126107A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130044226A KR20140126107A (ko) 2013-04-22 2013-04-22 패키지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130044226A KR20140126107A (ko) 2013-04-22 2013-04-22 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20140126107A true KR20140126107A (ko) 2014-10-30

Family

ID=51995584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130044226A KR20140126107A (ko) 2013-04-22 2013-04-22 패키지 모듈

Country Status (1)

Country Link
KR (1) KR20140126107A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042450A (ko) * 2017-06-30 2020-04-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200042450A (ko) * 2017-06-30 2020-04-23 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스
US10867936B2 (en) 2017-06-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
US11527486B2 (en) 2017-06-30 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference

Similar Documents

Publication Publication Date Title
KR101288284B1 (ko) 반도체 패키지 제조 방법
US8558377B2 (en) Semiconductor package module
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
TWI593334B (zh) Wireless module
US9713259B2 (en) Communication module
US20120104570A1 (en) Semiconductor package module
KR20130056570A (ko) 반도체 패키지 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
US7667979B2 (en) Protective circuit board for battery pack
KR20170097345A (ko) 전자 소자 모듈 및 그 제조 방법
US20170287852A1 (en) Semiconductor package
KR20140136812A (ko) 전자 소자 모듈
KR20130105151A (ko) 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR20140126107A (ko) 패키지 모듈
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR101153536B1 (ko) 고주파 패키지
KR20110133821A (ko) 고주파 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR101350610B1 (ko) 반도체 패키지
KR20150142210A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment