KR20130105151A - 전자파 차폐 기능을 가지는 ＳｉＰ 모듈 - Google Patents

전자파 차폐 기능을 가지는 ＳｉＰ 모듈 Download PDF

Info

Publication number
KR20130105151A
KR20130105151A KR1020120027334A KR20120027334A KR20130105151A KR 20130105151 A KR20130105151 A KR 20130105151A KR 1020120027334 A KR1020120027334 A KR 1020120027334A KR 20120027334 A KR20120027334 A KR 20120027334A KR 20130105151 A KR20130105151 A KR 20130105151A
Authority
KR
South Korea
Prior art keywords
molding resin
circuit board
printed circuit
conductive
land
Prior art date
Application number
KR1020120027334A
Other languages
English (en)
Inventor
라경섭
Original Assignee
(주) 나온텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 나온텍 filed Critical (주) 나온텍
Priority to KR1020120027334A priority Critical patent/KR20130105151A/ko
Publication of KR20130105151A publication Critical patent/KR20130105151A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자파 차폐 기능을 가지는 시스템 인 패키지(SiP : system-in-package) 모듈에 관한 것으로, 특히 금속캔(metal lid can) 또는 기타 전도성 물질을 별도로 사용하지 않고, 인쇄회로기판 상부면에 형성되는 접지판으로부터 인쇄회로기판에 형성된 PCB 관통비아, 인쇄회로기판 하부면에 배치되는 몰딩수지에 형성되는 몰딩수지 관통비아 및 이 몰딩수지 관통비아 하단에 부착되는 솔도볼까지 전기적으로 연결하여 전자파 차폐 기능을 구현함으로써, SiP 모듈에 관한 제품의 소형화, 제작 간소화, 제작 단가 최소화를 달성할 수 있는 전자파 차폐 기능을 가지는 SiP 모듈에 관한 것이다.
본 발명인 전자파 차폐 기능을 가지는 SiP 모듈을 이루는 구성수단은, 내부에는 도전성 내부 회로 패턴이 형성되고, 하부면에는 도전성 하부 회로 패턴과 도전성 랜드가 형성되며, 상부면에는 접지판이 형성되는 인쇄회로기판, 상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자, 상기 능동 및 수동 소자들을 감싸도록 상기 인쇄회로기판의 하부면에 형성되되, 복수개의 몰딩수지 관통비아가 형성되는 몰딩수지, 상기 몰딩수지 관통비아에 채워지는 전도성 물질을 통하여 상기 인쇄회로기판의 하부면에 형성되는 도전성 하부 회로 패턴 또는 도전성 랜드와 전기적으로 연결되는 솔더볼, 상기 접지판으로부터 상기 도전성 랜드를 거쳐 상기 솔더볼까지 전기적으로 연결되는 전자파 차폐부를 포함하여 이루어진 것을 특징으로 한다.

Description

전자파 차폐 기능을 가지는 ＳｉＰ 모듈{SiP module having electromagnetic wave shielding function}
본 발명은 전자파 차폐 기능을 가지는 시스템 인 패키지(SiP : System-in-Package, 이하 "SiP"라 함) 모듈에 관한 것으로, 특히 금속캔(metal lid can) 또는 기타 전도성 물질을 별도로 사용하지 않고, 인쇄회로기판 상부면에 형성되는 접지판으로부터 인쇄회로기판에 형성된 PCB 관통비아, 인쇄회로기판 하부면에 배치되는 몰딩수지에 형성되는 몰딩수지 관통비아 및 이 몰딩수지 관통비아 하단에 부착되는 솔도볼까지 전기적으로 연결하여 전자파 차폐 기능을 구현함으로써, SiP 모듈에 관한 제품의 소형화, 제작 간소화, 제작 단가 최소화를 달성할 수 있는 전자파 차폐 기능을 가지는 SiP 모듈에 관한 것이다.
각종 전자기기의 마더보드에는 다양한 구조로 제조된 다수개의 반도체 패키지뿐만 아니라, 각종 신호 교환용 전자기기들이 한꺼번에 설치되는바, 이러한 반도체 패키지와 기기들은 전기적인 작동중에 전자파를 발산시키는 것으로 알려져 있다.
통상, 전계(電界)와 자계(磁界)의 합성파를 전자파라고 정의하는데, 즉 도체를 통하여 전류가 흐르게 되면, 이 전류에 의하여 형성되는 전계와 자계를 합쳐서 전자파라고 부른다.
이러한 전자파들은 인체에 유해한 것으로 밝혀지고 있고, 특히 소형 핸드폰, 카폰 등의 무선통신기기는 인체에 직접 접촉시켜 사용함에 따라, 더욱 유해한 것을 밝혀지고 있다.
또한, 각종 전자기기의 마더보드에 좁은 간격으로 실장된 반도체 패키지와 기기들로부터 전자파가 발산되면, 그 주변에 실장된 반도체 패키지에까지 직간접으로 영향이 미치게 되어, 칩 회로에 손상을 입히는 것으로 밝혀지고 있다.
보다 상세하게는, 현재 PC 대중화, 전자제품의 디지털화, 무선화, 전자제품의 소형화로 인하여 전자파 장해 문제가 대두되고 있는바, 실제적으로 마더보드와 같은 기판상의 각 반도체 패키지 및 회로기기들은 전자파를 발생하게 되고, 이러한 전자파의 간섭으로 인하여 전자장치 자체에 회로기능 약화 및 동작 불량 등의 기능 장애 및 고장을 유발하게 된다.
따라서, 전자파 장해와 관련된 문제를 해결하기 위한 시도는 전자산업 전반에 걸쳐 오래 전부터 지속적으로 이루어져 왔으며, 반도체 산업에서도 시스템 레벨(system level), 보드 레벨(board level)에서 전자파 장해 문제를 해결하기 위한 다양한 시도들이 있었다.
그러나, 최근에는 반도체 제품의 고속화, 고성능화 추세에 따라, 더욱이 시스템-인-패키지(system-in-package; SiP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되면서 패키지 레벨에서도 전자파 장해 문제가 발생하고 있으며, 이를 해결하기 위하여 여러가지 방안 등이 모색되고 있다.
이와 같은 다양한 전자파 차폐 방법 중, 최근 가장 널리 이용되는 방법은 금속 캔(metal lid can) 또는 도전성 스프레이된 플라스틱 하우징을 이용하는 방법이다. 즉, 상기 금속 캔이나 도전성 스프레이된 플라스틱 하우징을 전자파 차폐 부위에 덮어 씌워서 전자파를 차폐하는 방식이 최근 주로 이용되고 있다.
그러나, 이러한 종래의 일반적인 전자파 차폐 방법은 부품의 크기를 증가시키는 주요 원인으로서 작용하기 때문에, 부품의 크기가 작게 집적화되어 구성되는 소형 통신 모듈이나 SiP(system-in-package) 모듈에는 공간 제약으로 인하여 적용하기가 어려우며, 차폐용 금속 캔의 사용으로 인하여 공정이 난해하고 단가를 상승시키는 단점을 발생시킨다.
본 발명은 상기와 같은 종래 기술의 단점을 해결하기 위하여 창안된 것으로, 종래와 같이 금속캔(metal lid can) 또는 기타 전도성 물질을 별도로 사용하여 전자파 차폐 기능을 달성하지 않고, 인쇄회로기판 상부면에 형성되는 접지판으로부터 인쇄회로기판에 형성된 PCB 관통비아, 인쇄회로기판 하부면에 배치되는 몰딩수지에 형성되는 몰딩수지 관통비아 및 이 몰딩수지 관통비아 하단에 부착되는 솔도볼까지 전기적으로 연결하여 전자파 차폐 기능을 구현함으로써, SiP 모듈에 관한 제품의 소형화, 제작 간소화, 제작 단가 최소화를 달성할 수 있는 전자파 차폐 기능을 가지는 SiP 모듈을 제공하는 것을 그 목적으로 한다.
상기와 같은 과제를 해결하기 위하여 제안된 본 발명인 전자파 차폐 기능을 가지는 SiP 모듈을 이루는 구성수단은, 내부에는 도전성 내부 회로 패턴이 형성되고, 하부면에는 도전성 하부 회로 패턴과 도전성 랜드가 형성되며, 상부면에는 접지판이 형성되는 인쇄회로기판, 상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자, 상기 능동 및 수동 소자들을 감싸도록 상기 인쇄회로기판의 하부면에 형성되되, 복수개의 몰딩수지 관통비아가 형성되는 몰딩수지, 상기 몰딩수지 관통비아에 채워지는 전도성 물질을 통하여 상기 인쇄회로기판의 하부면에 형성되는 도전성 하부 회로 패턴 또는 도전성 랜드와 전기적으로 연결되는 솔더볼, 상기 접지판으로부터 상기 도전성 랜드를 거쳐 상기 솔더볼까지 전기적으로 연결되는 전자파 차폐부를 포함하여 이루어진 것을 특징으로 한다.
또한, 내부에는 접지판과 그 하측에 도전성 내부 회로 패턴이 형성되고, 하부면에는 도전성 하부 회로 패턴과 도전성 랜드가 형성되는 인쇄회로기판, 상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자, 상기 능동 및 수동 소자들을 감싸도록 상기 인쇄회로기판의 하부면에 형성되되, 복수개의 몰딩수지 관통비아가 형성되는 몰딩수지, 상기 몰딩수지 관통비아에 충진되는 전도성 물질을 통하여 상기 인쇄회로기판의 하부면에 형성되는 도전성 하부 회로 패턴 또는 도전성 랜드와 전기적으로 연결되기 위하여 상기 몰딩수지 하부면에 형성되는 솔더볼, 상기 접지판으로부터 상기 도전성 랜드를 거쳐 상기 솔더볼까지 전기적으로 연결되는 전자파 차폐부를 포함하여 이루어진 것을 특징으로 한다.
여기서, 상기 전자파 차폐부는 상기 인쇄회로기판에 형성되는 PCB 관통비아를 통해 상기 접지판과 상기 도전성 랜드가 전기적으로 연결되고, 상기 몰딩수지에 형성되는 몰딩수지 관통비아를 통해 상기 도전성 랜드와 상기 솔더볼이 전기적으로 연결되어 형성되는 것을 특징으로 한다.
여기서, 상기 PCB 관통비아는 차폐용 PCB 관통비아와 신호용 PCB 관통비아로 구성되되, 상기 차폐용 관통비아는 상기 인쇄회로기판의 외곽 또는 전자파를 차폐하고자 하는 회로부위의 외곽을 따라 형성되고, 상기 도전성 랜드는 접지용 랜드와 신호용 랜드로 구성되며, 상기 접지용 랜드는 상기 인쇄회로기판의 하부면 외곽 또는 전자파를 차폐하고자 하는 회로부위의 외곽을 따라 형성되는 것을 특징으로 한다.
여기서, 상기 몰딩수지 관통비아는 차폐용 몰딩수지 관통비아와 신호용 몰딩수지 관통비아로 구성되되, 상기 차폐용 몰딩수지 관통비아는 상기 도전성 물질이 상기 접지용 랜드와 통전될 수 있도록 상기 몰딩수지의 외곽 또는 전자파를 차폐하고자 하는 부위의 외곽을 따라 형성되고, 상기 솔더볼은 접지용 솔더볼과 신호용 솔더볼로 구성되되, 상기 접지용 솔더볼은 상기 차폐용 몰딩수지 관통비아에 충진된 도전성 물질과 통전될 수 있도록 상기 몰딩수지의 하부면 외곽 또는 전자파를 차폐하고자 하는 회로부위의 외곽을 따라 형성되는 것을 특징으로 한다.
여기서, 상기 PCB 관통비아는 상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자들을 적어도 두개 이상의 그룹으로 분할하는 방향으로 추가 형성되고, 상기 접지용 랜드는 상기 추가 형성되는 PCB 관통비아를 통해 상기 접지판과 전기적으로 통전하기 위하여 상기 PCB 관통비아의 하단과 접촉되도록 추가 형성되고, 상기 차폐용 몰딩수지 관통비아는 상기 추가 형성되는 PCB 관통비아의 형성 방향으로 상기 몰딩수지에 추가 형성되며, 상기 접지용 솔더볼은 상기 추가 형성되는 차폐용 몰딩수지 관통비아에 충진된 전도성 물질과 전기적으로 통전하기 위하여 상기 차폐용 몰딩수지 관통비아의 하단과 접촉되도록 추가 형성되는 것을 특징으로 한다.
여기서, 상기 인쇄회로기판 상부에는 추가적으로 능동 및 수동 소자들이 실장되는 것을 특징으로 한다.
여기서, 상기 수동 소자는 안테나 소자이되, 상기 안테나 소자는 상기 접지판에 접지되고, 상기 접지판에 형성된 개구부를 통하여 상기 인쇄회로기판의 내부 및 하부면에 형성된 회로 패턴과 전기적으로 연결되어 신호를 송수신하는 것을 특징으로 한다.
상기와 같은 과제 및 해결수단을 가지는 본 발명인 전자파 차폐 기능을 가지는 SiP 모듈에 의하면, 종래와 같이 금속캔(metal lid can) 또는 기타 전도성 물질을 별도로 사용하여 전자파 차폐 기능을 달성하지 않고, 인쇄회로기판 상부면에 형성되는 접지판으로부터 인쇄회로기판에 형성된 PCB 관통비아, 인쇄회로기판 하부면에 배치되는 몰딩수지에 형성되는 몰딩수지 관통비아 및 이 몰딩수지 관통비아 하단에 부착되는 솔도볼까지 전기적으로 연결하여 전자파 차폐 기능을 구현할 수 있기 때문에, SiP 모듈에 관한 제품의 소형화, 제작 간소화, 제작 단가 최소화를 달성할 수 있는 장점이 있다.
또한, SiP 모듈 자체의 크기를 최소화할 수 있기 때문에, 소형의 통신 모듈로 폭넓게 사용될 수 있고, 다른 소자의 추가 실장이 가능함으로써, 공간 활용성과 실장 확장성이 증가하고, 고기능/다기능 소형화 제품을 제작할 수 있는 장점이 있다.
도 1은 본 발명의 제1 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 단면도이다.
도 3은 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 일부 절개도이다.
도 4는 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 저면도이다.
도 5는 본 발명의 제3 실시예에 따른 전자파 차폐 및 분리(isolation) 기능을 가지는 SiP 모듈의 단면도이다.
도 6은 도 5에 따른 전자파 차폐 및 분리(isolation) 기능을 가지는 SiP 모듈의 일부 저면도이다.
도 7 및 도 8은 본 발명의 제4 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 단면도이다.
이하, 첨부된 도면을 참조하여 상기와 같은 과제 및 해결수단 및 효과를 가지는 전자파 차폐 기능을 가지는 SiP 모듈에 관한 바람직한 실시예를 상세하게 설명한다.
이 과정에서 도면에 도시된 구성요소의 크기나 형상 등은 설명의 명료성과 편의상 과장되게 도시될 수 있다. 또한, 본 발명의 구성 및 작용을 고려하여 특별히 정의된 용어들은 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 한다.
도 1은 본 발명의 제1 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 단면도이다. 도 1에 도시된 바와 같이, 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈(100)은 상부면에 접지판(15)이 형성된 인쇄회로기판(10), 상기 인쇄회로기판(10)의 하부면에 실장되는 복수의 능동 및 수동 소자(20), 상기 인쇄회로기판(10) 하부면에 형성되어 상기 복수의 능동 및 수동 소자(20)를 감싸는 몰딩수지(30) 및 외부와 전기적 연결을 위한 솔더볼(40)을 포함하여 구성된다.
상기 인쇄회로기판(10)은 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈(100)에서 최상위에 배치된다. 상기 인쇄회로기판(10)의 상부면에는 전자파를 차폐하기 위한 접지판(ground plane, 15)이 형성되어 있다.
그리고, 상기 인쇄회로기판(10)의 내부에는 상기 인쇄회로기판(10)의 하부면에 실장되는 상기 복수의 능동 및 수동 소자(20)들을 서로 전기적으로 연결하기 위한 도전성 내부 회로패턴(11)이 다양한 패턴으로 형성되어 있다.
또한, 상기 인쇄회로기판(10)의 하부면에는 복수의 도전성 랜드(13)와 도전성 하부 회로패턴(12)이 형성되어 있다. 상기 도전성 하부 회로패턴(13)은 상기 능동 및 수동 소자(20)와 후술할 신호용 몰딩수지 관통비아(31a)에 충진된 전도성 물질을 전기적으로 연결한다. 그리고, 상기 도전성 랜드(13)는 후술하겠지만, 신호 라인을 연결하기 위한 신호용 랜드(13a)와 접지 라인을 연결하기 위한 접지용 랜드(13b)로 구성된다.
상기와 같이 구성되는 상기 인쇄회로기판(10)의 하부면에는 복수의 능동 및 수동 소자(20)가 실장된다. 즉, 상기 능동 및 수동 소자(20)는 상기 인쇄회로기판(10)의 하부면에 다양한 배치 형태를 가지도록 실장된다. 예를 들어, 상기 능동 및 수동 소자(20)는 평면 상으로 실장될 수도 있고, 적층 형태로 실장될 수도 있다. 상기 능동 및 수동 소자(20)는 RF 송수신 기능 소자, 베이스밴드 기능 소자, 각 종 수동 소자 등으로 구성될 수 있다.
이와 같이, 본 발명에 따른 상기 복수의 능동 및 수동 소자(20)들은 상기 인쇄회로기판(10)의 배면에 실장되고, 상기 인쇄회로기판(10)의 하부면에 형성되는 몰딩수지(30)에 의하여 보호된다.
상기 몰딩수지(30)는 상기 능동 및 수동 소자(20)들을 감싸도록 상기 인쇄회로기판(10)의 하부면에 형성되되, 복수개의 몰딩수지 관통비아(31)가 형성된다. 상기 몰딩수지(30)에 형성되는 복수개의 몰딩수지 관통비아(31)는 후술하겠지만, 신호 라인을 연결하기 위한 신호용 몰딩수지 관통비아(31a)와 전자파 차폐 라인을 위한 차폐용 몰딩수지 관통비아(31b)로 구성된다.
상기 신호용 몰딩수지 관통비아(31a)와 차폐용 몰딩수지 관통비아(31b)로 구성되는 몰딩수지 관통비아(31)에는 전도성 물질(33)이 충진됨으로써, 상기 몰딩수지 관통비아(31)의 상단에 형성되는 도전성 랜드(13)와 하단에 형성되는 솔더볼(40)이 전기적으로 연결될 수 있도록 한다.
상기 솔더볼(40)은 상기 몰딩수지 관통비아에 채워지는 전도성 물질을 통하여 상기 인쇄회로기판(10)의 하부면에 형성되는 도전성 하부 회로 패턴(12) 또는 도전성 랜드(13)와 전기적으로 연결된다. 상기 솔더볼(40)은 후술하겠지만, 외부와 신호 라인을 연결하기 위한 신호용 솔더볼(40a)과 접지 라인을 연결하기 위한 접지용 솔더볼(40b)로 구성된다.
이와 같이 구성되는 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈(100)은 상기 접지판(15)으로부터 상기 솔더볼(40)까지 접지 라인을 형성되는 전자파 차폐부(50)를 통하여, 전자파 차폐 기능을 달성하게 한다. 구체적으로, 상기 전자파 차폐부(50)는 상기 접지판(15)으로부터 상기 도전성 랜드(13)를 거쳐 상기 솔더볼(40)까지 전기적으로 연결되는 접지라인으로 구성된다.
즉, 상기 전자파 차폐부(50)는 상기 접지판(15), 상기 인쇄회로기판(10)에 형성된 PCB 관통비아(14)에 충진되어 상기 접지판(15)과 전기적으로 연결되는 전도성 물질, 상기 PCB 관통비아(14)의 하단에 형성되어 상기 PCB 관통비아(14)에 충진된 전도성 물질과 전기적으로 연결되는 도전성 랜드(13), 상기 몰딩수지(30)에 형성된 몰딩수지 관통비아(31)에 충진되어 상단이 상기 도전성 랜드(13)에 전기적으로 연결되는 전도성 물질(33), 상기 몰딩수지 관통비아(31)의 하단에 형성되어 상기 몰딩수지 관통비아(31)에 충진된 전도성 물질과 전기적으로 연결되는 솔더볼(40)을 포함하여 구성된다.
상기와 같이 구성되는 상기 전자파 차폐부(50)는 본 발명에 따른 SiP 모듈의 전체 또는 특정 부분을 감싸는 페러데이 상자(Faraday cage) 구조로 형성된다. 따라서, 상기 SiP 모듈 전체 또는 특정 부분에서 발생되는 전자파를 차폐할 수 있고, 외부로부터 들어오는 전자파 역시 차폐할 수 있다.
이상에서 설명한 본 발명의 제1 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈은 상기 SiP 모듈 전체 또는 특정 부분을 감싸도록 배치되는 상기 전자파 차폐부(50)를 통하여 전자파 차폐 기능을 달성할 수 있다.
한편, 도 1에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈에서, 상기 접지판(15)은 상기 인쇄회로기판(10)의 상부면에 형성된다.
그런데, 상기 접지판(15)은 전자파 차폐 기능을 수행할 수만 있다면, 다양한 위치로 변경되어 배치될 수 있다. 즉, 상기 접지판(15)은 상기 능동 및 수동 소자(20), 도전성 내부 회로 패턴(11) 등을 상부에서 덮을 수 있는 위치에 배치되어 전자파를 차폐할 수 있다면, 상기 인쇄회로기판(10)의 내부에도 형성될 수 있다.
즉, 본 발명의 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈을 보여주는 도 2에 도시된 바와 같이, 상기 접지판(15)은 상기 인쇄회로기판(10)의 내부에 형성될 수 있고, 상기 인쇄회로기판(10)의 상부면에는 새로운 능동 및 수동 소자 등을 실장하기 위한 도전성 상부 회로 패턴(16) 및 도전성 랜드(17)가 형성될 수 있으며, 상기 인쇄회로기판(10)의 내부에 형성되는 접지판(15,Ground Plane)에 의해 분리된 수동 소자(21)를 도전성 상부 회로패턴(16)을 사용하여 임베디드(Embedded) 수동소자 형태로 형성할 수 있다.
특히 도 2에 도시된 바와 같이, 상기 접지판(15)이 상기 인쇄회로기판(10)의 내부에 형성되는 경우, PCB Pattern 형태의 안테나(60)를 도전성 상부 회로패턴(16)을 사용하여 형성함으로써, 상기 안테나(60)와 상기 도전성 내부 회로패턴(11) 간의 간섭으로부터 상기 인쇄회로기판(10)의 내부에 형성되는 상기 접지판 (15)에 의해 방지할 수 있으며, 다른 고주파용 수동 소자도 도전성 상부 회로패턴(16)을 사용하여 형성할 수 있다.
도 2에 도시된 본 발명의 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈은 도 1에 도시된 SiP 모듈 구조와 대부분 유사하고, 단지 인쇄회로기판(10)의 내외부 구조만 상이하다. 따라서, 본 발명의 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈에 대한 설명은 인쇄회로기판(10)의 내외부 구조에 대해서만 설명하고, 나머지 구성요소들은 도 1에 도시된 SiP 모듈과 동일하기 때문에 설명을 생략한다.
도 2에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈에서, 상기 인쇄회로기판(10)은 도 1에 도시된 것과 달리, 상기 접지판(15)이 인쇄회로기판(10)의 내부에 형성된다. 그리고, 상기 인쇄회로피기판(10)의 내부에는 상기 접지판(15)의 하측으로 도전성 내부 회로 패턴(11) 및 능동 및 수동 소자(20)들이 배치된다.
상기 인쇄회로기판(10)의 하부면에는 도 1을 참조하여 설명한 것과 동일하게, 도전성 하부 회로패턴(12)과 도전성 랜드(13)들이 형성된다. 정리하면, 상기 도 2에 도시된 전자파 차폐 기능을 가지는 SiP 모듈에서의 상기 인쇄회로기판(10)의 내부에는 접지판(15)과 그 하측에 도전성 내부 회로 패턴(11)이 형성되고, 하부면에는 도전성 하부 회로패턴(12) 및 복수의 도전성 랜드(13)들이 형성된다.
이상에서 설명한 본 발명의 제1 및 제2 실시예에 따른 전자파 차폐 기능을 가지는 SiP 모듈은 상기 전자파 차폐부(50)를 통해 상기 능동 및 수동 소자(20) 및 회로 패턴들에서 발생되는 전자파를 차폐할 수 있다.
상기 전자파 차폐부(50)에 대하여 더 상세하게 설명하면 다음과 같다.
상기 전자파 차폐부(50)는 앞서 설명한 바와 같이, 상기 접지판(15)으로부터 상기 솔더볼(40)까지의 접지라인을 전기적으로 연결함으로써, 패러데이 상자(Faraday cage)의 형태를 가짐으로써, 전자파 차폐 기능을 수행할 수 있다.
즉, 상기 전자파 차폐부(50)는 도 1 및 도 2에 도시된 바와 같이, 상기 인쇄회로기판(10에 형성되는 PCB 관통비아(14)를 통해 상기 접지판(15)과 상기 도전성 랜드(13)가 전기적으로 연결되고, 상기 몰딩수지(30)에 형성되는 몰딩수지 관통비아(31)를 통해 상기 도전성 랜드(13)와 상기 솔더볼(40)이 전기적으로 연결되어 형성된다.
여기서, 상기 PCB 관통비아(14)는 도 2 및 도 3에 도시된 바와 같이, 상기 인쇄회로기판(10)에 복수개 형성되어 있다. 구체적으로, 접지 라인을 구성하여 전자파 차폐 기능을 수행하는 차폐용 PCB 관통비아(14b)와 신호 라인을 구성하는 신호용 PCB 관통비아(14a)로 구성된다. 이와 같은 상기 PCB 관통비아(14) 중, 상기 전자파 차폐부(50)를 구성하는 차폐용 PCB 관통비아(14b)는 상기 인쇄회로기판(10)의 외곽 또는 전자파를 차폐하고자 하는 회로부분의 외곽을 따라 형성된다. 즉, 상기 전자파 차폐부(50)를 구성하는 차폐용 PCB 관통비아(14b)는 상기 인쇄회로기판(10)의 상부면과 하부면을 관통하도록 형성되되, 상기 인쇄회로기판(10)의 테두리 부분을 따라 형성된다.
상기와 같이 형성된 상기 차폐용 PCB 관통비아(14b)는 상기 접지판(15)의 테두리 부분과 상기 도전성 랜드(13)를 전기적으로 연결한다. 상기 도전성 랜드(13)는 도 1 및 도 2에 도시된 바와 같이, 상기 인쇄회로기판(10)의 하부면 외곽을 따라 형성되는 접지용 랜드(13b)와 상기 접지용 랜드(13b)에 의하여 구획되어진 영역 내부에 형성되는 신호용 랜드(13a)로 구성된다.
상기 접지용 랜드(13b)는 상기 인쇄회로기판(10)의 외곽을 따라 형성되는 상기 PCB 관통비아(14)를 통해 상기 접지판(15)과 전기적으로 연결되기 위하여, 상기 인쇄회로기판(11)의 하부면 외곽을 따라 형성된다.
상기와 같이 형성된 접지용 랜드(13b)는 상기 몰딩수지 관통비아(31)에 채워져 충진된 도전성 물질(33)에 의하여 상기 솔더볼(40)에 전기적으로 연결된다.
상기 몰딩수지 관통비아(31)는 도 1 및 도 2에 도시된 바와 같이, 상기 몰딩수지(30)에 복수개 형성된다. 이와 같은 상기 몰딩수지 관통비아(31) 중, 상기 전자파 차폐부(50)를 구성하는 몰딩수지 관통비아(31)는 상기 몰딩수지(30)의 외곽을 따라 형성된다. 즉, 상기 전자파 차폐부(50)를 구성하는 몰딩수지 관통비아(31)는 상기 몰딩수지(30)의 상부면과 하부면을 관통하도록 형성되되, 상기 몰딩수지(30)의 테두리 부분을 따라 형성된다.
상기와 같이 형성된 상기 몰딩수지 관통비아(31)에는 도전성 물질(33)이 채워져서 충진된다. 상기 몰딩수지 관통비아(31)에 충진된 상기 도전성 물질(33)은 상기 도전성 랜드(13)와 상기 솔더볼(40)을 전기적으로 연결한다. 상기 몰딩수지 관통비아(31)는 도 1 및 도 2에 도시된 바와 같이, 상기 몰딩수지(30)의 외곽을 따라 형성되는 차폐용 몰딩수지 관통비아(31b)와 상기 차폐용 몰딩수지 관통비아(31b)에 의하여 구획되어진 영역 내부에 형성되는 신호용 몰딩수지 관통비아(31a)로 구성된다.
즉, 상기 몰딩수지 관통비아(31)는 차폐용 몰딩수지 관통비아(31b)와 신호용 몰딩수지 관통비아(31a)로 구성되되, 상기 차폐용 몰딩수지 관통비아(31b)는 상기 도전성 물질(33)이 상기 접지용 랜드(13b)와 통전될 수 있도록 상기 몰딩수지(30)의 외곽을 따라 형성된다. 그리고, 상기 신호용 몰딩수지 관통비아(31a)는 상기 차폐용 몰딩수지 관통비아(31b)에 의하여 구획되어진 영역 내부에 복수개 형성된다.
상기와 같이 형성된 차폐용 몰딩수지 관통비아(31b)에는 도전성 물질(33)이 채워져셔 충진되고, 이 도전성 물질(33)은 상기 접지용 랜드(13b)와 상기 솔더볼(40)을 전기적으로 연결한다.
상기 솔더볼(40)은 도 1 및 도 2에 도시된 바와 같이, 상기 몰딩수지(30)의 하부면에 복수개 형성된다. 이와 같은 상기 솔더볼(40) 중, 상기 전자파 차폐부(50)를 구성하는 솔더볼(40)은 접지용 솔더볼(40b)로서, 상기 몰딩수지(30)의 하부면 외곽을 따라 형성된다. 즉, 상기 전자파 차폐부(50)를 구성하는 솔더볼(40)은 상기 몰딩수지(30)의 하부면의 외곽을 따라 구획을 형성할 수 있도록 상기 몰딩수지(30)의 하부면 테두리 부분을 따라 형성된다.
이와 같은 상기 솔더볼(40)은 상술한 바와 같이, 상기 몰딩수지(30)의 하부면 외곽을 따라 구획을 형성할 수 있도록 형성되는 접지용 솔더볼(40a)과 이 접지용 솔더볼(40a)에 의하여 구획되어지는 영역 내부에 형성되는 신호용 솔더볼(40a)로 구성된다.
구체적으로, 상기 접지용 솔더볼(40b)은 상기 차폐용 몰딩수지 관통비아(31b)에 충진된 도전성 물질(33)과 통전될 수 있도록 상기 몰딩수지(40)의 하부면 외곽을 따라 형성되고, 상기 신호용 솔더볼(40a)은 상기 접지용 솔더볼(40b)에 의하여 구획되어지는 영역 내부에 복수개 형성된다.
이상에서 설명한 전자파 차폐부(50)에 의하여 상기 능동 및 수동 소자(20), 회로 패턴들 등에 의해서 발생되는 전자파는 차폐될 수 있다. 첨부된 도 3 및 도 4를 참조하여, 상기 전자파 차폐부(50)의 배치 형태를 좀 더 구체적으로 살펴보면, 다음과 같다. 도 3은 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈의 부분 절개도이고, 도 4는 저면도이다.
도 3 및 도 4에 도시된 바와 같이, 상기 몰딩수지(30)의 하부면에는 복수개의 솔더볼(40)이 형성되되, 상기 몰딩수지(30)의 하부면 테두리를 따라 접지용 솔더볼(40b)이 형성된다. 상기 접지용 솔더볼(40b)이 상기 몰딩수지(30)의 하부면 외곽을 따라 형성됨으로써, 구획 영역이 형성된다. 상기 신호용 솔더볼(40a)은 상기 접지용 솔더볼(40b)에 의하여 구획되어지는 영역 내부에 형성된다. 또한, 상기 구획 영역 내부에 상기 복수개의 능동 및 수동 소자(20)가 배치되어 있다.
이상에서 설명한 전자파 차폐 기능을 가지는 SiP 모듈은 외곽을 따라 형성되어 구획 영역을 형성하는 상기 전자파 차폐부(50)에 의하여 각 종 전자파를 차폐할 수 있다. 한편, 상기 전자파 차폐부(50)는 도 5 및 도 6에 도시된 바와 같이, 가운데 부분에도 형성될 수 있다.
상기 가운데 부분에 추가 형성되는 전자파 차폐부(50')는 도 6에 도시된 바와 같이, 상기 능동 및 수동 소자(20)들을 적어도 두개 이상의 그룹으로 분리할 수 있는 방향(L)으로 형성된다. 이와 같이, 상기 능동 및 수동 소자(20)들을 적어도 두개 이상의 그룹으로 분리할 수 있도록 상기 전자파 차폐부(50')를 추가 형성하면, 상기 능동 및 수동 소자(20)들 사이에서 발생하는 상호 간섭을 방지할 수 있고, 전체적인 전자파 차폐 기능을 더욱 강화할 수 있다.
상기 추가 형성되는 전자파 차폐부(50')는 도 5 및 도 6에 도시된 바와 같이, 상기 능동 및 수동 소자(20)들을 적어도 두개 이상의 그룹으로 분할하는 방향(L)으로 추가 형성된다.
이를 위하여, 상기 PCB 관통비아(14) 중, 차폐용 PCB 관통비아(14b)는 상기 인쇄회로기판(10)의 하부면에 실장되는 복수의 능동 및 수동 소자(20)들을 적어도 두개 이상의 그룹으로 분할하는 방향(L)으로 추가 형성된다. 그리고, 상기 접지용 랜드(13b)는 상기 추가 형성되는 차폐용 PCB 관통비아(14b)를 통해 상기 접지판(15)과 전기적으로 통전하기 위하여 상기 차폐용 PCB 관통비아(14b)의 하단과 접촉되도록 추가 형성된다.
또한, 상기 차폐용 몰딩수지 관통비아(31b)는 상기 추가 형성되는 차폐용 PCB 관통비아(14b)의 형성 방향으로 상기 몰딩수지(30)에 추가 형성되며, 상기 접지용 솔더볼(40b)은 상기 추가 형성되는 차폐용 몰딩수지 관통비아(31b)에 충진된 전도성 물질(33)과 전기적으로 통전하기 위하여 상기 차폐용 몰딩수지 관통비아(31b)의 하단과 접촉되도록 추가 형성된다.
이와 같이 구성되는 추가 전자파 차폐부(50')를 상기 능동 및 수동 소자들을 적어도 두개 이상의 그룹으로 분할할 수 있는 방향으로 형성하면, 소자들간의 전자파 간섭을 방지할 수 있다. 상기 추가되는 전자파 차폐부(50')는 상기 능동 및 수동 소자들을 적어도 두개 이상의 그룹으로 분할할 수 있는 방향으로 형성되기 때문에, 적어도 하나 이상 형성될 수 있다.
이상에서 설명한 전자파 차폐 기능을 가지는 SiP 모듈은 인쇄회로기판(10)의 하부면에 복수개의 능동 및 수동 소자(20)들을 실장하고, 상술한 전자파 차폐부(50)를 구성함으로써, 전자파 차폐 기능을 달성할 수 있다. 따라서, 별도의 금속 캔 등을 이용하여 전자파를 차폐하지 않기 때문에, 패키지 전체 크기를 크게 감소시킬 수 있는 장점이 있다.
한편, 본 발명에 따른 전자파 차폐 기능을 가지는 SiP 모듈에서의 인쇄회로기판(10) 상부에는 또 다른 능동 및 수동 소자를 실장할 수 있다. 즉, 도 7에 도시된 바와 같이, 상기 인쇄회로기판(10) 상부에는 추가적으로 능동 및 수동 소자들(20')이 실장될 수 있다. 이를 통하여, 각 종 소형 통신 모듈을 제작할 수 있고, 고기능의 제품을 제작할 수 있다.
예를 들어, 상기 인쇄회로기판(10) 상부에 도 7에 도시된 바와 같이, 별도의 전도성 상부 회로패턴(16)과 랜드(17)를 형성시키고, 이를 이용하여 별도의 능동 및 수동 소자(20')들을 실장할 수 있다.
구체적으로, 도 8에 도시된 바와 같이, 상기 인쇄회로기판(10) 상부에 수동소자인 안테나 소자를 실장할 수 있다. 즉, 상기 수동소자는 안테나 소자(60)이고, 이와 별개로 능동 소자들을 함께 상기 인쇄회로기판(10) 상부에 실장할 수 있다.
상기 안테나 소자(60)는 상기 접지판(15)에 접지되고, 상기 접지판(15)에 형성된 개구부(15a)를 통하여 상기 인쇄회로기판(10)의 내부 및 하부면에 형성된 회로 패턴(11, 12)과 전기적으로 연결되어 신호를 송수신할 수 있다.
이상에서 설명한 전자파 차폐 기능을 가지는 SiP 모듈에 의하면, SiP 모듈 자체의 크기를 최소화할 수 있기 때문에, 소형의 통신 모듈로 폭넓게 사용될 수 있고, 다른 소자의 추가 실장이 가능함으로써, 공간 활용성과 실장 확장성이 증가하고, 고기능/다기능 소형화 제품을 제작할 수 있는 장점이 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정하지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해가 되어져서는 안 될 것이다.
10 : 인쇄회로기판 11 : 도전성 내부 회로패턴
12 : 도전성 하부 회로패턴 13 : 도전성 랜드
13a : 신호용 랜드 13b : 접지용 랜드
14 : PCB 관통비아 14a : 신호용 PCB 관통비아
14b : 차폐용 PCB 관통비아 15 : 접지판
15a : 개구부 16 : 도전성 상부 회로패턴
17 : 인쇄회로기판 상부면 랜드 20 : 인쇄회로기판 하부면의 능동 및 수동 소자
20' : 인쇄회로기판 상부면의 능동 및 수동 소자
21 : 수동소자 23 : 능동소자
30 : 몰딩수지 31 : 몰딩수지 관통비아
31a : 신호용 몰딩수지 관통비아 31b : 차폐용 몰딩수지 관통비아
33 : 전도성 물질 40 : 솔더볼
40a : 신호용 솔더볼 40b : 접지용 솔더볼
50, 50' : 전자파 차폐부 60 : 안테나 소자
61 : 안테나 연결용 솔더

Claims (8)

  1. 내부에는 도전성 내부 회로 패턴이 형성되고, 하부면에는 도전성 하부 회로 패턴과 도전성 랜드가 형성되며, 상부면에는 접지판이 형성되는 인쇄회로기판;
    상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자;
    상기 능동 및 수동 소자들을 감싸도록 상기 인쇄회로기판의 하부면에 형성되되, 복수개의 몰딩수지 관통비아가 형성되는 몰딩수지;
    상기 몰딩수지 관통비아에 채워지는 전도성 물질을 통하여 상기 인쇄회로기판의 하부면에 형성되는 도전성 하부 회로 패턴 또는 도전성 랜드와 전기적으로 연결되는 솔더볼;
    상기 접지판으로부터 상기 도전성 랜드를 거쳐 상기 솔더볼까지 전기적으로 연결되는 전자파 차폐부를 포함하여 이루어진 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  2. 내부에는 접지판과 그 하측에 도전성 내부 회로 패턴이 형성되고, 하부면에는 도전성 하부 회로 패턴과 도전성 랜드가 형성되는 인쇄회로기판;
    상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자;
    상기 능동 및 수동 소자들을 감싸도록 상기 인쇄회로기판의 하부면에 형성되되, 복수개의 몰딩수지 관통비아가 형성되는 몰딩수지;
    상기 몰딩수지 관통비아에 충진되는 전도성 물질을 통하여 상기 인쇄회로기판의 하부면에 형성되는 도전성 하부 회로 패턴 또는 도전성 랜드와 전기적으로 연결되기 위하여 상기 몰딩수지 하부면에 형성되는 솔더볼;
    상기 접지판으로부터 상기 도전성 랜드를 거쳐 상기 솔더볼까지 전기적으로 연결되는 전자파 차폐부를 포함하여 이루어진 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 전자파 차폐부는 상기 인쇄회로기판에 형성되는 PCB 관통비아를 통해 상기 접지판과 상기 도전성 랜드가 전기적으로 연결되고, 상기 몰딩수지에 형성되는 몰딩수지 관통비아를 통해 상기 도전성 랜드와 상기 솔더볼이 전기적으로 연결되어 형성되는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  4. 청구항 3에 있어서,
    상기 PCB 관통비아는 차폐용 PCB 관통비아와 신호용 PCB 관통비아로 구성되되, 상기 인쇄회로기판의 외곽을 따라 형성되고, 상기 도전성 랜드는 접지용 랜드와 신호용 랜드로 구성되며, 상기 접지용 랜드는 상기 인쇄회로기판의 하부면 외곽을 따라 형성되는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  5. 청구항 4에 있어서,
    상기 몰딩수지 관통비아는 차폐용 몰딩수지 관통비아와 신호용 몰딩수지 관통비아로 구성되되, 상기 차폐용 몰딩수지 관통비아는 상기 도전성 물질이 상기 접지용 랜드와 통전될 수 있도록 상기 몰딩수지의 외곽을 따라 형성되고, 상기 솔더볼은 접지용 솔더볼과 신호용 솔더볼로 구성되되, 상기 접지용 솔더볼은 상기 차폐용 몰딩수지 관통비아에 충진된 도전성 물질과 통전될 수 있도록 상기 몰딩수지의 하부면 외곽을 따라 형성되는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  6. 청구항 5에 있어서,
    상기 PCB 관통비아는 상기 인쇄회로기판의 하부면에 실장되는 복수의 능동 및 수동 소자들을 적어도 두개 이상의 그룹으로 분할하는 방향으로 추가 형성되고, 상기 접지용 랜드는 상기 추가 형성되는 PCB 관통비아를 통해 상기 접지판과 전기적으로 통전하기 위하여 상기 PCB 관통비아의 하단과 접촉되도록 추가 형성되고, 상기 차폐용 몰딩수지 관통비아는 상기 추가 형성되는 PCB 관통비아의 형성 방향으로 상기 몰딩수지에 추가 형성되며, 상기 접지용 솔더볼은 상기 추가 형성되는 차폐용 몰딩수지 관통비아에 충진된 전도성 물질과 전기적으로 통전하기 위하여 상기 차폐용 몰딩수지 관통비아의 하단과 접촉되도록 추가 형성되는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  7. 청구항 6에 있어서,
    상기 인쇄회로기판 상부에는 추가적으로 능동 및 수동 소자들이 실장되는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
  8. 청구항 7에 있어서,
    상기 수동 소자는 안테나 소자이되, 상기 안테나 소자는 상기 접지판에 접지되고, 상기 접지판에 형성된 개구부를 통하여 상기 인쇄회로기판의 내부 및 하부면에 형성된 회로 패턴과 전기적으로 연결되어 신호를 송수신하는 것을 특징으로 하는 전자파 차폐 기능을 가지는 SiP 모듈.
KR1020120027334A 2012-03-16 2012-03-16 전자파 차폐 기능을 가지는 ＳｉＰ 모듈 KR20130105151A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120027334A KR20130105151A (ko) 2012-03-16 2012-03-16 전자파 차폐 기능을 가지는 ＳｉＰ 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120027334A KR20130105151A (ko) 2012-03-16 2012-03-16 전자파 차폐 기능을 가지는 ＳｉＰ 모듈

Publications (1)

Publication Number Publication Date
KR20130105151A true KR20130105151A (ko) 2013-09-25

Family

ID=49453871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120027334A KR20130105151A (ko) 2012-03-16 2012-03-16 전자파 차폐 기능을 가지는 ＳｉＰ 모듈

Country Status (1)

Country Link
KR (1) KR20130105151A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088562A (ko) * 2015-01-16 2016-07-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20180097852A (ko) * 2017-02-24 2018-09-03 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
KR20190050297A (ko) * 2017-11-02 2019-05-10 주식회사 아모센스 반도체 패키지
US10797021B2 (en) 2018-09-03 2020-10-06 Samsung Electronics Co., Ltd. Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
US10905037B2 (en) 2017-12-15 2021-01-26 Samsung Electronics Co., Ltd. Electronic device having interference shielding structure
CN113707202A (zh) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 固态硬盘结构
US11844174B2 (en) 2019-08-09 2023-12-12 Panasonic Intellectual Property Management Co., Ltd. Electronic substrate

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160088562A (ko) * 2015-01-16 2016-07-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20180097852A (ko) * 2017-02-24 2018-09-03 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
CN108511421A (zh) * 2017-02-24 2018-09-07 爱思开海力士有限公司 具有电磁干扰屏蔽或电磁波散射结构的半导体封装
CN108511421B (zh) * 2017-02-24 2021-04-13 爱思开海力士有限公司 具有电磁干扰屏蔽或电磁波散射结构的半导体封装
KR20190050297A (ko) * 2017-11-02 2019-05-10 주식회사 아모센스 반도체 패키지
US10905037B2 (en) 2017-12-15 2021-01-26 Samsung Electronics Co., Ltd. Electronic device having interference shielding structure
US10797021B2 (en) 2018-09-03 2020-10-06 Samsung Electronics Co., Ltd. Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
US11205637B2 (en) 2018-09-03 2021-12-21 Samsung Electronics Co., Ltd. Semiconductor packages having improved thermal discharge and electromagnetic shielding characteristics
US11844174B2 (en) 2019-08-09 2023-12-12 Panasonic Intellectual Property Management Co., Ltd. Electronic substrate
EP3993589B1 (en) * 2019-08-09 2023-12-13 Panasonic Intellectual Property Management Co., Ltd. Electronic substrate
CN113707202A (zh) * 2021-08-30 2021-11-26 中科美嘉半导体(北京)有限公司 固态硬盘结构

Similar Documents

Publication Publication Date Title
US12040305B2 (en) Shielded electronic component package
US8829667B2 (en) Electronic devices including EMI shield structures for semiconductor packages and methods of fabricating the same
JP6341293B2 (ja) 無線通信モジュール
KR20130105151A (ko) 전자파 차폐 기능을 가지는 ＳｉＰ 모듈
US9536841B2 (en) Semiconductor package with conformal EM shielding structure and manufacturing method of same
US7537962B2 (en) Method of fabricating a shielded stacked integrated circuit package system
US8946886B1 (en) Shielded electronic component package and method
TWI552434B (zh) 具有天線之半導體結構
US20070176281A1 (en) Semiconductor package
KR101332332B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
SG172670A1 (en) Integrated circuit package system forshielding electromagnetic interference
KR101153570B1 (ko) 반도체 패키지 모듈
TW201507089A (zh) 半導體裝置
US9484311B2 (en) Chip package and packaging method
US9780047B1 (en) Semiconductor package
KR102451167B1 (ko) 반도체 패키지
JP2019212979A (ja) 無線モジュールおよびその製造方法並びに電子装置
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
TWI484616B (zh) 具電磁干擾屏蔽之封裝模組
US20180033736A1 (en) Semiconductor device packages
KR101153536B1 (ko) 고주파 패키지
KR101011888B1 (ko) 반도체 패키지
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
KR20140126107A (ko) 패키지 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right