CN108511421A - 具有电磁干扰屏蔽或电磁波散射结构的半导体封装 - Google Patents

具有电磁干扰屏蔽或电磁波散射结构的半导体封装 Download PDF

Info

Publication number
CN108511421A
CN108511421A CN201810009665.7A CN201810009665A CN108511421A CN 108511421 A CN108511421 A CN 108511421A CN 201810009665 A CN201810009665 A CN 201810009665A CN 108511421 A CN108511421 A CN 108511421A
Authority
CN
China
Prior art keywords
substrate
external electrode
grounding
semiconductor chip
semiconductor packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810009665.7A
Other languages
English (en)
Other versions
CN108511421B (zh
Inventor
郑源德
林相俊
林星默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108511421A publication Critical patent/CN108511421A/zh
Application granted granted Critical
Publication of CN108511421B publication Critical patent/CN108511421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

具有电磁干扰屏蔽或电磁波散射结构的半导体封装。公开了一种半导体封装。该半导体封装可以包括基板和半导体芯片，该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的表面的方式安装在所述基板的所述表面上方。所述半导体芯片和所述基板可以被配置用于屏蔽或散射电磁波。

Description

具有电磁干扰屏蔽或电磁波散射结构的半导体封装
技术领域
本公开的实施方式的示例可以总体上涉及半导体封装，并且更具体地，涉及与屏蔽电磁波相关的半导体封装。
背景技术
当上面已经安装有半导体封装的电子装置操作时，该电子装置不可避免地产生电磁波。所产生的电磁波通过辐射被传送到外部装置。这些电磁场所导致的干扰即电磁干扰(下文中简称为“EMI”)将导致外部装置故障。
近来，随着电子装置的重量和尺寸减小并且变得越来越薄且越来越短，因为半导体之间的间隔减小并且操作速度增加，所以产生许多与EMI有关的问题。
因此，屏蔽内部所产生的电磁波正成为电子装置的重要问题。
发明内容
在实施方式中，一种半导体封装可以包括基板，所述基板具有设置在基板的顶表面上的接合指。该半导体封装可以包括半导体芯片，该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方。所述半导体芯片可以包括接合焊盘，所述接合焊盘设置在所述有源表面上方并且与所述接合指电联接。所述基板可以包括外部信号线，所述外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的第一一端。所述基板可以包括第一接地图案，所述第一接地图案设置在所述基板的所述顶表面上方并且从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘。所述基板可以包括内部信号线，所述内部信号线形成在所述基板内并且与所述外部信号线电联接。所述接合指可以被设置成与所述半导体芯片交叠。所述内部信号线可以从所述交叠区域延伸到所述交叠区域的外部。所述第一接地图案可以被设置成与延伸到所述交叠区域外部的所述内部信号线交叠。
在实施方式中，一种半导体封装可以包括：基板，该基板具有形成在所述基板的顶表面上方的接合指、外部信号线、接地接合指和第一接地图案，具有与所述外部信号线电联接并且设置在所述基板内的内部信号线，并且具有设置在所述基板的底表面上方的第一外部电极、第二外部电极和第三外部电极。所述接合指和所述外部信号线可以联接在一起并且所述接地接合指和所述第一接地图案可以联接在一起。所述半导体封装可以包括半导体芯片，所述半导体芯片具有按照面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方的有源表面。所述半导体芯片可以包括设置在所述有源表面上方的与所述接合指电联接的接合焊盘、设置在所述有源表面上方的与所述接地接合指电联接的接地接合焊盘、以及设置在所述有源表面上方的与所述接地接合焊盘联接的接地金属图案。所述接合指和所述接地接合指可以被设置成与所述半导体芯片交叠。所述外部信号线可以具有与所述接合指联接的第一一端，并且可以被设置成使得整个所述外部信号线与所述半导体芯片交叠。所述内部信号线可以设置在所述半导体芯片与所述基板交叠的交叠区域中以及所述交叠区域的外部。所述第一接地图案可以被设置成与设置在所述交叠区域外部的所述内部信号线交叠。
在实施方式中，一种半导体封装可以包括基板，所述基板具有设置在基板的顶表面上的接合指和接地接合指。该半导体封装可以包括半导体芯片，所述半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方。所述半导体芯片可以包括接合焊盘，该接合焊盘设置在所述有源表面上方并且与所述接合指电联接。所述半导体芯片可以包括接地接合焊盘，所述接地接合焊盘与所述接地接合指电联接。所述半导体芯片可以包括接地金属图案，所述接地金属图案与所述接地接合焊盘联接。所述基板可以包括外部信号线，所述外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的一端。所述基板可以包括接地图案，所述接地图案设置在所述基板的所述顶表面上方，从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘，并且与所述接地接合指联接。所述基板可以包括信号通孔，所述信号通孔形成在所述基板内并且与所述外部信号线电联接。所述基板可以包括接地通孔，所述接地通孔形成在所述基板内并且与所述接地图案电联接。所述基板可以包括第一外部电极，所述第一外部电极设置在所述基板的底表面上方并且与所述信号通孔电联接。所述基板可以包括第二外部电极，所述第二外部电极与所述接地通孔电联接。所述接合指可以被设置成与所述半导体芯片交叠。
附图说明
图1A是例示常规倒装芯片封装的截面图。
图1B是常规倒装芯片封装的除了密封构件和第一阻焊剂之外的平面图。
图2A和图2B是根据实施方式的半导体封装的沿着图2C、图3A、图3B和图3C的线A-A'和线B-B'截取的截面图。
图2C是根据实施方式的半导体封装的除了密封构件和第一阻焊剂之外的平面图。
图3A是根据实施方式的半导体封装中的基板的除了第一阻焊剂之外的第一层的平面图。
图3B是根据实施方式的半导体封装中的基板的第二层的平面图。
图3C是根据实施方式的半导体封装中的基板的第三层的平面图。
图4A和图4B是例示根据实施方式的半导体封装的截面图。
图5是例示了可应用根据各种实施方式的半导体封装的电子系统的示例的表示的框图。
图6是例示了可包括根据各种实施方式的半导体封装的存储卡的示例的表示的框图。
具体实施方式
以下将参照附图来描述各种实施方式。然而，这些实施方式可以按照不同的方式来实施并且不应该被理解为限于本文中阐述的实施方式。相反，提供这些实施方式，使得本公开将是彻底和完整的，并且将把本公开的范围充分传达给本领域的技术人员。在整个本公开中，在本发明的各个附图和实施方式中，相似的附图标记表示相似的部件。
本公开的实施方式提供了能够屏蔽在其中产生的电磁波的半导体封装。
参照图1A和图1B，常规的倒装芯片封装100具有其中半导体芯片110已经通过凸块140物理地电接合到基板120的结构。在此倒装芯片封装100中，基板120可以具有多层布线结构，该多层布线结构具有至少两层绝缘层120-1以及形成在相应的绝缘层120-1上的布线122、124和126。基板120具有顶表面120a，并且可以包括形成在顶表面120a上的外部信号线122、形成在其内的内部信号线124以及形成在底表面120b上的外部电极126。
外部信号线122可以从基板120的与半导体芯片110交叠的部分延伸到基板120的不与半导体芯片110交叠的部分。外部信号线122可以包括设置在与半导体芯片110交叠的一端处的接合指121。接合指121通过凸块140与半导体芯片110的接合焊盘112电联接。
在图1A中，132指定第一阻焊剂，134指定第二阻焊剂，150指定密封构件。图1A和图1B还例示了将外部信号线122与外部电极126联接的贯穿通孔V。
由于常规的倒装芯片封装没有被屏蔽，因此在操作过程中产生的电磁波会影响外部装置。更具体地，外部信号线的设置在基板120上的与半导体芯片110交叠的区域O/R外的部分因没有屏蔽手段而被暴露。因此，电磁波可以从该部分辐射，从而影响外部装置。此外，如上所述产生的电磁波会对外部装置导致电磁干扰，因此成为故障或失效的成因。
本公开的实施方式提供了能够屏蔽在其中产生的电磁波的半导体封装。
参照图2A至图2C，根据实施方式的半导体封装200可以包括半导体芯片210和基板220。半导体封装200还可以包括凸块240、密封构件250和外部联接构件260。
半导体芯片210可以是存储芯片。半导体芯片210可以是逻辑芯片。半导体芯片210可以具有有源表面210a和与有源表面210a相对的背面210b。半导体芯片210可以包括布置在有源表面210a中的接合焊盘212和接地接合焊盘212a。虽然未示出，但是接合焊盘212可以在有源表面210a的中心部分处布置成例如两列。
半导体芯片210可以包括形成在接合焊盘212和接地接合焊盘212a上的凸块240。凸块240可以是铜柱凸块、焊料凸块和上面已经堆叠有多种金属的凸块中的任一种。半导体芯片210可以设置在基板220的顶表面220a上方，使得有源表面210a面对基板220的顶表面220a。半导体芯片210的接合焊盘212和基板220的接合指221可以通过凸块240电联接在一起。此外，半导体芯片210的接地接合焊盘212a和基板220的接地接合指221a还可以通过凸块240电联接在一起。
参照图2B，半导体芯片210可以包括形成在有源表面210a中的接地金属图案214。接地金属图案214可以与接地接合焊盘212a联接。接地金属图案214可以通过接地接合焊盘212a和凸块240与设置在基板220中的第一接地图案228电联接。
基板220可以是印刷电路板。基板220可以具有矩形板形。基板220可以具有包括至少两层布线层的多层布线结构。也就是说，基板220可以具有其中至少两层绝缘层220-1和包括布线222和224或接地图案228、230和232的布线层堆叠的多层布线结构。在实施方式中，基板220包括四层布线层(即，层1-4)。基板220可以具有顶表面220a和与顶表面220a相对的底表面220b。
基板220可以包括设置在顶表面220a上的接合指221和接地接合指221a。基板220可以包括形成在顶表面220a上的外部信号线222和第一接地图案228。基板220可以包括内部信号线224以及形成在其中的第二接地图案230和第三接地图案232。基板220可以包括第一外部电极226a以及形成在底表面220b上的第二外部电极226b和第三外部电极226c。
基板220可以包括第一信号通孔SV1，第一信号通孔SV1形成在基板220中，使得外部信号线222和内部信号线224联接在一起。基板220可以包括第二信号通孔SV2，第二信号通孔SV2形成在基板220中，使得内部信号线224和第一外部电极226a联接在一起。基板220可以包括第一接地通孔GV1，第一接地通孔GV1形成在基板220中，使得第一接地图案228、第二接地图案230和第三接地图案232以及第二外部电极226b联接在一起。基板220可以包括第二接地通孔GV2，第二接地通孔GV2形成在基板220中，使得第三接地图案232和第三外部电极226c联接在一起。
多个接合指221和接地接合指221a可以设置在基板220的顶表面220a上。接合指221中的每一个可以被设置成与半导体芯片210的接合焊盘212交叠。接地接合指221a中的每一个可以被设置成与半导体芯片210的接地接合焊盘212a交叠。如图3A中所示，接合指221可以在基板220的顶表面220a的中心部分处布置成两列。接合指221可以通过凸块240与半导体芯片210的接合焊盘212电联接。接地接合指221a可以通过凸块240与半导体芯片210的接地接合焊盘212a电联接。
外部信号线222可以被设置成与半导体芯片210交叠。整个外部信号线222可以设置在其中半导体芯片210与基板220交叠的交叠区域O/R内。外部信号线222可以具有与接合指221接触的第一一端222a和与第一一端222a相对的第一另一端222b。
参照图2A和图2B以及图3A，多条外部信号线222可以形成在基板220的顶表面中。外部信号线222可以完全设置在交叠区域O/R内，使得外部信号线222与半导体芯片210交叠。外部信号线222可以在与交叠区域O/R内的接合指221接触的同时朝向基板220的边缘延伸。
第二接地图案228可以形成在基板220的顶表面220a上。第一接地图案228可以与接地接合指221a联接。第一接地图案228可以从交叠区域O/R延伸到基板220的边缘。第一接地图案228可以设置在基板的除了外部信号线222和阻焊剂开口区域SOR之外的顶表面220a上。如图2B中例示的，第一接地图案228可以通过接地接合指221a、凸块240和接地接合焊盘212a与接地金属图案214电联接。接地金属图案214可以设置在半导体芯片210的有源表面210a上。第一接地图案228可以通过第一接地通孔GV1与第二外部电极226b电联接。第二外部电极226b可以设置在基板220的底表面220b上。
可以在基板220内形成第一接地通孔GV1。第一接地通孔GV1可以将第一接地图案228、第二接地图案230和第三接地图案232与第二外部电极226b电联接。在基板220内可以存在多个第一接地通孔GV1。如图3A中所示，多个第一接地通孔GV1可以围绕基板的周边布置成环形状或者在远离基板的周边的预定距离处布置成环形状。例如，在实施方式中，多个第一接地通孔GV1可以围绕基板220的外边界形成，以形成围绕基板220的周边的环形状。在实施方式中，例如，多个第一接地通孔GV1可以被形成为围绕远离基板200的周边的预定距离形成环形状。第一接地通孔GV1可以被形成为从基板220的顶表面220a延伸到基板220的底表面220b。多个第一接地通孔GV1可以布置成环形状并且彼此分隔开，但是仍然基本上形成闭环形状，如图3A中例示的。在一些实施方式中，可以存在例如第一接地通孔GV1的一个或更多个环。例如，在实施方式中，可以存在位于基板200的周边处的第一接地通孔GV1的第一环和位于远离基板220的周边的预定距离处的第一接地通孔GV1的第二环。第一接地通孔GV1可以按照围绕基板220的周边或在远离基板220的周边的预定距离处形成部分环或多个部分环的方式布置在基板220中。多个第一接地通孔GV1可以彼此分隔开，但是仍然沿着基板220的周边或在远离基板220的周边的预定距离基本上形成部分环形状或闭合曲线。用于形成环形状、闭环形状、部分环形状或闭合曲线的多个第一接地通孔GV1可以彼此分隔开一定距离，使得可以仍然防止或最小化电磁波辐射到环形状、闭合环形状、部分环形状或闭合曲线外部或者穿过环形状、闭合环形状、部分环形状或闭合曲线并最终到基板220外部。另外，例如，围绕基板220的周边形成的多个环形状、闭环形状，部分环形状或闭合曲线可以防止或最小化电磁波辐射到基板220的边缘外部。因此，根据实施方式的半导体封装能够有效地减小对外部装置的影响，因为它具有用于屏蔽从布线层(即，外部信号线222和内部信号线224)产生的电磁波的结构(即，环形状、闭环形状、部分环形状或闭合曲线)。
内部信号线224可以设置在基板220中的具有外部信号线222的层下方的层中。基板具有多层布线结构。在实施方式中，基板220包括四层布线层，并且内部信号线224可以设置在设置有外部信号线的第一层下方的层(例如，第二层)中。内部信号线224可以包括第二一端224a和与第二一端224a相对的第二另一端224b。第二一端224a可以设置在交叠区域O/R内。第二一端224a可以设置成与外部信号线222的第一另一端222b交叠。内部信号线224可以与第一接地图案228交叠。内部信号线224可以设置在交叠区域O/R中。内部信号线224可以设置在交叠区域O/R与第一接地图案228交叠的区域中。内部信号线224可以被设置成与交叠区域O/R外的第一接地图案228交叠。在实施方式中，例如，内部信号线224可以仅位于交叠区域O/R内且与第一接地图案228交叠的任何区域外、交叠区域O/R外的区域中的与第一接地图案228交叠的区域内、与第一接地图案228与交叠区域O/R的交叠处且没有其它地方交叠的区域内、或者与这些区域的任何组合交叠的区域或范围内。在实施方式中，例如，内部信号线224可以仅位于交叠区域O/R内，使得内部信号线224中的任何部分都不延伸超出交叠区域O/R，并且内部信号线224中的任何部分都不通过第一接地图案228交叠。在实施方式中，例如，内部信号线224可以仅位于与交叠区域O/R外的第一接地图案228交叠的区域中。在实施方式中，例如，内部信号线224可以仅位于与交叠区域O/R和第一接地图案228二者彼此交叠处且没有其它地方交叠的区域内。在实施方式中，例如，内部信号线224可以仅位于交叠区域O/R内且位于交叠区域O/R内的与第一接地图案228交叠的任何区域外、交叠区域O/R外的与第一接地图案228交叠的区域内、以及与交叠区域O/R和第一接地图案228二者彼此交叠的地方交叠的区域内。在实施方式中，例如，内部信号线224可以仅位于与交叠区域O/R和第一接地图案228二者彼此交叠的地方交叠的区域内、以及交叠区域O/R内的与第一接地图案228交叠的任何区域外的区域内。在实施方式中，例如，内部信号线224可以仅位于与交叠区域O/R和第一接地图案228二者彼此交叠的地方交叠的区域内、以及位于交叠区域O/R外的与第一接地图案228交叠的区域内。
第一信号通孔SV1可以设置在外部信号线222的第一另一端222b和内部信号线224的第二一端224a之间。第一信号通孔SV1可以具有与外部信号线222的第一另一端222b接触的顶表面，并且可以具有与内部信号线224的第二一端224a接触的底表面。因此，外部信号线222和内部信号线224可以通过第一信号通孔SV1电联接在一起。
多条内部信号线224可以被形成为使得它们分别对应于多条外部信号线222。内部信号线224可以被设置成从交叠区域O/R延伸到交叠区域O/R的外部。另选地，内部信号线224可以仅设置在交叠区域O/R内。
第二接地图案230可以设置在基板220中。第二接地图案230可以与内部信号线224设置在同一层中。在实施方式中，基板220包括四层布线层。第二接地图案230可以设置在与设置有内部信号线224的层相同的层(例如，第二层)中。
参照图2A和图2B以及图3B，第二接地图案230可以设置在除了设置有内部信号线224的部分之外的剩余部分中。
第三接地图案232可以设置在基板220中。第三接地图案232可以设置在具有内部信号线224的层下方的层中。第三接地图案232可以设置在具有内部信号线224的层与具有第一外部电极226a、第二外部电极226b和第三外部电极226c的层之间的层中。在实施方式中，基板220包括四层布线层。第三接地图案232可以设置在第三层中。第二层可以包括内部信号线224，并且第四层可以包括第一外部电极226a、第二外部电极226b和第三外部电极226c。第三接地图案232可以被设置成与内部信号线224交叠。
参照图2A和图2B以及图3C，接地图案232可以设置在除了设置有第一接地通孔GV1和第二信号通孔SV2的部分之外的剩余部分中。
在图3C中，SVH2指定其中形成第二信号通孔的孔。
第一外部电极226a、第二外部电极226b和第三外部电极226c可以设置在基板220的底表面220b上。第一外部电极226a可以与第二信号通孔SV2电联接。第二外部电极226b可以与第一接地通孔GV1电联接。因此，设置在基板220的顶表面220a上的第一接地图案228和设置在基板220的底表面220b上的第二外部电极226b可以通过第一接地通孔GV1电联接在一起。第三外部电极226c可以与第二接地通孔GV2电联接。
第二信号通孔SV2可以被形成为联接基板220内的第一外部电极226a和内部信号线224的第二另一端224b。第二信号通孔SV2可以与内部信号线224的第二另一端224b交叠。第二信号通孔SV2可以设置在没有与半导体芯片210交叠的位置处，即，交叠区域O/R外部。第二信号通孔SV2可以具有与内部信号线224的第二另一端224b联接的顶表面和与第一外部电极226a联接的底表面。因此，内部信号线224和第一外部电极226a可以通过第二信号通孔SV2电联接在一起。
第二接地通孔GV2可以被形成为联接基板220内的第三接地图案232和第三外部电极226c。第二接地通孔GV2可以具有与第三接地图案232联接的顶表面和与第三外部电极226c联接的底表面。因此，第三接地图案232可以通过第二接地通孔GV2与第三外部电极226c电联接。
基板220还可以包括第一阻焊剂234a，第一阻焊剂234a被形成为使基板220的顶表面220a上的接合指221暴露。基板220还可以包括第二阻焊剂234b，第二阻焊剂234b被形成为使基板220的底表面220b上的第一外部电极226a、第二外部电极226b和第三外部电极226c暴露。
密封构件250可以被形成为保护半导体芯片210免受外部的影响。密封构件250可以被形成为覆盖基板220的包括第一阻焊剂234a的顶表面220a上方的半导体芯片210。密封构件250可以被形成为填充半导体芯片210和基板220之间的间隔。密封构件250可以由环氧塑封料制成。
在其它实施方式中，可以用底部填充材料来填充半导体芯片210和基板220之间的间隔。
外部联接构件260可以是用于将根据实施方式的半导体封装200安装在外部电路上的装置。外部联接构件260可以形成在从基板220的底表面220b中的第二阻焊剂234b暴露的第一外部电极226a、第二外部电极226b和第三外部电极226c中的每一个上。外部联接构件260可以包括焊料球。外部联接构件260可以包括导电引脚或导电膏。
根据实施方式的半导体封装具有其中设置在基板的顶表面上的所有外部信号线与半导体芯片交叠的结构。根据实施方式的半导体封装具有其中内部信号线被半导体芯片和第一接地图案至第三接地图案包围的结构。根据实施方式的半导体封装具有其中基板的第一接地图案与半导体芯片的接地金属图案电联接的结构。
因此，当根据实施方式的半导体封装操作时，从外部信号线辐射到基板的上侧的电磁波不会辐射到封装的外部，因为它们通过被半导体的接地金属图案反射和衍射而发生散射。此外，从内部信号线辐射到基板的上侧和下侧的电磁波不会辐射到封装的外部，因为它们被半导体芯片和第一接地图案至第三接地图案屏蔽。
因此，根据实施方式的半导体封装能够有效地减小对外部装置的影响，因为它具有用于屏蔽从布线层(即，外部信号线和内部信号线)辐射的电磁波的结构。
参照图4A和图4B，根据实施方式的半导体封装400可以包括半导体芯片410、基板420、凸块440、密封构件450和外部联接构件460。
半导体芯片410可以是存储芯片或逻辑芯片。半导体芯片410可以包括有源表面410a和背面410b。半导体芯片410可以包括布置在有源表面410a中的接合焊盘412。半导体芯片410可以包括形成在接合焊盘412上的凸块440。凸块440可以是铜柱凸块、焊料凸块和上面已经堆叠有多种金属的凸块中的任一种。半导体芯片410可以设置在基板420的顶表面420a上方，使得半导体芯片410的有源表面410a面对基板420的顶表面420a。半导体芯片410的接合焊盘412和基板420的接合指421可以通过凸块440电联接在一起。
半导体芯片410可以包括布置在有源表面410a上的接地接合焊盘412a。半导体芯片410可以包括形成在接合表面410a中并且与接地接合焊盘412a联接的接地金属图案414。接地接合焊盘412a可以通过凸块440与基板420的接地接合指421a电联接。
基板420可以是印刷电路板。基板420可以基本上具有矩形板形状。基板420可以包括顶表面420a和与顶表面420a相对的底表面420b。
基板420可以具有设置在顶表面420a上的接合指421，使得接合指421与半导体芯片410的接合焊盘412交叠。基板420可以接地接合指421a，接地接合指421a被设置成与半导体芯片410的接地接合焊盘412a交叠。基板420可以包括设置在顶表面420a上的外部信号线422和接地图案428。基板420可以包括设置在底表面420b上的第一外部电极426a和第二外部电极426b。基板420可以包括信号通孔SV，信号通孔SV形成在基板420中，使得外部信号线422和第一外部电极426a联接在一起。基板420可以包括接地通孔GV，接地通孔GV形成在基板420中，使得接地图案428和第二外部电极426b联接在一起。
多个接合指421和接地接合指421a可以设置在基板420的顶表面420a上。接合指421中的每一个可以与半导体芯片410的接合焊盘412交叠。接地接合指421a中的每一个可以成与半导体芯片410的接地接合焊盘412a交叠。接合指421和接地接合指421a可以设置在其中半导体芯片410与基板420交叠的交叠区域O/R内。接合指421可以通过凸块440与半导体芯片410的接合焊盘412电联接。接地接合指421a可以通过凸块440与半导体芯片410的接地接合焊盘412a电联接。
多个外部信号线422可以设置在基板420的顶表面420a上。外部信号线422可以被设置成与半导体芯片410交叠。整个外部信号线422可以设置在交叠区域O/R内。外部信号线422可以包括与接合指421接触的一端422a和与所述一端422a相对的另一端422b。外部信号线422可以在与交叠区域O/R中的接合指421接触的同时朝向基板420的边缘延伸。
接地图案428可以形成在基板420的顶表面420a上。接地图案428可以被设置成从交叠区域O/R延伸到基板420的边缘。接地图案428可以设置在基板420的除了外部信号线422和阻焊剂开口区域SOR之外的顶表面420a上。接地图案428可以与接地接合指421a联接。接地图案428可以通过接地接合指421a、凸块440和接地接合焊盘412a与半导体芯片410的接地金属图案414电联接。接地图案428可以通过接地通孔GV与第二外部电极426b电联接。第二外部电极426b可以设置在基板420的底表面420b上。
第一外部电极426a和第二外部电极426b可以设置在基板420的底表面420b上。第一外部电极426a可以通过信号通孔SV与外部信号线422电联接。第二外部电极426b可以通过接地通孔GV与接地图案428电联接。
信号通孔SV可以被设置成与外部信号线422的另一端422b交叠。信号通孔SV可以具有与外部信号线422的另一端422b联接的顶表面和与第一外部电极426a联接的底表面。因此，外部信号线422和第一外部电极426a可以通过信号通孔SV电联接在一起。信号通孔SV可以设置在交叠区域O/R内。
可以在基板420内形成接地通孔GV。接地通孔GV可以将设置在基板420的顶表面420a上的接地图案428和设置在基板420的底表面420b上的第二外部电极426b电联接。可以在基板420内存在多个接地通孔GV。多个接地通孔GV可以围绕基板的周边布置成环形状或者在远离基板的周边的预定距离处布置成环形状。例如，在实施方式中，多个接地通孔GV可以围绕基板420的外边界形成，以形成围绕基板420的周边的环形状。在实施方式中，例如，多个接地通孔GV可以被形成为围绕远离基板420的周边的预定距离形成环形状。接地通孔GV可以具有与设置在基板420的顶表面420a上的接地图案428联接的顶表面和与设置在基板420的底表面420b上的第二外部电极426b联接的底表面。因此，接地图案428和第二外部电极426b可以通过接地通孔GV电联接在一起。
基板420还可以包括第一阻焊剂434a，第一阻焊剂434a被形成为使顶表面420a上的接合指421和接地接合指421a暴露。基板420还可以包括第二阻焊剂434b，第二阻焊剂434b被形成为使底表面420b上的第一外部电极426a和第二外部电极426b暴露。
密封构件450可以被形成为保护半导体芯片410免受外部的影响。密封构件450可以被形成为覆盖基板420的包括第一阻焊剂434a的顶表面420a上方的半导体芯片410。密封构件450可以被形成为填充半导体芯片410和基板420之间的间隔。密封构件450可以由环氧塑封料制成。
外部联接构件460可以形成在从基板420的底表面420b上的第二阻焊剂434b暴露的第一外部电极426a和第二外部电极426b中的每一个上。外部联接构件460可以包括焊料球。外部联接构件460可以包括导电引脚或导电膏。
根据实施方式的半导体封装可以具有其中外部信号线与半导体芯片交叠并且接地图案形成在基板的顶表面上的结构。根据实施方式的半导体封装可以具有其中基板的接地图案与半导体芯片的接地金属图案电联接的结构。因此，当根据实施方式的半导体封装操作时，从外部信号线产生的至基板的上侧的电磁波不会辐射到封装的外部，因为它们通过被半导体芯片的接地金属图案衍射而发生散射。此外，外部信号线所产生的电磁波不会被辐射到封装外部，因为它们被基板的接地图案屏蔽。因此，半导体封装内产生的电磁波由于它们被屏蔽而不会妨碍外部装置的功能。
根据上述各种实施方式的半导体封装可应用于各种类型的电子系统和存储卡。
参照图5，电子系统500可包括根据上述各种实施方式的半导体封装。电子系统500可包括控制器510、输入和输出(输入/输出)单元520和存储装置530。控制器510、输入/输出单元520和存储装置530可通过提供数据移动路径的总线550彼此联接。
例如，控制器510可以包括微处理器、数字信号处理器、微控制器和能够执行与这些组件类似的功能的逻辑器件中的至少任一个。控制器510和存储装置530可以包括根据上述各种实施方式的半导体封装。输入/输出单元520可以包括从键区、键盘、显示装置等当中选择的任一个。
存储装置530可存储将由控制器510执行的数据和/或命令。存储装置530可包括诸如DRAM这样的易失性存储装置和/或诸如闪速存储器这样的非易失性存储装置。例如，可将闪速存储器安装于诸如移动终端和台式计算机这样的信息处理系统。此闪速存储器可由SSD(固态驱动器)配置。在这种情况下，电子系统500可将大量数据稳定地存储在闪速存储器系统中。
此电子系统500还可包括用于将数据发送到通信网络或者从通信网络接收数据的接口540。接口540可以是有线或无线类型。例如，接口540可包括天线或有线/无线收发器。
尽管未示出，然而电子系统500还可包括应用芯片组、相机图像处理器(CIP)等。
电子系统500可被实现为移动系统、个人计算机、用于工业用途的计算机或者执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、网络平板、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统当中的任一个。
在电子系统500是能够执行无线通信的设备的情况下，电子系统500可以用于诸如CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)和Wibro(无线宽带互联网)这样的通信系统。
参照图6，存储卡可以包括根据上述各种实施方式的半导体封装。例如，存储卡600可包括诸如非易失性存储装置这样的存储器610和存储器控制器620。存储器610和存储器控制器620可存储数据或读取所存储的数据。存储器610可以包括应用根据上述各种实施方式的半导体封装的非易失性存储器件当中的至少任一个。响应于来自主机630的读和写(读/写)请求，存储器控制器620可以控制存储器610读取所存储的数据或存储数据。
虽然已经出于例示性目的描述了各种实施方式，但是对于本领域的技术人员将显而易见的是，可以在不脱离所附的权利要求限定的本公开的精神和范围的情况下进行各种改变和修改。
相关申请的交叉引用
本申请要求于2017年2月24日在韩国知识产权局提交的韩国专利申请No.10-2017-0024540的优先权，该韩国专利申请的全部内容以引用方式并入本文中。

Claims (24)

1.一种半导体封装，该半导体封装包括：
基板，该基板具有设置在所述基板的顶表面上方的接合指；以及
半导体芯片，该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方，
其中，所述半导体芯片包括设置在所述有源表面上方并且与所述接合指电联接的接合焊盘，
所述基板包括：
外部信号线，该外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的第一一端；
第一接地图案，该第一接地图案设置在所述基板的所述顶表面上方并且从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘；以及
内部信号线，该内部信号线形成在所述基板内并且与所述外部信号线电联接，
所述接合指被设置成与所述半导体芯片交叠，
所述内部信号线从所述交叠区域延伸到所述交叠区域的外部，并且
所述第一接地图案被设置成与延伸到所述交叠区域外部的所述内部信号线交叠。
2.根据权利要求1所述的半导体封装，其中，
所述基板包括与所述第一接地图案电联接的接地接合指，并且
所述半导体芯片包括：
接地接合焊盘，该接地接合焊盘设置在所述有源表面上；
接地金属图案，该接地金属图案设置在所述有源表面上并且与所述接地接合焊盘联接；以及
凸块，该凸块按照将所述接合焊盘和所述接合指电联接并且将所述接地接合焊盘和所述接地接合指电联接的方式设置在所述接合焊盘和所述接地接合焊盘上方。
3.根据权利要求1所述的半导体封装，其中，所述基板包括具有至少两层布线层的多层布线结构。
4.根据权利要求1所述的半导体封装，其中，所述基板还包括：
第一阻焊剂，该第一阻焊剂按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述顶表面上方；
第一外部电极、第二外部电极和第三外部电极，该第一外部电极、该第二外部电极和该第三外部电极设置在所述基板的底表面上方；以及
第二阻焊剂，该第二阻焊剂按照使所述第一外部电极、所述第二外部电极和所述第三外部电极暴露的方式形成在所述基板的所述底表面上方。
5.根据权利要求4所述的半导体封装，其中，
所述外部信号线包括第一一端和与所述第一一端相对的第一另一端，
所述内部信号线包括第二一端和与所述第二一端相对的第二另一端，并且
所述基板包括：
第一信号通孔，该第一信号通孔按照与所述半导体芯片交叠并且将所述第一另一端和所述第二一端联接的方式形成在所述基板内，以及
第二信号通孔，该第二信号通孔按照将所述第二另一端和所述第一外部电极联接的方式形成在所述基板内。
6.根据权利要求5所述的半导体封装，其中，所述第二信号通孔设置在所述交叠区域的外部。
7.根据权利要求1所述的半导体封装，其中，整个所述外部信号线与所述半导体芯片交叠。
8.根据权利要求1所述的半导体封装，其中，所述内部信号线的位于所述交叠区域外的部分仅设置在与所述第一接地图案交叠的区域中。
9.根据权利要求5所述的半导体封装，其中，所述基板包括：
第二接地图案，该第二接地图案设置在所述基板内的与所述内部信号线的层相同的层中；
第三接地图案，该第三接地图案设置在所述基板内的设置有所述内部信号线的层与设置有所述第一外部电极至所述第三外部电极的层之间的层中，所述第三接地图案与所述内部信号线交叠；
第一接地通孔，该第一接地通孔按照将所述第一接地图案、所述第二接地图案、所述第三接地图案和所述第二外部电极联接的方式形成在所述基板内；以及
第二接地通孔，该第二接地通孔按照将所述第三接地图案和所述第三外部电极联接的方式形成在所述基板内。
10.根据权利要求9所述的半导体封装，其中，存在多个所述第一接地通孔，所述多个第一接地通孔被配置为使从所述外部信号线和所述内部信号线产生的电磁波辐射到所述基板外部的量最小化。
11.根据权利要求10所述的半导体封装，其中，所述多个第一接地通孔位于所述基板的周边处。
12.根据权利要求4所述的半导体封装，该半导体封装还包括：
密封构件，该密封构件按照覆盖所述半导体芯片的方式形成在包括所述第一阻焊剂的所述基板的所述顶表面上方；以及
外部联接构件，该外部联接构件形成在所述第一外部电极、所述第二外部电极和所述第三外部电极上方。
13.一种半导体封装，该半导体封装包括：
基板，该基板具有形成在所述基板的顶表面上方的接合指、外部信号线、接地接合指和第一接地图案，具有与所述外部信号线电联接并且设置在所述基板内的内部信号线，并且具有设置在所述基板的底表面上方的第一外部电极、第二外部电极和第三外部电极，所述接合指和所述外部信号线联接在一起并且所述接地接合指和所述第一接地图案联接在一起；以及
半导体芯片，该半导体芯片具有按照面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方的有源表面、设置在所述有源表面上方的与所述接合指电联接的接合焊盘、设置在所述有源表面上方的与所述接地接合指电联接的接地接合焊盘、以及设置在所述有源表面上方的与所述接地接合焊盘联接的接地金属图案，
其中，所述接合指和所述接地接合指被设置成与所述半导体芯片交叠，
所述外部信号线具有与所述接合指联接的第一一端，并且被设置成使得整个所述外部信号线与所述半导体芯片交叠，
所述内部信号线设置在所述半导体芯片与所述基板交叠的交叠区域中以及所述交叠区域的外部，并且
所述第一接地图案被设置成与设置在所述交叠区域外部的所述内部信号线交叠。
14.根据权利要求13所述的半导体封装，其中，所述半导体芯片包括凸块，所述凸块按照将所述接合焊盘和所述接合指电联接并且将所述接地接合焊盘和所述接地接合指电联接的方式设置在所述接合焊盘和所述接地接合焊盘上方。
15.根据权利要求13所述的半导体封装，其中，
所述内部信号线仅被设置在所述交叠区域中，或者被设置成从所述交叠区域延伸到所述交叠区域的外部，并且
所述第一接地图案从所述交叠区域延伸到所述基板的边缘。
16.根据权利要求13所述的半导体封装，其中，
所述外部信号线包括第一一端和与所述第一一端相对的第一另一端，
所述内部信号线包括第二一端和与所述第二一端相对的第二另一端，并且
所述基板还包括：
第二接地图案，该第二接地图案设置在所述基板内的与所述内部信号线的层相同的层中；
第三接地图案，该第三接地图案设置在所述基板内的设置有所述内部信号线的层与设置有所述第一外部电极、所述第二外部电极和所述第三外部电极的层之间的层中，所述第三接地图案与所述内部信号线交叠；
第一信号通孔，该第一信号通孔被形成为在所述基板内与所述半导体芯片交叠并且将所述第一另一端和所述第二一端联接；
第二信号通孔，该第二信号通孔按照将所述第二另一端和所述第一外部电极联接的方式形成在所述基板内；
第一接地通孔，该第一接地通孔按照将所述第一接地图案至所述第三接地图案和所述第二外部电极联接的方式形成在所述基板内；以及
第二接地通孔，该第二接地通孔按照将所述第三接地图案和所述第三外部电极联接的方式形成在所述基板内。
17.根据权利要求16所述的半导体封装，其中，存在多个所述第一接地通孔，所述多个第一接地通孔被配置为使从所述外部信号线和所述内部信号线产生的电磁波辐射到所述基板外部的量最小化。
18.根据权利要求17所述的半导体封装，其中，所述多个第一接地通孔位于所述基板的周边处。
19.根据权利要求16所述的半导体封装，其中，所述第二信号通孔设置在所述交叠区域的外部。
20.根据权利要求16所述的半导体封装，该半导体封装还包括：
第一阻焊剂，该第一阻焊剂按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述顶表面上方；
第二阻焊剂，该第二阻焊剂按照使所述第一外部电极、所述第二外部电极和所述第三外部电极暴露的方式形成在所述基板的所述底表面上方；
密封构件，该密封构件按照覆盖所述半导体芯片的方式形成在包括所述第一阻焊剂的所述基板的所述顶表面上方；以及
外部联接构件，该外部联接构件形成在所述第一外部电极、所述第二外部电极和所述第三外部电极上方。
21.一种半导体封装，该半导体封装包括：
基板，该基板具有设置在所述基板的顶表面上方的接合指和接地接合指；以及半导体芯片，该半导体芯片按照使得所述半导体芯片的有源表面面对所述基板的所述顶表面的方式安装在所述基板的所述顶表面上方，
其中，所述半导体芯片包括：
接合焊盘，该接合焊盘设置在所述有源表面上方并且与所述接合指电联接，接地接合焊盘，该接地接合焊盘与所述接地接合指电联接，以及
接地金属图案，该接地金属图案与所述接地接合焊盘联接，
所述基板包括：
外部信号线，该外部信号线设置在所述基板的所述顶表面上方并且具有与所述接合指联接的一端，
接地图案，该接地图案设置在所述基板的所述顶表面上方，从所述半导体芯片与所述基板交叠的交叠区域延伸到所述基板的边缘，并且与所述接地接合指联接，
信号通孔，该信号通孔形成在所述基板内并且与所述外部信号线电联接，
接地通孔，该接地通孔形成在所述基板内并且与所述接地图案电联接，
第一外部电极，该第一外部电极设置在所述基板的底表面上方并且与所述信号通孔电联接，
第二外部电极，该第二外部电极设置在所述基板的所述底表面上方并且与所述接地通孔电联接，以及
所述接合指被设置成与所述半导体芯片交叠。
22.根据权利要求21所述的半导体封装，其中，所述半导体芯片包括凸块，所述凸块按照将所述接合焊盘和所述接合指联接并且将所述接地接合焊盘和所述接地接合指联接的方式形成在所述接合焊盘和所述接地接合焊盘上方。
23.根据权利要求22所述的半导体封装，其中，整个所述外部信号线与所述半导体芯片交叠。
24.根据权利要求22所述的半导体封装，该半导体封装还包括：
第一阻焊剂，该第一阻焊剂按照使所述接合指和所述接地接合指暴露的方式形成在所述基板的所述顶表面上方；
第二阻焊剂，该第二阻焊剂按照使所述第一外部电极和所述第二外部电极暴露的方式形成在所述基板的所述底表面上方；
密封构件，该密封构件按照覆盖所述半导体芯片的方式形成在包括所述第一阻焊剂的所述基板的所述顶表面上方；以及
外部联接构件，该外部联接构件形成在所述第一外部电极和所述第二外部电极上方。
CN201810009665.7A 2017-02-24 2018-01-05 具有电磁干扰屏蔽或电磁波散射结构的半导体封装 Active CN108511421B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170024540A KR102639101B1 (ko) 2017-02-24 2017-02-24 전자기간섭 차폐 구조를 갖는 반도체 패키지
KR10-2017-0024540 2017-02-24

Publications (2)

Publication Number Publication Date
CN108511421A true CN108511421A (zh) 2018-09-07
CN108511421B CN108511421B (zh) 2021-04-13

Family

ID=63247004

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810009665.7A Active CN108511421B (zh) 2017-02-24 2018-01-05 具有电磁干扰屏蔽或电磁波散射结构的半导体封装

Country Status (4)

Country Link
US (2) US10157858B2 (zh)
KR (1) KR102639101B1 (zh)
CN (1) CN108511421B (zh)
TW (1) TWI725277B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653559A (zh) * 2019-03-04 2020-09-11 爱思开海力士有限公司 具有引线接合连接结构的层叠半导体封装
CN111755394A (zh) * 2019-03-27 2020-10-09 奇景光电股份有限公司 倒装芯片封装

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113113366A (zh) * 2021-04-14 2021-07-13 苏州震坤科技有限公司 半导体覆晶封装结构及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075614A (zh) * 2006-05-17 2007-11-21 恩益禧电子股份有限公司 半导体装置
WO2010026990A1 (ja) * 2008-09-05 2010-03-11 三菱電機株式会社 高周波回路パッケージおよびセンサモジュール
CN102104033A (zh) * 2009-12-18 2011-06-22 中国科学院微电子研究所 三维混合信号芯片堆叠封装体及其制备方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统
CN103137705A (zh) * 2011-12-05 2013-06-05 瑞萨电子株式会社 半导体装置及其制造方法
KR20130105151A (ko) * 2012-03-16 2013-09-25 (주) 나온텍 전자파 차폐 기능을 가지는 ＳｉＰ 모듈

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0134648B1 (ko) * 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
JP3063846B2 (ja) * 1998-04-28 2000-07-12 日本電気株式会社 半導体装置
JP4211210B2 (ja) * 2000-09-08 2009-01-21 日本電気株式会社 コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法
US6948943B2 (en) * 2002-03-06 2005-09-27 Intel Corporation Shunting arrangements to reduce high currents in grid array connectors
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US7336221B2 (en) * 2004-03-26 2008-02-26 Mitsubishi Denki Kabushiki Kaisha High frequency package, transmitting and receiving module and wireless equipment
US7504710B2 (en) * 2004-06-28 2009-03-17 Mitsubishi Electric Corporation Multilayer dielectric substrate and semiconductor package
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP4906047B2 (ja) * 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
KR100782483B1 (ko) * 2006-01-19 2007-12-05 삼성전자주식회사 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
FI20095557A0 (fi) * 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US8835226B2 (en) * 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US20130082365A1 (en) * 2011-10-03 2013-04-04 International Business Machines Corporation Interposer for ESD, EMI, and EMC
US8653646B2 (en) * 2011-10-03 2014-02-18 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US20130319731A1 (en) 2012-05-30 2013-12-05 Sts Semiconductor & Telecommunications Co., Ltd. Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference
TW201351599A (zh) * 2012-06-04 2013-12-16 矽品精密工業股份有限公司 半導體封裝件及其製法
US9419667B2 (en) * 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
US9807890B2 (en) * 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) * 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US20150206855A1 (en) * 2014-01-22 2015-07-23 Mediatek Inc. Semiconductor package
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
KR101616625B1 (ko) * 2014-07-30 2016-04-28 삼성전기주식회사 반도체 패키지 및 그 제조방법
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
KR20170019023A (ko) * 2015-08-10 2017-02-21 에스케이하이닉스 주식회사 전자기 간섭 차폐부를 갖는 반도체 패키지 및 제조 방법
KR102522322B1 (ko) * 2016-03-24 2023-04-19 삼성전자주식회사 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101075614A (zh) * 2006-05-17 2007-11-21 恩益禧电子股份有限公司 半导体装置
WO2010026990A1 (ja) * 2008-09-05 2010-03-11 三菱電機株式会社 高周波回路パッケージおよびセンサモジュール
CN102104033A (zh) * 2009-12-18 2011-06-22 中国科学院微电子研究所 三维混合信号芯片堆叠封装体及其制备方法
CN103094256A (zh) * 2011-11-08 2013-05-08 中国科学院微电子研究所 一种封装系统
CN103137705A (zh) * 2011-12-05 2013-06-05 瑞萨电子株式会社 半导体装置及其制造方法
KR20130105151A (ko) * 2012-03-16 2013-09-25 (주) 나온텍 전자파 차폐 기능을 가지는 ＳｉＰ 모듈

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653559A (zh) * 2019-03-04 2020-09-11 爱思开海力士有限公司 具有引线接合连接结构的层叠半导体封装
CN111653559B (zh) * 2019-03-04 2024-03-08 爱思开海力士有限公司 具有引线接合连接结构的层叠半导体封装
CN111755394A (zh) * 2019-03-27 2020-10-09 奇景光电股份有限公司 倒装芯片封装
CN111755394B (zh) * 2019-03-27 2022-04-26 奇景光电股份有限公司 倒装芯片封装

Also Published As

Publication number Publication date
TWI725277B (zh) 2021-04-21
KR20180097852A (ko) 2018-09-03
US20190081009A1 (en) 2019-03-14
KR102639101B1 (ko) 2024-02-22
TW201832331A (zh) 2018-09-01
US20180247897A1 (en) 2018-08-30
US10615129B2 (en) 2020-04-07
US10157858B2 (en) 2018-12-18
CN108511421B (zh) 2021-04-13

Similar Documents

Publication Publication Date Title
US9985002B2 (en) Thin stack packages
US9842809B2 (en) Semiconductor packages having EMI shielding parts and methods of fabricating the same
US10804209B2 (en) Semiconductor packages including a supporting block supporting an upper chip stack
US9275959B2 (en) Semiconductor packages having EMI shielding layers, methods of fabricating the same, electronic systems including the same, and memory cards including the same
US9640473B2 (en) Semiconductor packages
US20160056127A1 (en) Semiconductor package
US20120100671A1 (en) Semiconductor Package And Method Of Manufacturing The Same
CN108511421A (zh) 具有电磁干扰屏蔽或电磁波散射结构的半导体封装
US9536861B2 (en) Semiconductor package including a plurality of stacked chips
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
US20040130023A1 (en) Semiconductor integrated circuit device
US20120068350A1 (en) Semiconductor packages, electronic devices and electronic systems employing the same
US9659909B2 (en) Semiconductor packages including flexible wing interconnection substrate
KR101739742B1 (ko) 반도체 패키지 및 이를 포함하는 반도체 시스템
US8304876B2 (en) Semiconductor package and method for manufacturing the same
CN110931469B (zh) 包括层叠的半导体晶片的层叠封装
CN113053848A (zh) 包括重分布层的半导体装置及其制造方法
US9905540B1 (en) Fan-out packages including vertically stacked chips and methods of fabricating the same
US9875990B2 (en) Semiconductor package including planar stacked semiconductor chips
US11362043B2 (en) Memory package including a memory chip and a memory controller

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant