JP4211210B2 - コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 - Google Patents
コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4211210B2 JP4211210B2 JP2000274016A JP2000274016A JP4211210B2 JP 4211210 B2 JP4211210 B2 JP 4211210B2 JP 2000274016 A JP2000274016 A JP 2000274016A JP 2000274016 A JP2000274016 A JP 2000274016A JP 4211210 B2 JP4211210 B2 JP 4211210B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor element
- upper electrode
- lower electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に利用されるコンデンサ部品に関し、特にコンデンサの構造、コンデンサと半導体素子の実装構造およびそれらの製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子を搭載する実装基板には、ノイズを防止するための多数のコンデンサをＬＳＩ周辺に実装していた。
ＬＳＩから高速に変化するクロック信号が発生すると、電源とＬＳＩの間の配線に存在する抵抗ＲとインダクタンスＬによって、次の（１）式に相当する電圧降下△Ｖが生じる。
△Ｖ＝Ｒ×Δｉ＋Ｌ×ｄｉ／ｄｔ …（１）
ここで、Ｒ：配線およびコンデンサの抵抗、Ｌ：インダクタンス、Δｉ：時間Δｔの間に変動した電流、をそれぞれ表す。
したがって、Ｒ、Ｌ、負荷変動ｄｉが大きい程、もしくは変動時間ｄｔが小さい程、電圧降下△Ｖが増加する。近年、ＬＳＩのクロック周波数が数百ＭＨｚを越えるような高速になってきている。デジタル回路におけるパルス波形の立ち上がり時間ｔｒが、すなわち負荷の変動時間ｄｔと等価になる。クロック周波数が早くなる程、立ち上がり時間ｔｒが短くなるため、電圧降下△Ｖは大きくなる。
【０００３】
このような電圧降下を小さくするためには、ＬＳＩの電源ライン−グランドライン間に並列にコンデンサを接続することが有効である。このコンデンサを一般にデカップリングコンデンサと称する。ＬＳＩのクロック周波数が大きくなると、負荷変動の際に一時的に降下した電圧を電源から補償するのは間に合わなくなるため、ＬＳＩの近くに接続したデカップリングコンデンサから電荷を供給することによってＬＳＩの電圧降下を補償する。しかし、コンデンサの等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）およびコンデンサからＬＳＩまでの配線抵抗Ｒｌ、配線インダクタンスＬｌの影響により、（１）式の△Ｖが生じていた。
【０００４】
さらに、回路には上記ＥＳＲ，ＥＳＬ，Ｒｌ，Ｌｌが存在するために、ある周波数でＬＣ共振が発生し、それ以上の周波数においてはコンデンサとして有効に機能しなくなる問題がある。したがって、ＬＳＩのクロック周波数が大きくなると同時にデカップリングコンデンサのＬＣ共振周波数ｆを高くする必要がある。ＬＣ共振周波数ｆは次の（２）式で表される。
ｆ2＝１／（４×π2×Ｌ×Ｃ） …（２）
【０００５】
そのため、Ｃが小さくかつＬが小さいコンデンサをデカップリングコンデンサとして選択する必要があった。デカップリングコンデンサとしては、高周波特性が比較的良い０．１μＦないしそれ以下の容量を有する積層セラミックコンデンサがよく用いられてきた。積層セラミックコンデンサは電解コンデンサと比較してＥＳＲが小さいだけでなく、ＥＳＬが小さいという利点があるためである。しかし、Ｃが小さいため、必要な電荷を充電するためには多くのコンデンサを並列に接続する必要があった。ただし、並列にコンデンサを接続してもｆは変化せずに、コンデンサからＬＳＩ間の配線のＲｌ，Ｌｌのために充分な特性が得られていなかった。従来、ＬＳＩの電圧降下を補償するためのデカップリングコンデンサとしてよく用いられていた積層セラミックコンデンサを例に取ると、配線のＲ，Ｌを無視しても容量Ｃ＝０．０１μＦ、ＥＳＬ＝０．４ｎＨであった。したがって、（２）式より、このコンデンサの共振周波数ｆは約８０ＭＨｚにしか満たなかった。
【０００６】
「日経エレクトロニクス」1999.4.19号、Ｐ１４４〜１５６に記載されているように、誘電体厚みが小さくなるのにしたがってＥＳＬが小さくなることが知られている。このことから薄膜コンデンサを用いた半導体装置に関する発明がいくつか報告されている。例えば特開平１１−４５８２２号、特開平８−９７３６０号などである。しかし、コンデンサからＬＳＩ間の配線のＲｌ，Ｌｌに起因する△Ｖを解決することはできなかった。
【０００７】
一方、上記配線のＲｌ，Ｌｌを低減するために半導体素子を搭載する表面に薄膜コンデンサを形成した実装基板が、特開平２−２０３５９５号および特開平４−２１１１９１号に報告されている。しかし、これらの基板は薄膜コンデンサを製造するための耐熱性があるセラミック基板に限定されるという問題があった。また、製造の歩留まりが悪いという問題があった。特開平９−２２３７１９号には、半導体素子を搭載する面以外の表面に薄膜コンデンサを形成した半導体装置が報告されているが、配線のＲｌ，Ｌｌを低減するのに充分ではなかった。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来のコンデンサ部品では周波数特性が充分でないという問題があった。また、高周波特性に優れた薄膜コンデンサにおいても、コンデンサからＬＳＩまでの配線ＲｌおよびＬｌのために高周波での特性が充分ではなかった。また、薄膜コンデンサを半導体素子を搭載する表面に形成する実装基板では製造歩留まりが悪いという問題、基板がセラミックに限られてしまうという問題、周波数特性が充分でないという問題などがあった。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、本発明の目的は、半導体素子に配線を介さずに直接接続されるコンデンサ部品、あるいはフリップチップ接続される半導体素子と基板の間隙に接続されるコンデンサ部品を提供すること、およびその製造方法を提供することにある。本発明の他の目的は、コンデンサが接続された半導体素子あるいはコンデンサ内蔵パッケージまたはコンデンサ内蔵ＣＳＰを提供することおよびその製造方法を提供することにある。本発明の他の目的は、コンデンサがフリップチップ接続される半導体素子と基板との間隙に実装される構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明のコンデンサは、半導体素子に付帯して用いられるコンデンサであって、絶縁基板上に下部電極、誘電体薄膜、上部電極および絶縁カバー層が順次形成されてなり、前記半導体素子の入出力パッドの位置に対応した複数の貫通孔が前記絶縁基板、下部電極、誘電体薄膜、上部電極および絶縁カバー層を通して形成されており、前記複数の貫通孔のうちの一部の貫通孔の内部では、前記半導体素子の入出力パッドと接続するために前記下部電極、前記上部電極のいずれかが露出していることを特徴とする。
【００１１】
前記絶縁基板は、有機フィルムからなるものでもよいし、セラミックからなるものでもよい。
【００１２】
また、前記下部電極および前記上部電極のどちらか一方が電源プレーン、他方がグランドプレーンとされ、半導体素子の電源パッド、グランドパッドの位置に対応する前記貫通孔内にそれぞれ電源プレーン、グランドプレーンが露出しており、半導体素子の信号パッドに対応する前記貫通孔内には前記下部電極および前記上部電極のいずれも露出していないことが望ましい。また、その貫通孔内には前記下部電極および前記上部電極のいずれにも電気的に接続されないダミー電極を設けてもよい。あるいは、前記下部電極および前記上部電極の少なくともいずれか一方と抵抗体を介して電気的に接続されたダミー電極を設けてもよい。
【００１３】
本発明のコンデンサの表面、裏面の少なくとも一方には接着剤を塗布してもよい。
【００１４】
また、前記半導体素子の入出力パッドに代えて、半導体パッケージの入出力端子の位置に対応した複数の貫通孔を形成してもよい。その場合、前記貫通孔が対応する半導体パッケージの入出力端子をＣＳＰ（チップサイズパッケージ）のＢＧＡ（ボールグリッドアレイ）パッドとすることもできる。
【００１５】
前記貫通孔内には、半導体素子の入出力パッドと接合するための接合材を形成するとよい。
【００１６】
本発明の半導体装置は、半導体素子の入出力パッドに対して本発明のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されていることを特徴とする。
【００１７】
また、前記半導体素子と前記コンデンサの間にアンダーフィル樹脂を充填してもよいし、前記半導体素子をモールド樹脂により封止してもよい。
【００１８】
前記パッケージは例えばＣＳＰとすることができる。また、半導体パッケージの入出力端子に対して上記本発明のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されたものでもよい。
【００１９】
本発明のコンデンサの実装構造は、本発明のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により前記半導体素子と前記実装基板の双方に接続されていることを特徴とする。
【００２０】
その場合、前記半導体素子、コンデンサ、実装基板の各間隙にアンダーフィル樹脂を充填することが望ましい。
【００２１】
本発明のコンデンサがパッケージと実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材によりパッケージと実装基板の双方に接続されたものでもよい。
【００２２】
前記接合材として、半田、金バンプ、導電性接着剤、あるいは異方性導電樹脂のいずれかを用いることができる。
【００２３】
さらに、本発明のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により半導体素子と実装基板の双方に接続されており、前記コンデンサの表裏面に塗布された接着剤がアンダーフィル樹脂あるいは封止樹脂を兼ねるものであってもよい。
【００２４】
本発明のコンデンサの製造方法は、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とする。さらに、前記接着剤の塗布工程を付加してもよい。
【００２５】
本発明の他のコンデンサの製造方法は、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程とを含み、有機フィルムのロールトゥロールにより製造することを特徴とする。さらに、前記接着剤の塗布工程を付加してもよい。
【００２６】
本発明の半導体装置の製造方法は、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とする。さらに、アンダーフィル充填あるいはモールド工程を付加してもよい。
【００２７】
本発明の他の半導体装置の製造方法は、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程とを含み、有機フィルムのロールトゥロールにより製造することを特徴とする。さらに、アンダーフィル充填あるいはモールド工程を付加してもよい。
【００２８】
また、前記貫通孔への接合材の振り込み工程と、前記半導体素子の接続工程とを含んでもよい。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。まず最初に、上記課題を解決するための本発明の構成を説明する。
【００３０】
[第１の実施の形態]
図１、図２に本発明の第１の実施の形態を示すコンデンサの構造を示す。図１は断面構造図であり、図２は平面構造図である。
【００３１】
本実施の形態のコンデンサにおいては、図１に示すように、下部電極２と上部電極４の間に誘電体薄膜３が挟まれたＭＩＭ型薄膜コンデンサ３０が絶縁基板１上に形成されており、ＭＩＭ型薄膜コンデンサ３０を覆うように絶縁カバー層５が設けられている。また、このコンデンサと組み合わせて用いる半導体素子（ベアチップ）のパッドに対応した複数の貫通孔が設けられており、これら貫通孔には、内部に下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類がある。これら貫通孔６，７，８および下部電極２、上部電極４が露出している箇所を除く、下部電極２と上部電極４に誘電体薄膜３が挟まれた部分が薄膜コンデンサ３０を構成し、下部電極２、上部電極４各々の全ての露出した部分が薄膜コンデンサ３０の接続電極を構成する。
【００３２】
図１および図２において、下部電極２および上部電極４のどちらか一方を電源プレーン、もう一方をグランドプレーンとして、半導体素子の電源パッドおよびグランドパッドに対応させてそれぞれのプレーンが露出するように下部電極露出貫通孔６，上部電極露出貫通孔７を形成し、半導体素子の信号パッドに対応する貫通孔８は電源プレーンおよびグランドプレーンのいずれも露出しないように形成し、半導体素子および実装基板に貫通孔６，７内の接続電極（露出部分）を介して接続することにより、本実施の形態のコンデンサはデカップリングコンデンサとして機能する。
【００３３】
上記コンデンサの絶縁基板１の材料は特に限定されないが、有機フィルムまたはセラミックが好適に用いられる。また、有機フィルムの材質は限定されないが、誘電体薄膜３成膜時の温度で分解や軟化しない事が望ましく、耐熱性に優れたポリイミドが好適である。セラミックの材質についても限定はされないが、薄板の製造が可能なＡｌ2Ｏ3やＺｒＯ2等の高強度かつ高耐熱な材料が好適である。下部電極２は限定されるものではないが、絶縁基板１との密着性に優れ、誘電体薄膜３への拡散がない金属または合金が望ましく、例えば絶縁基板１側からＴｉやＣｒ等の活性金属、Ｐｔの順で成膜した積層膜を用いるのが好適である。
【００３４】
上部電極４も同様に限定はされないが、誘電体薄膜３への拡散のないものが望ましく、例えばＰｔが好適である。また、これら下部電極２および上部電極４においては、誘電体薄膜３との界面にＰｔ等のバリア性の高い材料を用い、誘電体薄膜３との界面よりも外側にはめっき等でＣｕやＡｕの低抵抗の膜を形成することは、これらの電極を電源プレーンおよびグランドプレーンとして用いるために有効である。例えば、下部電極２を絶縁基板１側から順にＴｉやＣｒ等の活性金属膜、Ｃｕめっき膜、Ｐｔ膜とし、上部電極４を誘電体薄膜３から順にＰｔ膜、Ｃｕめっき膜の順とするのは、好適である。Ｃｕめっき膜の厚みは限定されないが、１μｍから２０μｍ程度が好適である。電極の製造方法は限定されないが、低温で成膜可能なスパッタ、蒸着あるいはめっきが好適である。
【００３５】
誘電体薄膜３の材料も限定されず、酸化タンタル、酸化アルミニウム、酸化シリコン等の高絶縁性の材料であればよいが、高誘電率を有するペロブスカイト構造を有する化合物がより好適である。ペロブスカイト構造を有する化合物としては、ＳｒＴｉＯ3またはＰｂＴｉＯ3やＢａＴｉＯ3を骨格としてＰｂ，Ｂａサイト（Ａサイト）の一部をＳｒ，Ｃａ，Ｌａ等で置換することによってＡサイトの平均原子価を２価にした、もしくはＴｉ（Ｂサイト）の一部をＭｇ，Ｗ，Ｎｂ，Ｚｒ，Ｎｉ，Ｚｎ等で置換してＢサイトの平均原子価を４価にした複合ペロブスカイト化合物が望ましい。誘電体薄膜３の製造方法は限定されないが、４５０℃以下、好ましくは４００℃以下の低温で成膜可能なスパッタ、ＣＶＤまたはゾルゲル法が好適である。また、絶縁カバー層５の材質についても限定されず、ポリイミド、エポキシ樹脂あるいはシリコーン樹脂等が利用できる。実装工程の温度耐性があれば、他の樹脂でも利用できる。
【００３６】
本実施の形態の場合、下部電極２および上部電極４のどちらか一方が電源プレーン、もう一方がグランドプレーンとして形成されているので、これらプレーンの一部が断線などしても機能上特に支障がない、プレーン間で容量をかせぐことができる、半導体素子からのノイズの放射をこれらプレーンで遮蔽できる、等の効果が得られる。
【００３７】
[第２の実施の形態]
以下、本発明の第２の実施の形態について説明する。
図３は、本発明の第２の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図３において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００３８】
本実施の形態のコンデンサも第１の実施の形態と同様、図３に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００３９】
ところが、本実施の形態の場合、上部電極露出貫通孔７では、貫通孔の内面にあたる上部電極４の縁部が下側に延出され、誘電体薄膜３の縁部および下部電極２の縁部を覆うように貫通孔内面側に形成されている。さらに本実施の形態の場合、上部電極露出貫通孔７の部分では、下部電極２および誘電体薄膜３の縁部を覆うように絶縁シールド１０が設けられている。この絶縁シールド１０は、例えばポリイミド等の有機絶縁材料、もしくはガラスやセラミック等の無機絶縁材料から形成されるものである。
【００４０】
本実施の形態の構成において、スパッタで誘電体薄膜３を形成する場合には、誘電体薄膜３の電極縁部垂直面への被覆率はその他の平面上被覆率に比べて小さくなるのが一般的である。したがって、図３に示すように、絶縁シールド１０を設けることは、上部電極と下部電極の短絡を防ぐのに有効である。したがって、この構造を採用した場合、誘電体薄膜３の形成方法としてスパッタを選択できるようになる。そして、絶縁シールド１０を形成することにより上部電極４と下部電極２の短絡不良を低減することができる。なお、この上部電極露出貫通孔７に面して形成される絶縁シールド１０は、図３に示す誘電体薄膜３上の電極縁部垂直面に代えて、誘電体薄膜３下の下部電極２の縁部垂直面を覆うように形成し、その上に誘電体薄膜３を形成する構成としても同様の効果が得られる。
【００４１】
[第３の実施の形態]
以下、本発明の第３の実施の形態について説明する。
図４は、本発明の第３の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図４において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００４２】
本実施の形態のコンデンサも第１の実施の形態と同様、図４に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００４３】
また、図４に示すように、下部電極２、上部電極４のいずれも露出しない貫通孔８においては、絶縁基板１が貫通孔８の内側に張り出しており、その上面にダミー電極１１が形成されている。このダミー電極１１は下部電極２や上部電極４とは電気的に接続されない孤立したパターンである。ダミー電極１１は任意の材料で形成してよいが、下部電極２もしくは上部電極４と同一の材料で形成すれば、製造工程が複雑化することがない。
【００４４】
ダミー電極１１を下部電極２および上部電極４のいずれも露出しない貫通孔８の縁に設けることにより、下部電極露出貫通孔６や上部電極露出貫通孔７の部分のみならず、貫通孔８の部分でもダミー電極１１と半導体素子の信号パッドとが接合されるので、コンデンサと半導体素子を均一に接合するという観点から有効な構造である。すなわち、上記ダミー電極１１は、半導体素子の電源パッドおよびグランドパッドに該当しないパッドに対応して設けられる。
【００４５】
[第４の実施の形態]
以下、本発明の第４の実施の形態について説明する。
図５は、本発明の第４の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図５において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００４６】
本実施の形態のコンデンサも第１の実施の形態と同様、図５に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００４７】
また本実施の形態の場合、図５に示すように、半導体素子の信号パッドに対応する下部電極２、上部電極４のいずれも露出しない貫通孔８の内部のダミー電極１１を抵抗体１２を介して下部電極２または上部電極４に接続している（図５では下部電極２に接続した場合を図示する）。したがって、半導体素子の信号パッドとグランドパッドの間、または信号パッドと電源パッドの間が抵抗体１２を介して接続されることになる。この際、抵抗値を回路の特性インピーダンスに一致させることにより、上記抵抗体１２は終端抵抗として機能することになる。抵抗体の製造方法や材質についても限定されないが、微細化がより容易な薄膜抵抗が望ましく、スパッタ、ＣＶＤ、蒸着等により製造される窒化チタン、窒化タンタル、ニクロム合金、金属シリサイド等が好適である。
【００４８】
通常、終端抵抗はチップ部品として基板に実装するが、本実施の形態の場合、抵抗体１２が終端抵抗として機能するので、チップ部品としての終端抵抗を基板に実装する必要がなくなる。その結果、実装基板の面積を低減できるとともに、終端抵抗の実装工程が不要となる。また、終端抵抗の設置位置をＬＳＩの近傍にできるため、終端特性が向上する。
【００４９】
[第５の実施の形態]
以下、本発明の第５の実施の形態について説明する。
図６は、本発明の第５の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第３の実施の形態と同様であり、異なる点は接着剤を設けた点のみである。したがって、図６において図４と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００５０】
本実施の形態のコンデンサも第３の実施の形態と同様、図６に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。また、下部電極２、上部電極４のいずれも露出しない貫通孔８の内部にダミー電極１１が形成されている。
【００５１】
そして、本実施の形態の場合、シート状のコンデンサ１３の両面、すなわち有機フィルムからなる絶縁基板１の下面と絶縁カバー層５の上面に接着剤１４が塗布されている。接着剤１４の材質は限定されないが、エポキシ樹脂やシリコーン樹脂が好適に用いられる。コンデンサ１３の表裏面に塗布した接着剤１４（樹脂）は、半導体素子または実装基板との接続時に接続パッド以外の部分を接着するものであり、電極接続の補強になるとともに半導体素子の封止にもなる。
【００５２】
なお、接着剤１４は少なくともコンデンサ１３の片面に塗布することにより、半導体素子または実装基板のいずれか一方との接続時に効果を発揮することができる。また、本実施の形態では、第３の実施の形態のコンデンサに対して接着剤を塗布した例を示したが、本構成はその他の実施の形態に対しても適用可能である。
【００５３】
以上の実施の形態の説明では、半導体素子（ベアチップ）の入出力パッドに対応した貫通孔を有するコンデンサについて説明したが、この貫通孔は半導体パッケージの入出力パッドに対応したものであってもよい。その場合、半導体パッケージは限定されるものではないが、例えばボールバンプにより実装基板に接続される形態のものが例として挙げられ、ＢＧＡタイプ、特にＣＳＰに好適に用いることができる。
【００５４】
また、上記実施の形態のコンデンサは、フリップチップ接合された半導体素子と実装基板の間隙、あるいはバンプ接続された半導体パッケージと実装基板の間隙に実装することを目的としているので、平面寸法は限定されないが、面積は半導体素子あるいは半導体パッケージと同等程度とすることが実装面積低減の点から望ましい。また、その厚みも限定されないが、上記間隙のサイズにより制限を受けるため、半導体素子に用いるものについては１００μｍ以下が望ましく、半導体パッケージに用いるものについては５００μｍ以下が望ましい。また、前記コンデンサの貫通孔内の電極の露出部分またはダミー電極の表面にＮｉ，Ａｕの順でめっき処理を施すことは、接合材の電極への拡散を防ぎ、良好な接続を得るために有効である。それぞれのめっき厚みは限定されないが、Ｎｉは１μｍから６μｍ程度、Ａｕは０．０５μｍから２μｍ程度が好適である。
【００５５】
[第６の実施の形態]
以下、本発明の第６の実施の形態について説明する。
図７は、本発明の第６の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第３の実施の形態と同様であるが、異なる点は貫通孔内に接合材を設けた点のみである。したがって、図７において図４と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００５６】
本実施の形態のコンデンサにおいては、図７に示すように、コンデンサ１３の貫通孔６，７，８の内部に接合材１５，１６，１７（もしくはバンプ）がそれぞれ配置されている。複数の接合材のうち、下部電極露出貫通孔６の内部に配置されたものは下部電極２と接続された下部電極接続接合材１５であり、上部電極露出貫通孔７の内部に配置されたものは上部電極４と接続された上部電極接続接合材１６である。電極が露出されていない貫通孔８においては、未接続接合材１７（またはバンプ）は貫通孔８に接着剤等により固定されている。
【００５７】
下部電極接続接合材１５、上部電極接続接合材１６、未接続接合材１７の材質については限定されないが、通常の半導体素子のフリップチップ接合あるいは半導体パッケージのＢＧＡ接合に用いられる半田、金バンプ、導電性接着剤あるいは異方性導電接着剤が好適である。サイズについても限定されず、半導体素子あるいは半導体パッケージのパッドサイズに適応するサイズを用いれば良い。
【００５８】
図７に示す本実施の形態のコンデンサを用いれば、実装基板に接続する半導体素子あるいは半導体パッケージに予め接合材あるいはバンプを形成しておく必要がなくなり、接合作業を容易に行うことができる。
【００５９】
以上、第１〜第６の実施の形態のコンデンサは、コンデンサに設けられた貫通孔６〜８内の接続パッドを介して半導体素子と実装基板の間隙、あるいは半導体パッケージと実装基板の間隙に接続されるので、半導体素子からコンデンサの距離を小さくすることが可能となり、コンデンサの配線インダクタンスを極めて低下させることが可能となる。特に、半導体素子と実装基板の間隙に上記コンデンサを実装すれば、半導体素子外部の配線によるインダクタンスが無くなるため、コンデンサの高周波特性を発揮させることが可能となり、デカップリングコンデンサとしての機能を充分に発揮できるようになる。さらに、本発明のコンデンサは薄膜コンデンサを用いているため、ＥＳＬも小さいという特徴がある。
【００６０】
[第７の実施の形態]
以下、本発明の第７の実施の形態について説明する。
上記実施の形態ではコンデンサ単体の例を示したが、本実施の形態では、上記実施の形態のコンデンサを組み込んだ半導体装置の例を示す。図８は、本実施の形態の半導体装置の構造を示す断面図である。
【００６１】
本実施の形態の半導体装置においては、図８に示すように、上記第１〜第５の実施の形態（図１〜図６）のコンデンサが、コンデンサ１３の貫通孔６，７内の下部電極２、上部電極４を介して接合材１９により半導体素子１８の入出力パッドに接続されている。もしくは、第６の実施の形態（図７）のコンデンサを用いる場合には、コンデンサ１３に予め設けられた下部電極接続接合材１５、上部電極接続接合材１６、未接続接合材１７等の接合材を半導体素子１８に接合した構造となっている。半導体素子１８の種類やサイズは限定されない。また、接合材１９やコンデンサ１３のサイズや材質についても、図１から図７を用いて説明したコンデンサシートと同様に限定されない。図８のコンデンサが接続された半導体装置を提供することは、既にデカップリングコンデンサが接続されたチップを供給することと同じであり、負荷変動による電圧降下の小さい半導体装置を提供することができる。
【００６２】
また、図９に示すアンダーフィル樹脂２０や図１０に示すモールド樹脂２１を半導体素子に施すことにより、半導体素子１８を封止することもできる。アンダーフィル樹脂２０やモールド樹脂２１についても、その材質は限定されるものではない。また、図１０に示すモールドを施すことにより、コンデンサを内蔵した半導体パッケージを提供することができる。さらに、図１０のコンデンサシートおよびモールド樹脂のサイズがチップと同等であれば、コンデンサを内蔵したＣＳＰを提供することが可能となる。
【００６３】
図８から図１０を用いて説明したコンデンサが接続された半導体装置（半導体パッケージ、ＣＳＰを含む）は、いずれも半導体素子の入出力パッドに直接コンデンサが接続される構造となるため、半導体素子外部の配線インダクタンスが無くなり、コンデンサの高周波特性を発揮させることが可能となる。また、使用しているコンデンサは図１から図７で説明した本発明のコンデンサであるから、前述したようにＥＳＬが小さく、高周波特性に優れている。
【００６４】
[第８の実施の形態]
以下、本発明の第８の実施の形態について説明する。
本実施の形態も第７の実施の形態と同様、上記実施の形態のコンデンサを組み込んだ半導体装置の例を示す。図１１は、本実施の形態の半導体装置の構造を示す断面図である。ただし、図１１においては、コンデンサ内の電極構成等の図示は省略する。
【００６５】
本実施の形態の半導体装置は、図８に示すように、パッケージ基板２２上に半導体素子１８が接合され、その上がモールド樹脂２１で封止された半導体パッケージ３１を有している。そして、半導体パッケージ３１の入出力端子に、この入出力端子に適応した貫通孔を有するコンデンサ１３が、コンデンサ１３の貫通孔内の電極を介して接合材１９により半導体パッケージ３１の入出力端子に接続されている。図１１に用いられる半導体パッケージ３１の種類やサイズは限定されない。また、接合材１９やコンデンサ１３のサイズや材質についても、図１から図７を用いて説明したコンデンサシートと同様に限定されない。ただし、コンデンサ１３を接続している接合材１９を半田ボールとした場合、接合材１９自身を半導体パッケージ３１のＢＧＡ端子とすることができるので有効である。この構造によれば、コンデンサを接続した半導体パッケージを提供することが可能となる。
【００６６】
また、図１１の半導体パッケージがＣＳＰの場合には、コンデンサを接続したＣＳＰを提供することが可能となる。これらのコンデンサが接続された半導体パッケージでは、図８から図１０を用いて説明した半導体装置に比べて、半導体素子１８（ベアチップ）とコンデンサ１３の距離が長くなってしまうが、従来の実装基板にチップコンデンサを実装する場合に比べると半導体素子とコンデンサの距離ははるかに短くすることができ、実装基板の面積を低減することもできる。また、本構造を実現するためのコンデンサの製造精度を緩めることが可能となり、歩留まり向上が期待できる。さらに、パッケージとして動作が保証された半導体素子を使用できる利点がある。
【００６７】
[第９の実施の形態]
以下、本発明の第９の実施の形態について説明する。
本実施の形態ではコンデンサの実装構造を示す。図１２は本実施の形態のコンデンサの実装構造を示す断面図である。
【００６８】
図１から図７を用いて説明したコンデンサ１３が、フリップチップ接続される半導体素子１８と実装基板２３の間に配置され、コンデンサ１３に設けられた貫通孔内の電極を介して接合材１９により半導体素子１８と実装基板２３の双方に接続されている。この構造において、半導体素子、接合材および実装基板の材質や種類は限定されない。この構造の実現により、コンデンサ１３と半導体素子１８の間の距離は最短となり、半導体素子外部の配線インダクタンスが存在しないため、コンデンサは高周波特性に優れた機能を発現する。
【００６９】
さらに、ここで用いたコンデンサは薄膜コンデンサであり、部品としてのＥＳＬが小さいので、高誘電率の誘電体をコンデンサの構成材料とすれば、従来のように多数のコンデンサを並列で接続する必要もなく、図１２の構造によりデカップリングコンデンサを備えた小型モジュールを実現できる。また、従来は半導体素子の接続のためだけに占められていた実装基板のスペースにコンデンサを実装しているために実装基板の面積を低減することが可能となっている。
【００７０】
また、図１３に示したように、半導体素子１８とコンデンサ１３の間隙、およびコンデンサ１３と実装基板２３の間隙にアンダーフィル樹脂２０を導入することは、コンデンサの実装構造の信頼性を向上するために有効である。
【００７１】
[第１０の実施の形態]
以下、本発明の第１０の実施の形態について説明する。
本実施の形態ではコンデンサの実装構造を示す。図１４は本実施の形態のコンデンサの実装構造を示す断面図である。
【００７２】
本実施の形態の実装構造においては、図１４に示すように、図１から図７を用いて説明したコンデンサ１３が、ＢＧＡ接続される半導体パッケージ３１と実装基板２３の間に配置され、コンデンサ１３に設けられた貫通孔内の電極を介して接合材１９により半導体パッケージ３１と実装基板２３の双方に接続されている。
【００７３】
本実施の形態の実装構造では、図１２および図１３の実装構造に比較して半導体素子１８とコンデンサ１３の距離が長くなってしまうが、従来の実装基板にチップコンデンサを実装する場合よりも半導体素子とコンデンサの距離は短くすることができ、実装基板の面積を低減することもできる。また、本構造を実現するためのコンデンサの製造精度を緩めることが可能となり、コンデンサ製造と接続の歩留まり向上が期待できる。さらに、パッケージとして動作が保証された半導体素子を使用できる利点がある。結果として、モジュールとしての製造歩留まりが上がり、従来よりも高周波特性に優れたデカップリングコンデンサを備えたモジュールが製造できるようになる。
【００７４】
また、図１２から１４で説明した実装基板２３に接続するための接合材１９として、半田、金バンプ、導電性接着剤、あるいは異方性導電接着剤を用いることにより、従来のフリップチップ接続あるいはＢＧＡ接続の技術により実装基板との接続が得られる。また、図１２から図１４において、図６の両面に接着剤が塗布されたコンデンサを用いることにより、接着剤がアンダーフィルあるいは封止樹脂を兼ね備えた実装構造が得られ、実装構造としての信頼性を向上させることができる。
【００７５】
[第１１の実施の形態]
以下、本発明の第１１の実施の形態について説明する。
本実施の形態ではコンデンサの製造方法を示す。図１５は、本実施の形態のコンデンサの製造方法を説明するための工程図である。
【００７６】
第一の工程は、ウエハ２５上に有機フィルム１を成膜後、下部電極２の成膜およびパターニング、誘電体薄膜３の成膜およびパターニング、上部電極４の成膜およびパターニング、絶縁カバー層５の成膜の順で行い、ウエハ２５表面上に有機フィルム１をベースとしたコンデンサの主要部分を構成する。ここで、図３で説明した絶縁シールド１０を設ける工程を誘電体薄膜３の成膜およびパターニング工程の後に追加しても良い。また、図４で説明したダミー電極１１を設ける場合は下部電極２のパターニング時にダミー電極１１を同時に設けておけばよい。
【００７７】
ウエハ２５の材質は限定されず、シリコンウエハ、ガラスウエハ、サファイアウエハ、あるいはその他の単結晶ウエハや表面が平滑なセラミックウエハも利用できる。有機フィルム１の成膜方法も限定されないが、ポリマー前駆体ワニスの塗布およびキュアによって成膜するのが好適である。有機フィルム１の材質は限定されないが、ポリイミド等の高耐熱材料が望ましく、さらにカップリング剤等の不純物が添加されていないものが望ましい。下部電極２、上部電極４および誘電体薄膜３の各材料については第１の実施の形態で説明した通りである。絶縁シールド１０の材料および製造方法は限定されないが、感光性樹脂を用いた塗布、露光、現像、キュアによる成膜およびパターニングが好適で、例えば感光性ポリイミドを利用するのが好適である。また、絶縁カバー層５の材料も限定されないが、ポリイミドが好適である。また、絶縁カバー層５に図１５に示したようにパターニングを施しても良い。
【００７８】
第二の工程は、上記絶縁カバー層５の表面に接着剤を塗布する工程であり、この工程は必ずしも必要ではないが、図６に示したコンデンサ１３の上部側のみに接着層を設ける場合には必要となる。接着剤の材料や塗布方法は限定されず、感光性接着剤を使用して成膜後にパターニングしてもよい。
【００７９】
第三の工程は、有機フィルム１に貫通孔６，７，８を形成する工程であり、方法は限定されないが、有機フィルム１としてポリイミドを使用した場合には、第三高調波ＹＡＧレーザにより良好な貫通孔が精度良く形成できる。また、絶縁カバー層５や接着剤をパターニングしていない場合においても、有機フィルム１への貫通孔形成と同時に絶縁カバー層５と接着剤への貫通孔形成ができる。
【００８０】
第四の工程は、ウエハ２５と有機フィルム１界面を剥離させ、本発明のコンデンサ１３を取り出す。ウエハ２５上のコンデンサ１３の数に制限はなく、１枚のウエハから多数のコンデンサを取り出せる。また、剥離方法も限定されないが、表面が平滑なウエハ２５を使用し、有機フィルム１とウエハ２５との密着を適度な状態に制御することにより、コンデンサの外周部をナイフやレーザで切断し、端部から引き剥がせば、コンデンサ１３が取り出せる。
【００８１】
本実施の形態の製造方法によりコンデンサシートを製造すれば、フレキシブルな有機フィルム１をウエハ２５上に固定した状態で下部電極２、誘電体薄膜３、上部電極４あるいは絶縁カバー層５をパターニングできるので、微細パターンを有するコンデンサの製造が可能となる。
【００８２】
[第１２の実施の形態]
以下、本発明の第１２の実施の形態について説明する。
本実施の形態ではコンデンサの製造方法の他の例を示す。図１６は、本実施の形態のコンデンサの製造方法を説明するための工程図である。
【００８３】
本実施の形態のコンデンサの製造方法は、有機フィルムをシート供給ロールからシート巻き上げロールに移動させるロールトゥロールプロセスであり、図１６に示すように、シート供給ロール２６に準備した有機フィルム１をシート供給ロール２６からシート巻き上げロール２７に移動させる間に少なくとも電極成膜、電極パターニング、誘電体成膜および誘電体パターニングの各工程を施す。この工程により、生産性が向上し、本発明のコンデンサの低コスト化が可能となる。
【００８４】
より具体的には、電極成膜としてはスパッタが好適であり、スパッタチャンバー内で有機フィルム１を移動させることにより、ロールに巻かれた有機フィルム１上への電極成膜が完了する。電極パターニングにはフォトレジストの使用が好適であり、フォトレジストの塗布、ベーク、露光、現像工程もロールとロールの間で連続的に行うことができる。フォトレジストの塗布装置としては、ナイフコーター、グラビアコーター、リップコーター、リバースコーター等が好適である。ベークは、ロール間に設けたヒーターゾーンを通過させることによって行われる。露光および現像は、それぞれ露光機および現像機を通過させることによって行われる。電極のエッチングは、イオンビームエッチング装置等のドライエッチング装置のチャンバーを通過させるか、ウェットエッチング装置を通過させることによって行われる。また、それぞれの工程の有機フィルム１の移動速度差は、各工程の稼働、停止および有機フィルム１のシート巻き上げロール２７への移動およびシート供給ロール２６への戻りをコンピュータで自動制御することにより調整する。誘電体成膜および誘電体パターニングについても電極と同様の工程で行われる。
【００８５】
また、図１６に示すように、一部の工程（例えば第１プロセス〜第ｎ−１プロセス）をロールトゥロールにより終了させた後、シート巻き上げロール２７に移動した有機フィルム１をシート供給ロールとして次の工程（例えば第ｎプロセス、第ｎ＋１プロセス）に移ってもよい。装置簡略化の観点から、真空装置を用いる工程ではその工程だけでロールトゥロールを完了させる方が望ましい。
【００８６】
本プロセスで使用する有機フィルム１は限定されないが、誘電体薄膜３の成膜工程の温度に耐えられる材料が必要であり、高耐熱有機材料、例えばポリイミドが好適である。また、二つのロール間で施す工程数は制限されず、例えば貫通孔形成工程等を追加できる。また、プロセス中に接着剤を塗布する工程を追加することにより、接着剤塗布済みのコンデンサを容易に得ることができる。
【００８７】
本実施の形態の製造方法では、有機フィルム１の両面に処理を施すことが可能なため、図６に示したコンデンサ１３の表裏両面に接着剤を塗布した構造を製造することができる。また、前記二つのロール間のプロセスに半導体素子の接続工程を追加することにより、コンデンサが接続された半導体素子の構造を得ることができ、さらにアンダーフィル樹脂の充填あるいはモールド工程を追加することにより、コンデンサが内蔵されたパッケージを得ることができる。コンデンサのサイズが半導体素子とほぼ等しい場合にはコンデンサが内蔵されたＣＳＰを得ることができる。
【００８８】
[第１３の実施の形態]
以下、本発明の第１３の実施の形態について説明する。
本実施の形態ではコンデンサが接続された半導体装置の製造方法の例を示す。図１７は、本実施の形態の半導体装置の製造方法を示す工程図である。
【００８９】
第１１の実施の形態（図１５）で説明した工程と同様の工程により、図中（３）に示す貫通孔形成までを行った後に、予め用意した半導体素子１８を接合材１９により上部電極４、下部電極２あるいはダミー電極に接続する。接合材１９は予め半導体素子１８に供給してあるものを用いてもよいし、貫通孔形成後に、貫通孔に接合材１９を振り込む工程を追加しても良い。接合材１９の振り込み工程を追加すれば、半導体素子１８への接合材形成が不要になり、接合材形成と半導体素子とコンデンサの接続を連続して行うことができる。
【００９０】
次の工程として、アンダーフィル樹脂充填工程を必要に応じて行う。次に、ウエハ２５から作製したシートを半導体素子１８が接合した状態で引き剥がすことにより、コンデンサが接続された半導体装置を得ることができる。アンダーフィル樹脂の充填あるいはモールド工程を追加した場合、ウエハ２５から作製したシートを引き剥がした時点で、コンデンサが内蔵された半導体パッケージを得ることができる。また、コンデンサのサイズが半導体素子にほぼ等しければ、コンデンサが内蔵されたＣＳＰが得られることになる。
【００９１】
図１から図７で説明した本発明のコンデンサは、その接合パッドサイズおよびピッチが半導体素子の入出力パッドのサイズおよびピッチに比例して微細になり、半導体素子への接合時の位置合わせが困難となる。また、図１から図７のコンデンサで絶縁基板として有機フィルムを選択した場合、単体ではそのしなやかさにより半導体素子への接合時の位置合わせが困難となる。しかしながら、上記実施の形態の製造方法を用いれば、容易に上記実施の形態のコンデンサが接続された構造、コンデンサが内蔵された半導体パッケージあるいはコンデンサが内蔵されたＣＳＰを得ることができる。
【００９２】
【実施例】
図１７に示す工程により、本発明のコンデンサおよびコンデンサが接続された半導体装置を製造した。４インチのシリコンウエハに、有機フィルム形成のためポリイミドワニスをスピンコートにより塗布し、窒素気流中、４５０℃で２時間キュアした。ポリイミドワニスは、非感光性でカップリング剤を添加しない高耐熱性のものを使用した。キュア後の有機フィルムの膜厚は２０μｍであった。
【００９３】
次に、下部電極をポリイミド側からＴｉ，Ｐｔの順でＤＣマグネトロンスパッタにより成膜した。Ｔｉ，Ｐｔの膜厚は、それぞれ５０ｎｍ，５００ｎｍとした。フォトリソグラフィーによりパターニングしたレジストをマスクとして、アルゴンのイオンビームエッチングにより下部電極をパターニングした。電極パターニング後、レジストは酸素プラズマアッシャーにより除去した。
【００９４】
次に、誘電体薄膜としてＳｒＴｉＯ3をＲＦスパッタにより３２０℃で３００ｎｍの厚みに成膜した。パターニングしたフォトレジストをマスクとして、誘電体薄膜を弗酸と硝酸の混合水溶液でエッチングし、パターニングした。誘電体薄膜パターニング後、レジストをアセトン洗浄により除去した。次に、絶縁シールドとして、感光性ポリイミドをスピンコートにより塗布し、露光・現像によるパターニングを行った後、窒素気流中、３２０℃で２時間キュアした。絶縁シールドの膜厚は、キュア後１．５μｍとした。
【００９５】
次に、上部電極としてＰｔをＤＣマグネトロンスパッタにより室温で２００ｎｍの厚みで成膜した。下部電極と同様にフォトレジストおよびイオンビームエッチングによりパターニングした。
【００９６】
次に、絶縁カバーとして感光性ポリイミドを用い、絶縁シールドと同様にパターニングした。次に、第三次高調波ＹＡＧレーザにより、有機フィルムに貫通孔を形成して本発明のコンデンサ構造を得た。
【００９７】
次に、あらかじめ接合材として半田ボールが供給された１８ｍｍ角の半導体素子をフリップチップボンダーにより、位置合わせ、荷重および加熱を行い、コンデンサ構造の上部電極および下部電極に接続した。次に、アンダーフィル樹脂を半導体素子とコンデンサ構造部の間隙に注入し、１５０℃でキュアした。
【００９８】
次に、シリコンウエハから半導体素子とコンデンサの接合体を剥離して、図９に示すコンデンサが接続された半導体装置の構造を得た。
【００９９】
次に、製造したコンデンサが接続された半導体素子の構造を実装基板に接続し、図１３の構造を得た。この実装基板上で半導体素子のクロック動作に伴う電源電圧の変動を評価した。ここで製造したコンデンサの容量は１μＦであり、比誘電率は１５０と計算された。使用した半導体素子の電源電圧は１．８Ｖ、クロック周波数は５００ＭＨｚ、最大負荷電流は４５Ａである。また、比較例として図１９に断面構造図、図２０に平面構造図を示す従来のチップコンデンサを搭載した実装基板についても電源電圧変動を評価した。使用したチップコンデンサは、サイズが縦１．０ｍｍ×横０．５ｍｍ、容量が１０ｎＦ、共振周波数が９０ＭＨｚである。図１９および図２０に示した従来例の実装基板には、前記チップコンデンサを１００個搭載した。
【０１００】
図１８には、電源電圧の経時変化の測定結果を示す。横軸は時間[ｎｓｅｃ]を示し、時間０がクロック動作の開始である。縦軸は電源電圧[Ｖ]を示し、クロック動作前は常時１．８Ｖの電位をとっていることがわかる。なお、図１８ではクロック動作の１周期内の電圧の経時変化を示している。
【０１０１】
図１８の結果から、本発明のコンデンサ、コンデンサが接続された半導体装置あるいはコンデンサの実装構造を用いた場合には、電源電圧の変動はほとんど無いのに対し、従来例ではクロック動作に伴なって著しく電圧降下が起きている。従来例の電圧降下の原因は、用いているコンデンサの共振周波数が９０ＭＨｚと小さいために本実施例の５００ＭＨｚのクロック動作に追随できないことと、実装基板の配線インダクタンスによると考えられる。一方、本発明では上記二つの欠点を持たないため、良好な特性が得られたと考えられる。また、本発明によれば、コンデンサが半導体素子と実装基板の間隙に配置されるため、実装面積を著しく低減させることが可能となり、実装基板の面積も減少させることができるという利点がある。
【０１０２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えばコンデンサを構成する電極、誘電体薄膜等、各構成要素の材料、寸法等の具体的な記載はほんの一例に過ぎず、適宜設計変更が可能である。
【０１０３】
【発明の効果】
以上説明したように、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体素子あるいはコンデンサの実装構造の第１の効果は、半導体素子のクロック動作に伴う電源電圧の降下を抑制できる点にある。その理由は、本発明のコンデンサは薄膜で部品としてのＥＳＬが小さいことと、実装基板の配線を介さずに半導体素子の入出力パッドに直接接続される構造で半導体素子外部の配線インダクタンスが無いことである。第２の効果は、本発明のコンデンサを搭載する実装基板の面積を低減し、機器を小型、軽量および高性能化できる点にある。その理由は、本発明のコンデンサは半導体素子と実装基板の間隙に配置され、半導体素子の実装面積にコンデンサも実装できるためである。また、実装基板の小型化に伴い軽量化が達成でき、同時に配線距離も短縮できるため高性能化が達成できるからである。
【０１０４】
また、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体パッケージおよびコンデンサ内蔵ＣＳＰの製造方法の効果は、高い寸法精度が必要な構造を製造できる点にある。その理由は、フレキシブルな有機フィルムをウエハに固定した状態で製造するためである。また、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体パッケージおよびコンデンサ内蔵ＣＳＰの他の製造方法による効果は、生産性が向上し低コスト化が可能になる点にある。その理由は、本発明の構造体の一つとなる有機フィルムをロールトゥロールで移動しながら、連続生産できるためである。
【図面の簡単な説明】
【図１】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図２】 本発明の実施の形態および実施例を示すコンデンサの平面構造図である。
【図３】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図４】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図５】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図６】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図７】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図８】 本発明の実施の形態および実施例を示すコンデンサが接続された半導体素子の断面構造図である。
【図９】 本発明の実施の形態および実施例を示すコンデンサが接続された半導体素子の断面構造図である。
【図１０】 本発明の実施の形態および実施例を示すコンデンサが内蔵されたパッケージの断面構造図である。
【図１１】 本発明の実施の形態および実施例を示すコンデンサが接続されたパッケージの断面構造図である。
【図１２】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１３】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１４】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１５】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す工程図である。
【図１６】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す図である。
【図１７】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す工程図である。
【図１８】 本発明の実施例を示す電源電圧の経時変化測定結果を示すグラフである。
【図１９】 従来例を示すチップコンデンサが搭載された実装基板の断面構造図である。
【図２０】 従来例を示すチップコンデンサが搭載された実装基板の平面断面図である。
【符号の説明】
１ 絶縁基板
２ 下部電極
３ 誘電体薄膜
４ 上部電極
５ 絶縁カバー層
６ 下部電極露出貫通孔
７ 上部電極露出貫通孔
８ 貫通孔
９ コンデンサ形成部
１０ 絶縁シールド
１１ ダミー電極
１２ 抵抗体
１３ コンデンサ
１４ 接着剤
１５ 下部電極接続接合材
１６ 上部電極接続接合材
１７ 未接続接合材
１８ 半導体素子
１９ 接合材
２０ アンダーフィル樹脂
２１ モールド樹脂
２２ パッケージ基板
２３ 実装基板
２４ 有機フィルム
２５ ウエハ
２６ シート供給ロール
２７ シート巻き上げロール
２８ チップコンデンサ
３０ 薄膜コンデンサ
３１ 半導体パッケージ
【発明の属する技術分野】
本発明は、半導体装置に利用されるコンデンサ部品に関し、特にコンデンサの構造、コンデンサと半導体素子の実装構造およびそれらの製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子を搭載する実装基板には、ノイズを防止するための多数のコンデンサをＬＳＩ周辺に実装していた。
ＬＳＩから高速に変化するクロック信号が発生すると、電源とＬＳＩの間の配線に存在する抵抗ＲとインダクタンスＬによって、次の（１）式に相当する電圧降下△Ｖが生じる。
△Ｖ＝Ｒ×Δｉ＋Ｌ×ｄｉ／ｄｔ …（１）
ここで、Ｒ：配線およびコンデンサの抵抗、Ｌ：インダクタンス、Δｉ：時間Δｔの間に変動した電流、をそれぞれ表す。
したがって、Ｒ、Ｌ、負荷変動ｄｉが大きい程、もしくは変動時間ｄｔが小さい程、電圧降下△Ｖが増加する。近年、ＬＳＩのクロック周波数が数百ＭＨｚを越えるような高速になってきている。デジタル回路におけるパルス波形の立ち上がり時間ｔｒが、すなわち負荷の変動時間ｄｔと等価になる。クロック周波数が早くなる程、立ち上がり時間ｔｒが短くなるため、電圧降下△Ｖは大きくなる。
【０００３】
このような電圧降下を小さくするためには、ＬＳＩの電源ライン−グランドライン間に並列にコンデンサを接続することが有効である。このコンデンサを一般にデカップリングコンデンサと称する。ＬＳＩのクロック周波数が大きくなると、負荷変動の際に一時的に降下した電圧を電源から補償するのは間に合わなくなるため、ＬＳＩの近くに接続したデカップリングコンデンサから電荷を供給することによってＬＳＩの電圧降下を補償する。しかし、コンデンサの等価直列抵抗（ＥＳＲ）、等価直列インダクタンス（ＥＳＬ）およびコンデンサからＬＳＩまでの配線抵抗Ｒｌ、配線インダクタンスＬｌの影響により、（１）式の△Ｖが生じていた。
【０００４】
さらに、回路には上記ＥＳＲ，ＥＳＬ，Ｒｌ，Ｌｌが存在するために、ある周波数でＬＣ共振が発生し、それ以上の周波数においてはコンデンサとして有効に機能しなくなる問題がある。したがって、ＬＳＩのクロック周波数が大きくなると同時にデカップリングコンデンサのＬＣ共振周波数ｆを高くする必要がある。ＬＣ共振周波数ｆは次の（２）式で表される。
ｆ2＝１／（４×π2×Ｌ×Ｃ） …（２）
【０００５】
そのため、Ｃが小さくかつＬが小さいコンデンサをデカップリングコンデンサとして選択する必要があった。デカップリングコンデンサとしては、高周波特性が比較的良い０．１μＦないしそれ以下の容量を有する積層セラミックコンデンサがよく用いられてきた。積層セラミックコンデンサは電解コンデンサと比較してＥＳＲが小さいだけでなく、ＥＳＬが小さいという利点があるためである。しかし、Ｃが小さいため、必要な電荷を充電するためには多くのコンデンサを並列に接続する必要があった。ただし、並列にコンデンサを接続してもｆは変化せずに、コンデンサからＬＳＩ間の配線のＲｌ，Ｌｌのために充分な特性が得られていなかった。従来、ＬＳＩの電圧降下を補償するためのデカップリングコンデンサとしてよく用いられていた積層セラミックコンデンサを例に取ると、配線のＲ，Ｌを無視しても容量Ｃ＝０．０１μＦ、ＥＳＬ＝０．４ｎＨであった。したがって、（２）式より、このコンデンサの共振周波数ｆは約８０ＭＨｚにしか満たなかった。
【０００６】
「日経エレクトロニクス」1999.4.19号、Ｐ１４４〜１５６に記載されているように、誘電体厚みが小さくなるのにしたがってＥＳＬが小さくなることが知られている。このことから薄膜コンデンサを用いた半導体装置に関する発明がいくつか報告されている。例えば特開平１１−４５８２２号、特開平８−９７３６０号などである。しかし、コンデンサからＬＳＩ間の配線のＲｌ，Ｌｌに起因する△Ｖを解決することはできなかった。
【０００７】
一方、上記配線のＲｌ，Ｌｌを低減するために半導体素子を搭載する表面に薄膜コンデンサを形成した実装基板が、特開平２−２０３５９５号および特開平４−２１１１９１号に報告されている。しかし、これらの基板は薄膜コンデンサを製造するための耐熱性があるセラミック基板に限定されるという問題があった。また、製造の歩留まりが悪いという問題があった。特開平９−２２３７１９号には、半導体素子を搭載する面以外の表面に薄膜コンデンサを形成した半導体装置が報告されているが、配線のＲｌ，Ｌｌを低減するのに充分ではなかった。
【０００８】
【発明が解決しようとする課題】
以上説明したように、従来のコンデンサ部品では周波数特性が充分でないという問題があった。また、高周波特性に優れた薄膜コンデンサにおいても、コンデンサからＬＳＩまでの配線ＲｌおよびＬｌのために高周波での特性が充分ではなかった。また、薄膜コンデンサを半導体素子を搭載する表面に形成する実装基板では製造歩留まりが悪いという問題、基板がセラミックに限られてしまうという問題、周波数特性が充分でないという問題などがあった。
【０００９】
本発明は、上記の課題を解決するためになされたものであって、本発明の目的は、半導体素子に配線を介さずに直接接続されるコンデンサ部品、あるいはフリップチップ接続される半導体素子と基板の間隙に接続されるコンデンサ部品を提供すること、およびその製造方法を提供することにある。本発明の他の目的は、コンデンサが接続された半導体素子あるいはコンデンサ内蔵パッケージまたはコンデンサ内蔵ＣＳＰを提供することおよびその製造方法を提供することにある。本発明の他の目的は、コンデンサがフリップチップ接続される半導体素子と基板との間隙に実装される構造を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために、本発明のコンデンサは、半導体素子に付帯して用いられるコンデンサであって、絶縁基板上に下部電極、誘電体薄膜、上部電極および絶縁カバー層が順次形成されてなり、前記半導体素子の入出力パッドの位置に対応した複数の貫通孔が前記絶縁基板、下部電極、誘電体薄膜、上部電極および絶縁カバー層を通して形成されており、前記複数の貫通孔のうちの一部の貫通孔の内部では、前記半導体素子の入出力パッドと接続するために前記下部電極、前記上部電極のいずれかが露出していることを特徴とする。
【００１１】
前記絶縁基板は、有機フィルムからなるものでもよいし、セラミックからなるものでもよい。
【００１２】
また、前記下部電極および前記上部電極のどちらか一方が電源プレーン、他方がグランドプレーンとされ、半導体素子の電源パッド、グランドパッドの位置に対応する前記貫通孔内にそれぞれ電源プレーン、グランドプレーンが露出しており、半導体素子の信号パッドに対応する前記貫通孔内には前記下部電極および前記上部電極のいずれも露出していないことが望ましい。また、その貫通孔内には前記下部電極および前記上部電極のいずれにも電気的に接続されないダミー電極を設けてもよい。あるいは、前記下部電極および前記上部電極の少なくともいずれか一方と抵抗体を介して電気的に接続されたダミー電極を設けてもよい。
【００１３】
本発明のコンデンサの表面、裏面の少なくとも一方には接着剤を塗布してもよい。
【００１４】
また、前記半導体素子の入出力パッドに代えて、半導体パッケージの入出力端子の位置に対応した複数の貫通孔を形成してもよい。その場合、前記貫通孔が対応する半導体パッケージの入出力端子をＣＳＰ（チップサイズパッケージ）のＢＧＡ（ボールグリッドアレイ）パッドとすることもできる。
【００１５】
前記貫通孔内には、半導体素子の入出力パッドと接合するための接合材を形成するとよい。
【００１６】
本発明の半導体装置は、半導体素子の入出力パッドに対して本発明のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されていることを特徴とする。
【００１７】
また、前記半導体素子と前記コンデンサの間にアンダーフィル樹脂を充填してもよいし、前記半導体素子をモールド樹脂により封止してもよい。
【００１８】
前記パッケージは例えばＣＳＰとすることができる。また、半導体パッケージの入出力端子に対して上記本発明のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されたものでもよい。
【００１９】
本発明のコンデンサの実装構造は、本発明のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により前記半導体素子と前記実装基板の双方に接続されていることを特徴とする。
【００２０】
その場合、前記半導体素子、コンデンサ、実装基板の各間隙にアンダーフィル樹脂を充填することが望ましい。
【００２１】
本発明のコンデンサがパッケージと実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材によりパッケージと実装基板の双方に接続されたものでもよい。
【００２２】
前記接合材として、半田、金バンプ、導電性接着剤、あるいは異方性導電樹脂のいずれかを用いることができる。
【００２３】
さらに、本発明のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により半導体素子と実装基板の双方に接続されており、前記コンデンサの表裏面に塗布された接着剤がアンダーフィル樹脂あるいは封止樹脂を兼ねるものであってもよい。
【００２４】
本発明のコンデンサの製造方法は、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とする。さらに、前記接着剤の塗布工程を付加してもよい。
【００２５】
本発明の他のコンデンサの製造方法は、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程とを含み、有機フィルムのロールトゥロールにより製造することを特徴とする。さらに、前記接着剤の塗布工程を付加してもよい。
【００２６】
本発明の半導体装置の製造方法は、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とする。さらに、アンダーフィル充填あるいはモールド工程を付加してもよい。
【００２７】
本発明の他の半導体装置の製造方法は、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程とを含み、有機フィルムのロールトゥロールにより製造することを特徴とする。さらに、アンダーフィル充填あるいはモールド工程を付加してもよい。
【００２８】
また、前記貫通孔への接合材の振り込み工程と、前記半導体素子の接続工程とを含んでもよい。
【００２９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。まず最初に、上記課題を解決するための本発明の構成を説明する。
【００３０】
[第１の実施の形態]
図１、図２に本発明の第１の実施の形態を示すコンデンサの構造を示す。図１は断面構造図であり、図２は平面構造図である。
【００３１】
本実施の形態のコンデンサにおいては、図１に示すように、下部電極２と上部電極４の間に誘電体薄膜３が挟まれたＭＩＭ型薄膜コンデンサ３０が絶縁基板１上に形成されており、ＭＩＭ型薄膜コンデンサ３０を覆うように絶縁カバー層５が設けられている。また、このコンデンサと組み合わせて用いる半導体素子（ベアチップ）のパッドに対応した複数の貫通孔が設けられており、これら貫通孔には、内部に下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類がある。これら貫通孔６，７，８および下部電極２、上部電極４が露出している箇所を除く、下部電極２と上部電極４に誘電体薄膜３が挟まれた部分が薄膜コンデンサ３０を構成し、下部電極２、上部電極４各々の全ての露出した部分が薄膜コンデンサ３０の接続電極を構成する。
【００３２】
図１および図２において、下部電極２および上部電極４のどちらか一方を電源プレーン、もう一方をグランドプレーンとして、半導体素子の電源パッドおよびグランドパッドに対応させてそれぞれのプレーンが露出するように下部電極露出貫通孔６，上部電極露出貫通孔７を形成し、半導体素子の信号パッドに対応する貫通孔８は電源プレーンおよびグランドプレーンのいずれも露出しないように形成し、半導体素子および実装基板に貫通孔６，７内の接続電極（露出部分）を介して接続することにより、本実施の形態のコンデンサはデカップリングコンデンサとして機能する。
【００３３】
上記コンデンサの絶縁基板１の材料は特に限定されないが、有機フィルムまたはセラミックが好適に用いられる。また、有機フィルムの材質は限定されないが、誘電体薄膜３成膜時の温度で分解や軟化しない事が望ましく、耐熱性に優れたポリイミドが好適である。セラミックの材質についても限定はされないが、薄板の製造が可能なＡｌ2Ｏ3やＺｒＯ2等の高強度かつ高耐熱な材料が好適である。下部電極２は限定されるものではないが、絶縁基板１との密着性に優れ、誘電体薄膜３への拡散がない金属または合金が望ましく、例えば絶縁基板１側からＴｉやＣｒ等の活性金属、Ｐｔの順で成膜した積層膜を用いるのが好適である。
【００３４】
上部電極４も同様に限定はされないが、誘電体薄膜３への拡散のないものが望ましく、例えばＰｔが好適である。また、これら下部電極２および上部電極４においては、誘電体薄膜３との界面にＰｔ等のバリア性の高い材料を用い、誘電体薄膜３との界面よりも外側にはめっき等でＣｕやＡｕの低抵抗の膜を形成することは、これらの電極を電源プレーンおよびグランドプレーンとして用いるために有効である。例えば、下部電極２を絶縁基板１側から順にＴｉやＣｒ等の活性金属膜、Ｃｕめっき膜、Ｐｔ膜とし、上部電極４を誘電体薄膜３から順にＰｔ膜、Ｃｕめっき膜の順とするのは、好適である。Ｃｕめっき膜の厚みは限定されないが、１μｍから２０μｍ程度が好適である。電極の製造方法は限定されないが、低温で成膜可能なスパッタ、蒸着あるいはめっきが好適である。
【００３５】
誘電体薄膜３の材料も限定されず、酸化タンタル、酸化アルミニウム、酸化シリコン等の高絶縁性の材料であればよいが、高誘電率を有するペロブスカイト構造を有する化合物がより好適である。ペロブスカイト構造を有する化合物としては、ＳｒＴｉＯ3またはＰｂＴｉＯ3やＢａＴｉＯ3を骨格としてＰｂ，Ｂａサイト（Ａサイト）の一部をＳｒ，Ｃａ，Ｌａ等で置換することによってＡサイトの平均原子価を２価にした、もしくはＴｉ（Ｂサイト）の一部をＭｇ，Ｗ，Ｎｂ，Ｚｒ，Ｎｉ，Ｚｎ等で置換してＢサイトの平均原子価を４価にした複合ペロブスカイト化合物が望ましい。誘電体薄膜３の製造方法は限定されないが、４５０℃以下、好ましくは４００℃以下の低温で成膜可能なスパッタ、ＣＶＤまたはゾルゲル法が好適である。また、絶縁カバー層５の材質についても限定されず、ポリイミド、エポキシ樹脂あるいはシリコーン樹脂等が利用できる。実装工程の温度耐性があれば、他の樹脂でも利用できる。
【００３６】
本実施の形態の場合、下部電極２および上部電極４のどちらか一方が電源プレーン、もう一方がグランドプレーンとして形成されているので、これらプレーンの一部が断線などしても機能上特に支障がない、プレーン間で容量をかせぐことができる、半導体素子からのノイズの放射をこれらプレーンで遮蔽できる、等の効果が得られる。
【００３７】
[第２の実施の形態]
以下、本発明の第２の実施の形態について説明する。
図３は、本発明の第２の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図３において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００３８】
本実施の形態のコンデンサも第１の実施の形態と同様、図３に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００３９】
ところが、本実施の形態の場合、上部電極露出貫通孔７では、貫通孔の内面にあたる上部電極４の縁部が下側に延出され、誘電体薄膜３の縁部および下部電極２の縁部を覆うように貫通孔内面側に形成されている。さらに本実施の形態の場合、上部電極露出貫通孔７の部分では、下部電極２および誘電体薄膜３の縁部を覆うように絶縁シールド１０が設けられている。この絶縁シールド１０は、例えばポリイミド等の有機絶縁材料、もしくはガラスやセラミック等の無機絶縁材料から形成されるものである。
【００４０】
本実施の形態の構成において、スパッタで誘電体薄膜３を形成する場合には、誘電体薄膜３の電極縁部垂直面への被覆率はその他の平面上被覆率に比べて小さくなるのが一般的である。したがって、図３に示すように、絶縁シールド１０を設けることは、上部電極と下部電極の短絡を防ぐのに有効である。したがって、この構造を採用した場合、誘電体薄膜３の形成方法としてスパッタを選択できるようになる。そして、絶縁シールド１０を形成することにより上部電極４と下部電極２の短絡不良を低減することができる。なお、この上部電極露出貫通孔７に面して形成される絶縁シールド１０は、図３に示す誘電体薄膜３上の電極縁部垂直面に代えて、誘電体薄膜３下の下部電極２の縁部垂直面を覆うように形成し、その上に誘電体薄膜３を形成する構成としても同様の効果が得られる。
【００４１】
[第３の実施の形態]
以下、本発明の第３の実施の形態について説明する。
図４は、本発明の第３の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図４において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００４２】
本実施の形態のコンデンサも第１の実施の形態と同様、図４に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００４３】
また、図４に示すように、下部電極２、上部電極４のいずれも露出しない貫通孔８においては、絶縁基板１が貫通孔８の内側に張り出しており、その上面にダミー電極１１が形成されている。このダミー電極１１は下部電極２や上部電極４とは電気的に接続されない孤立したパターンである。ダミー電極１１は任意の材料で形成してよいが、下部電極２もしくは上部電極４と同一の材料で形成すれば、製造工程が複雑化することがない。
【００４４】
ダミー電極１１を下部電極２および上部電極４のいずれも露出しない貫通孔８の縁に設けることにより、下部電極露出貫通孔６や上部電極露出貫通孔７の部分のみならず、貫通孔８の部分でもダミー電極１１と半導体素子の信号パッドとが接合されるので、コンデンサと半導体素子を均一に接合するという観点から有効な構造である。すなわち、上記ダミー電極１１は、半導体素子の電源パッドおよびグランドパッドに該当しないパッドに対応して設けられる。
【００４５】
[第４の実施の形態]
以下、本発明の第４の実施の形態について説明する。
図５は、本発明の第４の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第１の実施の形態と同様であり、異なる点は貫通孔部分の詳細な構成のみである。したがって、図５において図１と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００４６】
本実施の形態のコンデンサも第１の実施の形態と同様、図５に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。なお、本実施の形態では絶縁基板１として有機フィルムが用いられている。
【００４７】
また本実施の形態の場合、図５に示すように、半導体素子の信号パッドに対応する下部電極２、上部電極４のいずれも露出しない貫通孔８の内部のダミー電極１１を抵抗体１２を介して下部電極２または上部電極４に接続している（図５では下部電極２に接続した場合を図示する）。したがって、半導体素子の信号パッドとグランドパッドの間、または信号パッドと電源パッドの間が抵抗体１２を介して接続されることになる。この際、抵抗値を回路の特性インピーダンスに一致させることにより、上記抵抗体１２は終端抵抗として機能することになる。抵抗体の製造方法や材質についても限定されないが、微細化がより容易な薄膜抵抗が望ましく、スパッタ、ＣＶＤ、蒸着等により製造される窒化チタン、窒化タンタル、ニクロム合金、金属シリサイド等が好適である。
【００４８】
通常、終端抵抗はチップ部品として基板に実装するが、本実施の形態の場合、抵抗体１２が終端抵抗として機能するので、チップ部品としての終端抵抗を基板に実装する必要がなくなる。その結果、実装基板の面積を低減できるとともに、終端抵抗の実装工程が不要となる。また、終端抵抗の設置位置をＬＳＩの近傍にできるため、終端特性が向上する。
【００４９】
[第５の実施の形態]
以下、本発明の第５の実施の形態について説明する。
図６は、本発明の第５の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第３の実施の形態と同様であり、異なる点は接着剤を設けた点のみである。したがって、図６において図４と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００５０】
本実施の形態のコンデンサも第３の実施の形態と同様、図６に示すように、下部電極２のみが露出した下部電極露出貫通孔６、上部電極４のみが露出した上部電極露出貫通孔７、および下部電極２、上部電極４のいずれも露出しない貫通孔８の３種類が形成されている。また、下部電極２、上部電極４のいずれも露出しない貫通孔８の内部にダミー電極１１が形成されている。
【００５１】
そして、本実施の形態の場合、シート状のコンデンサ１３の両面、すなわち有機フィルムからなる絶縁基板１の下面と絶縁カバー層５の上面に接着剤１４が塗布されている。接着剤１４の材質は限定されないが、エポキシ樹脂やシリコーン樹脂が好適に用いられる。コンデンサ１３の表裏面に塗布した接着剤１４（樹脂）は、半導体素子または実装基板との接続時に接続パッド以外の部分を接着するものであり、電極接続の補強になるとともに半導体素子の封止にもなる。
【００５２】
なお、接着剤１４は少なくともコンデンサ１３の片面に塗布することにより、半導体素子または実装基板のいずれか一方との接続時に効果を発揮することができる。また、本実施の形態では、第３の実施の形態のコンデンサに対して接着剤を塗布した例を示したが、本構成はその他の実施の形態に対しても適用可能である。
【００５３】
以上の実施の形態の説明では、半導体素子（ベアチップ）の入出力パッドに対応した貫通孔を有するコンデンサについて説明したが、この貫通孔は半導体パッケージの入出力パッドに対応したものであってもよい。その場合、半導体パッケージは限定されるものではないが、例えばボールバンプにより実装基板に接続される形態のものが例として挙げられ、ＢＧＡタイプ、特にＣＳＰに好適に用いることができる。
【００５４】
また、上記実施の形態のコンデンサは、フリップチップ接合された半導体素子と実装基板の間隙、あるいはバンプ接続された半導体パッケージと実装基板の間隙に実装することを目的としているので、平面寸法は限定されないが、面積は半導体素子あるいは半導体パッケージと同等程度とすることが実装面積低減の点から望ましい。また、その厚みも限定されないが、上記間隙のサイズにより制限を受けるため、半導体素子に用いるものについては１００μｍ以下が望ましく、半導体パッケージに用いるものについては５００μｍ以下が望ましい。また、前記コンデンサの貫通孔内の電極の露出部分またはダミー電極の表面にＮｉ，Ａｕの順でめっき処理を施すことは、接合材の電極への拡散を防ぎ、良好な接続を得るために有効である。それぞれのめっき厚みは限定されないが、Ｎｉは１μｍから６μｍ程度、Ａｕは０．０５μｍから２μｍ程度が好適である。
【００５５】
[第６の実施の形態]
以下、本発明の第６の実施の形態について説明する。
図７は、本発明の第６の実施の形態のコンデンサを示す断面図である。本実施の形態のコンデンサの基本構成は第３の実施の形態と同様であるが、異なる点は貫通孔内に接合材を設けた点のみである。したがって、図７において図４と共通な構成要素には同一の符号を付し、詳細な説明は省略する。
【００５６】
本実施の形態のコンデンサにおいては、図７に示すように、コンデンサ１３の貫通孔６，７，８の内部に接合材１５，１６，１７（もしくはバンプ）がそれぞれ配置されている。複数の接合材のうち、下部電極露出貫通孔６の内部に配置されたものは下部電極２と接続された下部電極接続接合材１５であり、上部電極露出貫通孔７の内部に配置されたものは上部電極４と接続された上部電極接続接合材１６である。電極が露出されていない貫通孔８においては、未接続接合材１７（またはバンプ）は貫通孔８に接着剤等により固定されている。
【００５７】
下部電極接続接合材１５、上部電極接続接合材１６、未接続接合材１７の材質については限定されないが、通常の半導体素子のフリップチップ接合あるいは半導体パッケージのＢＧＡ接合に用いられる半田、金バンプ、導電性接着剤あるいは異方性導電接着剤が好適である。サイズについても限定されず、半導体素子あるいは半導体パッケージのパッドサイズに適応するサイズを用いれば良い。
【００５８】
図７に示す本実施の形態のコンデンサを用いれば、実装基板に接続する半導体素子あるいは半導体パッケージに予め接合材あるいはバンプを形成しておく必要がなくなり、接合作業を容易に行うことができる。
【００５９】
以上、第１〜第６の実施の形態のコンデンサは、コンデンサに設けられた貫通孔６〜８内の接続パッドを介して半導体素子と実装基板の間隙、あるいは半導体パッケージと実装基板の間隙に接続されるので、半導体素子からコンデンサの距離を小さくすることが可能となり、コンデンサの配線インダクタンスを極めて低下させることが可能となる。特に、半導体素子と実装基板の間隙に上記コンデンサを実装すれば、半導体素子外部の配線によるインダクタンスが無くなるため、コンデンサの高周波特性を発揮させることが可能となり、デカップリングコンデンサとしての機能を充分に発揮できるようになる。さらに、本発明のコンデンサは薄膜コンデンサを用いているため、ＥＳＬも小さいという特徴がある。
【００６０】
[第７の実施の形態]
以下、本発明の第７の実施の形態について説明する。
上記実施の形態ではコンデンサ単体の例を示したが、本実施の形態では、上記実施の形態のコンデンサを組み込んだ半導体装置の例を示す。図８は、本実施の形態の半導体装置の構造を示す断面図である。
【００６１】
本実施の形態の半導体装置においては、図８に示すように、上記第１〜第５の実施の形態（図１〜図６）のコンデンサが、コンデンサ１３の貫通孔６，７内の下部電極２、上部電極４を介して接合材１９により半導体素子１８の入出力パッドに接続されている。もしくは、第６の実施の形態（図７）のコンデンサを用いる場合には、コンデンサ１３に予め設けられた下部電極接続接合材１５、上部電極接続接合材１６、未接続接合材１７等の接合材を半導体素子１８に接合した構造となっている。半導体素子１８の種類やサイズは限定されない。また、接合材１９やコンデンサ１３のサイズや材質についても、図１から図７を用いて説明したコンデンサシートと同様に限定されない。図８のコンデンサが接続された半導体装置を提供することは、既にデカップリングコンデンサが接続されたチップを供給することと同じであり、負荷変動による電圧降下の小さい半導体装置を提供することができる。
【００６２】
また、図９に示すアンダーフィル樹脂２０や図１０に示すモールド樹脂２１を半導体素子に施すことにより、半導体素子１８を封止することもできる。アンダーフィル樹脂２０やモールド樹脂２１についても、その材質は限定されるものではない。また、図１０に示すモールドを施すことにより、コンデンサを内蔵した半導体パッケージを提供することができる。さらに、図１０のコンデンサシートおよびモールド樹脂のサイズがチップと同等であれば、コンデンサを内蔵したＣＳＰを提供することが可能となる。
【００６３】
図８から図１０を用いて説明したコンデンサが接続された半導体装置（半導体パッケージ、ＣＳＰを含む）は、いずれも半導体素子の入出力パッドに直接コンデンサが接続される構造となるため、半導体素子外部の配線インダクタンスが無くなり、コンデンサの高周波特性を発揮させることが可能となる。また、使用しているコンデンサは図１から図７で説明した本発明のコンデンサであるから、前述したようにＥＳＬが小さく、高周波特性に優れている。
【００６４】
[第８の実施の形態]
以下、本発明の第８の実施の形態について説明する。
本実施の形態も第７の実施の形態と同様、上記実施の形態のコンデンサを組み込んだ半導体装置の例を示す。図１１は、本実施の形態の半導体装置の構造を示す断面図である。ただし、図１１においては、コンデンサ内の電極構成等の図示は省略する。
【００６５】
本実施の形態の半導体装置は、図８に示すように、パッケージ基板２２上に半導体素子１８が接合され、その上がモールド樹脂２１で封止された半導体パッケージ３１を有している。そして、半導体パッケージ３１の入出力端子に、この入出力端子に適応した貫通孔を有するコンデンサ１３が、コンデンサ１３の貫通孔内の電極を介して接合材１９により半導体パッケージ３１の入出力端子に接続されている。図１１に用いられる半導体パッケージ３１の種類やサイズは限定されない。また、接合材１９やコンデンサ１３のサイズや材質についても、図１から図７を用いて説明したコンデンサシートと同様に限定されない。ただし、コンデンサ１３を接続している接合材１９を半田ボールとした場合、接合材１９自身を半導体パッケージ３１のＢＧＡ端子とすることができるので有効である。この構造によれば、コンデンサを接続した半導体パッケージを提供することが可能となる。
【００６６】
また、図１１の半導体パッケージがＣＳＰの場合には、コンデンサを接続したＣＳＰを提供することが可能となる。これらのコンデンサが接続された半導体パッケージでは、図８から図１０を用いて説明した半導体装置に比べて、半導体素子１８（ベアチップ）とコンデンサ１３の距離が長くなってしまうが、従来の実装基板にチップコンデンサを実装する場合に比べると半導体素子とコンデンサの距離ははるかに短くすることができ、実装基板の面積を低減することもできる。また、本構造を実現するためのコンデンサの製造精度を緩めることが可能となり、歩留まり向上が期待できる。さらに、パッケージとして動作が保証された半導体素子を使用できる利点がある。
【００６７】
[第９の実施の形態]
以下、本発明の第９の実施の形態について説明する。
本実施の形態ではコンデンサの実装構造を示す。図１２は本実施の形態のコンデンサの実装構造を示す断面図である。
【００６８】
図１から図７を用いて説明したコンデンサ１３が、フリップチップ接続される半導体素子１８と実装基板２３の間に配置され、コンデンサ１３に設けられた貫通孔内の電極を介して接合材１９により半導体素子１８と実装基板２３の双方に接続されている。この構造において、半導体素子、接合材および実装基板の材質や種類は限定されない。この構造の実現により、コンデンサ１３と半導体素子１８の間の距離は最短となり、半導体素子外部の配線インダクタンスが存在しないため、コンデンサは高周波特性に優れた機能を発現する。
【００６９】
さらに、ここで用いたコンデンサは薄膜コンデンサであり、部品としてのＥＳＬが小さいので、高誘電率の誘電体をコンデンサの構成材料とすれば、従来のように多数のコンデンサを並列で接続する必要もなく、図１２の構造によりデカップリングコンデンサを備えた小型モジュールを実現できる。また、従来は半導体素子の接続のためだけに占められていた実装基板のスペースにコンデンサを実装しているために実装基板の面積を低減することが可能となっている。
【００７０】
また、図１３に示したように、半導体素子１８とコンデンサ１３の間隙、およびコンデンサ１３と実装基板２３の間隙にアンダーフィル樹脂２０を導入することは、コンデンサの実装構造の信頼性を向上するために有効である。
【００７１】
[第１０の実施の形態]
以下、本発明の第１０の実施の形態について説明する。
本実施の形態ではコンデンサの実装構造を示す。図１４は本実施の形態のコンデンサの実装構造を示す断面図である。
【００７２】
本実施の形態の実装構造においては、図１４に示すように、図１から図７を用いて説明したコンデンサ１３が、ＢＧＡ接続される半導体パッケージ３１と実装基板２３の間に配置され、コンデンサ１３に設けられた貫通孔内の電極を介して接合材１９により半導体パッケージ３１と実装基板２３の双方に接続されている。
【００７３】
本実施の形態の実装構造では、図１２および図１３の実装構造に比較して半導体素子１８とコンデンサ１３の距離が長くなってしまうが、従来の実装基板にチップコンデンサを実装する場合よりも半導体素子とコンデンサの距離は短くすることができ、実装基板の面積を低減することもできる。また、本構造を実現するためのコンデンサの製造精度を緩めることが可能となり、コンデンサ製造と接続の歩留まり向上が期待できる。さらに、パッケージとして動作が保証された半導体素子を使用できる利点がある。結果として、モジュールとしての製造歩留まりが上がり、従来よりも高周波特性に優れたデカップリングコンデンサを備えたモジュールが製造できるようになる。
【００７４】
また、図１２から１４で説明した実装基板２３に接続するための接合材１９として、半田、金バンプ、導電性接着剤、あるいは異方性導電接着剤を用いることにより、従来のフリップチップ接続あるいはＢＧＡ接続の技術により実装基板との接続が得られる。また、図１２から図１４において、図６の両面に接着剤が塗布されたコンデンサを用いることにより、接着剤がアンダーフィルあるいは封止樹脂を兼ね備えた実装構造が得られ、実装構造としての信頼性を向上させることができる。
【００７５】
[第１１の実施の形態]
以下、本発明の第１１の実施の形態について説明する。
本実施の形態ではコンデンサの製造方法を示す。図１５は、本実施の形態のコンデンサの製造方法を説明するための工程図である。
【００７６】
第一の工程は、ウエハ２５上に有機フィルム１を成膜後、下部電極２の成膜およびパターニング、誘電体薄膜３の成膜およびパターニング、上部電極４の成膜およびパターニング、絶縁カバー層５の成膜の順で行い、ウエハ２５表面上に有機フィルム１をベースとしたコンデンサの主要部分を構成する。ここで、図３で説明した絶縁シールド１０を設ける工程を誘電体薄膜３の成膜およびパターニング工程の後に追加しても良い。また、図４で説明したダミー電極１１を設ける場合は下部電極２のパターニング時にダミー電極１１を同時に設けておけばよい。
【００７７】
ウエハ２５の材質は限定されず、シリコンウエハ、ガラスウエハ、サファイアウエハ、あるいはその他の単結晶ウエハや表面が平滑なセラミックウエハも利用できる。有機フィルム１の成膜方法も限定されないが、ポリマー前駆体ワニスの塗布およびキュアによって成膜するのが好適である。有機フィルム１の材質は限定されないが、ポリイミド等の高耐熱材料が望ましく、さらにカップリング剤等の不純物が添加されていないものが望ましい。下部電極２、上部電極４および誘電体薄膜３の各材料については第１の実施の形態で説明した通りである。絶縁シールド１０の材料および製造方法は限定されないが、感光性樹脂を用いた塗布、露光、現像、キュアによる成膜およびパターニングが好適で、例えば感光性ポリイミドを利用するのが好適である。また、絶縁カバー層５の材料も限定されないが、ポリイミドが好適である。また、絶縁カバー層５に図１５に示したようにパターニングを施しても良い。
【００７８】
第二の工程は、上記絶縁カバー層５の表面に接着剤を塗布する工程であり、この工程は必ずしも必要ではないが、図６に示したコンデンサ１３の上部側のみに接着層を設ける場合には必要となる。接着剤の材料や塗布方法は限定されず、感光性接着剤を使用して成膜後にパターニングしてもよい。
【００７９】
第三の工程は、有機フィルム１に貫通孔６，７，８を形成する工程であり、方法は限定されないが、有機フィルム１としてポリイミドを使用した場合には、第三高調波ＹＡＧレーザにより良好な貫通孔が精度良く形成できる。また、絶縁カバー層５や接着剤をパターニングしていない場合においても、有機フィルム１への貫通孔形成と同時に絶縁カバー層５と接着剤への貫通孔形成ができる。
【００８０】
第四の工程は、ウエハ２５と有機フィルム１界面を剥離させ、本発明のコンデンサ１３を取り出す。ウエハ２５上のコンデンサ１３の数に制限はなく、１枚のウエハから多数のコンデンサを取り出せる。また、剥離方法も限定されないが、表面が平滑なウエハ２５を使用し、有機フィルム１とウエハ２５との密着を適度な状態に制御することにより、コンデンサの外周部をナイフやレーザで切断し、端部から引き剥がせば、コンデンサ１３が取り出せる。
【００８１】
本実施の形態の製造方法によりコンデンサシートを製造すれば、フレキシブルな有機フィルム１をウエハ２５上に固定した状態で下部電極２、誘電体薄膜３、上部電極４あるいは絶縁カバー層５をパターニングできるので、微細パターンを有するコンデンサの製造が可能となる。
【００８２】
[第１２の実施の形態]
以下、本発明の第１２の実施の形態について説明する。
本実施の形態ではコンデンサの製造方法の他の例を示す。図１６は、本実施の形態のコンデンサの製造方法を説明するための工程図である。
【００８３】
本実施の形態のコンデンサの製造方法は、有機フィルムをシート供給ロールからシート巻き上げロールに移動させるロールトゥロールプロセスであり、図１６に示すように、シート供給ロール２６に準備した有機フィルム１をシート供給ロール２６からシート巻き上げロール２７に移動させる間に少なくとも電極成膜、電極パターニング、誘電体成膜および誘電体パターニングの各工程を施す。この工程により、生産性が向上し、本発明のコンデンサの低コスト化が可能となる。
【００８４】
より具体的には、電極成膜としてはスパッタが好適であり、スパッタチャンバー内で有機フィルム１を移動させることにより、ロールに巻かれた有機フィルム１上への電極成膜が完了する。電極パターニングにはフォトレジストの使用が好適であり、フォトレジストの塗布、ベーク、露光、現像工程もロールとロールの間で連続的に行うことができる。フォトレジストの塗布装置としては、ナイフコーター、グラビアコーター、リップコーター、リバースコーター等が好適である。ベークは、ロール間に設けたヒーターゾーンを通過させることによって行われる。露光および現像は、それぞれ露光機および現像機を通過させることによって行われる。電極のエッチングは、イオンビームエッチング装置等のドライエッチング装置のチャンバーを通過させるか、ウェットエッチング装置を通過させることによって行われる。また、それぞれの工程の有機フィルム１の移動速度差は、各工程の稼働、停止および有機フィルム１のシート巻き上げロール２７への移動およびシート供給ロール２６への戻りをコンピュータで自動制御することにより調整する。誘電体成膜および誘電体パターニングについても電極と同様の工程で行われる。
【００８５】
また、図１６に示すように、一部の工程（例えば第１プロセス〜第ｎ−１プロセス）をロールトゥロールにより終了させた後、シート巻き上げロール２７に移動した有機フィルム１をシート供給ロールとして次の工程（例えば第ｎプロセス、第ｎ＋１プロセス）に移ってもよい。装置簡略化の観点から、真空装置を用いる工程ではその工程だけでロールトゥロールを完了させる方が望ましい。
【００８６】
本プロセスで使用する有機フィルム１は限定されないが、誘電体薄膜３の成膜工程の温度に耐えられる材料が必要であり、高耐熱有機材料、例えばポリイミドが好適である。また、二つのロール間で施す工程数は制限されず、例えば貫通孔形成工程等を追加できる。また、プロセス中に接着剤を塗布する工程を追加することにより、接着剤塗布済みのコンデンサを容易に得ることができる。
【００８７】
本実施の形態の製造方法では、有機フィルム１の両面に処理を施すことが可能なため、図６に示したコンデンサ１３の表裏両面に接着剤を塗布した構造を製造することができる。また、前記二つのロール間のプロセスに半導体素子の接続工程を追加することにより、コンデンサが接続された半導体素子の構造を得ることができ、さらにアンダーフィル樹脂の充填あるいはモールド工程を追加することにより、コンデンサが内蔵されたパッケージを得ることができる。コンデンサのサイズが半導体素子とほぼ等しい場合にはコンデンサが内蔵されたＣＳＰを得ることができる。
【００８８】
[第１３の実施の形態]
以下、本発明の第１３の実施の形態について説明する。
本実施の形態ではコンデンサが接続された半導体装置の製造方法の例を示す。図１７は、本実施の形態の半導体装置の製造方法を示す工程図である。
【００８９】
第１１の実施の形態（図１５）で説明した工程と同様の工程により、図中（３）に示す貫通孔形成までを行った後に、予め用意した半導体素子１８を接合材１９により上部電極４、下部電極２あるいはダミー電極に接続する。接合材１９は予め半導体素子１８に供給してあるものを用いてもよいし、貫通孔形成後に、貫通孔に接合材１９を振り込む工程を追加しても良い。接合材１９の振り込み工程を追加すれば、半導体素子１８への接合材形成が不要になり、接合材形成と半導体素子とコンデンサの接続を連続して行うことができる。
【００９０】
次の工程として、アンダーフィル樹脂充填工程を必要に応じて行う。次に、ウエハ２５から作製したシートを半導体素子１８が接合した状態で引き剥がすことにより、コンデンサが接続された半導体装置を得ることができる。アンダーフィル樹脂の充填あるいはモールド工程を追加した場合、ウエハ２５から作製したシートを引き剥がした時点で、コンデンサが内蔵された半導体パッケージを得ることができる。また、コンデンサのサイズが半導体素子にほぼ等しければ、コンデンサが内蔵されたＣＳＰが得られることになる。
【００９１】
図１から図７で説明した本発明のコンデンサは、その接合パッドサイズおよびピッチが半導体素子の入出力パッドのサイズおよびピッチに比例して微細になり、半導体素子への接合時の位置合わせが困難となる。また、図１から図７のコンデンサで絶縁基板として有機フィルムを選択した場合、単体ではそのしなやかさにより半導体素子への接合時の位置合わせが困難となる。しかしながら、上記実施の形態の製造方法を用いれば、容易に上記実施の形態のコンデンサが接続された構造、コンデンサが内蔵された半導体パッケージあるいはコンデンサが内蔵されたＣＳＰを得ることができる。
【００９２】
【実施例】
図１７に示す工程により、本発明のコンデンサおよびコンデンサが接続された半導体装置を製造した。４インチのシリコンウエハに、有機フィルム形成のためポリイミドワニスをスピンコートにより塗布し、窒素気流中、４５０℃で２時間キュアした。ポリイミドワニスは、非感光性でカップリング剤を添加しない高耐熱性のものを使用した。キュア後の有機フィルムの膜厚は２０μｍであった。
【００９３】
次に、下部電極をポリイミド側からＴｉ，Ｐｔの順でＤＣマグネトロンスパッタにより成膜した。Ｔｉ，Ｐｔの膜厚は、それぞれ５０ｎｍ，５００ｎｍとした。フォトリソグラフィーによりパターニングしたレジストをマスクとして、アルゴンのイオンビームエッチングにより下部電極をパターニングした。電極パターニング後、レジストは酸素プラズマアッシャーにより除去した。
【００９４】
次に、誘電体薄膜としてＳｒＴｉＯ3をＲＦスパッタにより３２０℃で３００ｎｍの厚みに成膜した。パターニングしたフォトレジストをマスクとして、誘電体薄膜を弗酸と硝酸の混合水溶液でエッチングし、パターニングした。誘電体薄膜パターニング後、レジストをアセトン洗浄により除去した。次に、絶縁シールドとして、感光性ポリイミドをスピンコートにより塗布し、露光・現像によるパターニングを行った後、窒素気流中、３２０℃で２時間キュアした。絶縁シールドの膜厚は、キュア後１．５μｍとした。
【００９５】
次に、上部電極としてＰｔをＤＣマグネトロンスパッタにより室温で２００ｎｍの厚みで成膜した。下部電極と同様にフォトレジストおよびイオンビームエッチングによりパターニングした。
【００９６】
次に、絶縁カバーとして感光性ポリイミドを用い、絶縁シールドと同様にパターニングした。次に、第三次高調波ＹＡＧレーザにより、有機フィルムに貫通孔を形成して本発明のコンデンサ構造を得た。
【００９７】
次に、あらかじめ接合材として半田ボールが供給された１８ｍｍ角の半導体素子をフリップチップボンダーにより、位置合わせ、荷重および加熱を行い、コンデンサ構造の上部電極および下部電極に接続した。次に、アンダーフィル樹脂を半導体素子とコンデンサ構造部の間隙に注入し、１５０℃でキュアした。
【００９８】
次に、シリコンウエハから半導体素子とコンデンサの接合体を剥離して、図９に示すコンデンサが接続された半導体装置の構造を得た。
【００９９】
次に、製造したコンデンサが接続された半導体素子の構造を実装基板に接続し、図１３の構造を得た。この実装基板上で半導体素子のクロック動作に伴う電源電圧の変動を評価した。ここで製造したコンデンサの容量は１μＦであり、比誘電率は１５０と計算された。使用した半導体素子の電源電圧は１．８Ｖ、クロック周波数は５００ＭＨｚ、最大負荷電流は４５Ａである。また、比較例として図１９に断面構造図、図２０に平面構造図を示す従来のチップコンデンサを搭載した実装基板についても電源電圧変動を評価した。使用したチップコンデンサは、サイズが縦１．０ｍｍ×横０．５ｍｍ、容量が１０ｎＦ、共振周波数が９０ＭＨｚである。図１９および図２０に示した従来例の実装基板には、前記チップコンデンサを１００個搭載した。
【０１００】
図１８には、電源電圧の経時変化の測定結果を示す。横軸は時間[ｎｓｅｃ]を示し、時間０がクロック動作の開始である。縦軸は電源電圧[Ｖ]を示し、クロック動作前は常時１．８Ｖの電位をとっていることがわかる。なお、図１８ではクロック動作の１周期内の電圧の経時変化を示している。
【０１０１】
図１８の結果から、本発明のコンデンサ、コンデンサが接続された半導体装置あるいはコンデンサの実装構造を用いた場合には、電源電圧の変動はほとんど無いのに対し、従来例ではクロック動作に伴なって著しく電圧降下が起きている。従来例の電圧降下の原因は、用いているコンデンサの共振周波数が９０ＭＨｚと小さいために本実施例の５００ＭＨｚのクロック動作に追随できないことと、実装基板の配線インダクタンスによると考えられる。一方、本発明では上記二つの欠点を持たないため、良好な特性が得られたと考えられる。また、本発明によれば、コンデンサが半導体素子と実装基板の間隙に配置されるため、実装面積を著しく低減させることが可能となり、実装基板の面積も減少させることができるという利点がある。
【０１０２】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えばコンデンサを構成する電極、誘電体薄膜等、各構成要素の材料、寸法等の具体的な記載はほんの一例に過ぎず、適宜設計変更が可能である。
【０１０３】
【発明の効果】
以上説明したように、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体素子あるいはコンデンサの実装構造の第１の効果は、半導体素子のクロック動作に伴う電源電圧の降下を抑制できる点にある。その理由は、本発明のコンデンサは薄膜で部品としてのＥＳＬが小さいことと、実装基板の配線を介さずに半導体素子の入出力パッドに直接接続される構造で半導体素子外部の配線インダクタンスが無いことである。第２の効果は、本発明のコンデンサを搭載する実装基板の面積を低減し、機器を小型、軽量および高性能化できる点にある。その理由は、本発明のコンデンサは半導体素子と実装基板の間隙に配置され、半導体素子の実装面積にコンデンサも実装できるためである。また、実装基板の小型化に伴い軽量化が達成でき、同時に配線距離も短縮できるため高性能化が達成できるからである。
【０１０４】
また、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体パッケージおよびコンデンサ内蔵ＣＳＰの製造方法の効果は、高い寸法精度が必要な構造を製造できる点にある。その理由は、フレキシブルな有機フィルムをウエハに固定した状態で製造するためである。また、本発明によるコンデンサ、コンデンサが接続された半導体素子、コンデンサ内蔵半導体パッケージおよびコンデンサ内蔵ＣＳＰの他の製造方法による効果は、生産性が向上し低コスト化が可能になる点にある。その理由は、本発明の構造体の一つとなる有機フィルムをロールトゥロールで移動しながら、連続生産できるためである。
【図面の簡単な説明】
【図１】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図２】 本発明の実施の形態および実施例を示すコンデンサの平面構造図である。
【図３】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図４】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図５】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図６】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図７】 本発明の実施の形態および実施例を示すコンデンサの断面構造図である。
【図８】 本発明の実施の形態および実施例を示すコンデンサが接続された半導体素子の断面構造図である。
【図９】 本発明の実施の形態および実施例を示すコンデンサが接続された半導体素子の断面構造図である。
【図１０】 本発明の実施の形態および実施例を示すコンデンサが内蔵されたパッケージの断面構造図である。
【図１１】 本発明の実施の形態および実施例を示すコンデンサが接続されたパッケージの断面構造図である。
【図１２】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１３】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１４】 本発明の実施の形態および実施例を示すコンデンサ実装構造断面図である。
【図１５】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す工程図である。
【図１６】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す図である。
【図１７】 本発明の実施の形態および実施例を示すコンデンサの製造方法を示す工程図である。
【図１８】 本発明の実施例を示す電源電圧の経時変化測定結果を示すグラフである。
【図１９】 従来例を示すチップコンデンサが搭載された実装基板の断面構造図である。
【図２０】 従来例を示すチップコンデンサが搭載された実装基板の平面断面図である。
【符号の説明】
１ 絶縁基板
２ 下部電極
３ 誘電体薄膜
４ 上部電極
５ 絶縁カバー層
６ 下部電極露出貫通孔
７ 上部電極露出貫通孔
８ 貫通孔
９ コンデンサ形成部
１０ 絶縁シールド
１１ ダミー電極
１２ 抵抗体
１３ コンデンサ
１４ 接着剤
１５ 下部電極接続接合材
１６ 上部電極接続接合材
１７ 未接続接合材
１８ 半導体素子
１９ 接合材
２０ アンダーフィル樹脂
２１ モールド樹脂
２２ パッケージ基板
２３ 実装基板
２４ 有機フィルム
２５ ウエハ
２６ シート供給ロール
２７ シート巻き上げロール
２８ チップコンデンサ
３０ 薄膜コンデンサ
３１ 半導体パッケージ
Claims (22)
- 半導体素子に付帯して用いられるコンデンサであって、
絶縁基板上に下部電極、誘電体薄膜、上部電極および絶縁カバー層が順次形成されてなり、前記半導体素子の入出力パッドの位置に対応した複数の貫通孔が前記絶縁基板、下部電極、誘電体薄膜、上部電極および絶縁カバー層を通して形成されており、前記複数の貫通孔のうちの一部の貫通孔の内部は前記半導体素子の入出力パッドと接続するために空間とされるとともに、前記下部電極、前記上部電極のいずれかが前記空間に露出し、
前記複数の貫通孔のうち、半導体素子の信号パッドに対応する前記貫通孔内には前記下部電極および前記上部電極のいずれも露出していないことを特徴とするコンデンサ。 - 半導体素子に付帯して用いられるコンデンサであって、
絶縁基板上に下部電極、誘電体薄膜、上部電極および絶縁カバー層が順次形成されてなり、前記半導体素子の入出力パッドの位置に対応した複数の貫通孔が前記絶縁基板、下部電極、誘電体薄膜、上部電極および絶縁カバー層を通して形成されており、前記複数の貫通孔のうちの一部の貫通孔の内部は前記半導体素子の入出力パッドと接続するために空間とされるとともに、前記下部電極、前記上部電極のいずれかが前記空間に露出し、
前記下部電極および前記上部電極のどちらか一方が電源プレーン、他方がグランドプレーンとされ、半導体素子の電源パッド、グランドパッドの位置に対応する前記貫通孔内にそれぞれ前記電源プレーン、前記グランドプレーンが露出しており、半導体素子の信号パッドに対応する前記貫通孔内には前記下部電極および前記上部電極のいずれも露出していないことを特徴とするコンデンサ。 - 前記下部電極および前記上部電極のどちらか一方が電源プレーン、他方がグランドプレーンとされ、半導体素子の電源パッド、グランドパッドの位置に対応する前記貫通孔内にそれぞれ前記電源プレーン、前記グランドプレーンが露出しており、半導体素子の信号パッドに対応する前記貫通孔内に、前記下部電極および前記上部電極のいずれにも電気的に接続されないダミー電極が設けられたことを特徴とする請求項１または２に記載のコンデンサ。
- 前記下部電極および前記上部電極のどちらか一方が電源プレーン、他方がグランドプレーンとされ、半導体素子の電源パッド、グランドパッドの位置に対応する前記貫通孔内にそれぞれ前記電源プレーン、前記グランドプレーンが露出しており、半導体素子の信号パッドに対応する前記貫通孔内に、前記下部電極および前記上部電極の少なくともいずれか一方と抵抗体を介して電気的に接続されたダミー電極が設けられていることを特徴とする請求項１または２に記載のコンデンサ。
- 表面、裏面の少なくとも一方に接着剤が塗布されていることを特徴とする請求項１ないし４のいずれか一項に記載のコンデンサ。
- 前記半導体素子の入出力パッドに代えて、半導体パッケージの入出力端子の位置に対応した複数の貫通孔が形成されていることを特徴とする請求項１ないし５のいずれか一項に記載のコンデンサ。
- 前記貫通孔内の前記空間に半導体素子の入出力パッドと接合するための接合材が形成されていることを特徴とする請求項１ないし５のいずれか一項に記載のコンデンサ。
- 半導体素子の入出力パッドに対して請求項１ないし５のいずれか一項に記載のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されていることを特徴とする半導体装置。
- 前記半導体素子と前記コンデンサの間にアンダーフィル樹脂が充填されていることを特徴とする請求項８に記載の半導体装置。
- 前記半導体素子がモールド樹脂により封止されたことによりパッケージをなしていることを特徴とする請求項８または９に記載の半導体装置。
- 半導体パッケージの入出力端子に対して請求項６記載のコンデンサが前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により接続されていることを特徴とする半導体装置。
- 請求項１ないし５のいずれか一項に記載のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により前記半導体素子と前記実装基板の双方に接続されていることを特徴とするコンデンサの実装構造。
- 前記半導体素子、前記コンデンサ、前記実装基板の各間隙にアンダーフィル樹脂が充填されていることを特徴とする請求項１２に記載のコンデンサの実装構造。
- 請求項６に記載のコンデンサがパッケージと実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材によりパッケージと実装基板の双方に接続されていることを特徴とするコンデンサの実装構造。
- 前記接合材が半田、金バンプ、導電性接着剤、あるいは異方性導電樹脂のいずれかであることを特徴とする請求項１２ないし１４のいずれか一項に記載のコンデンサの実装構造。
- 請求項５記載のコンデンサが半導体素子と実装基板の間に配置され、前記貫通孔内の前記下部電極もしくは前記上部電極を介して接合材により半導体素子と実装基板の双方に接続されており、前記コンデンサの表裏面に塗布された接着剤がアンダーフィル樹脂あるいは封止樹脂を兼ねることを特徴とするコンデンサの実装構造。
- 前記絶縁基板を有機フィルムとした請求項２ないし６のいずれか一項に記載のコンデンサの製造方法であって、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とするコンデンサの製造方法。
- 前記絶縁基板を有機フィルムとした請求項２ないし６のいずれか一項に記載のコンデンサの製造方法であって、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程とを含み、前記絶縁基板となる有機フィルムのロールトゥロールにより製造することを特徴とするコンデンサの製造方法。
- 前記コンデンサの前記絶縁基板を有機フィルムとした請求項８ないし１０のいずれか一項に記載の半導体装置の製造方法であって、ウエハ上への前記有機フィルムの成膜工程と、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程と、以上の工程後に行われる前記ウエハからの前記有機フィルムの剥離工程とを含むことを特徴とする半導体装置の製造方法。
- 前記コンデンサの前記絶縁基板を有機フィルムとした請求項８または９に記載の半導体装置の製造方法であって、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程とを含み、前記絶縁基板となる有機フィルムのロールトゥロールにより製造することを特徴とする半導体装置の製造方法。
- 前記コンデンサの前記絶縁基板を有機フィルムとした請求項１０に記載の半導体装置の製造方法であって、前記下部電極の成膜工程およびパターニング工程と、前記誘電体薄膜の成膜工程およびパターニング工程と、前記上部電極の成膜工程およびパターニング工程と、前記半導体素子の接続工程と、アンダーフィル充填あるいはモールド工程とを含み、前記絶縁基板となる有機フィルムのロールトゥロールにより製造することを特徴とする半導体装置の製造方法。
- 請求項１ないし６のいずれか一項に記載のコンデンサの前記貫通孔への接合材の振り込み工程と、前記半導体素子の接続工程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274016A JP4211210B2 (ja) | 2000-09-08 | 2000-09-08 | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 |
| US09/942,817 US6515324B2 (en) | 2000-09-08 | 2001-08-31 | Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000274016A JP4211210B2 (ja) | 2000-09-08 | 2000-09-08 | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002083892A JP2002083892A (ja) | 2002-03-22 |
| JP4211210B2 true JP4211210B2 (ja) | 2009-01-21 |
Family
ID=18759852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000274016A Expired - Fee Related JP4211210B2 (ja) | 2000-09-08 | 2000-09-08 | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6515324B2 (ja) |
| JP (1) | JP4211210B2 (ja) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100639200B1 (ko) * | 2000-06-30 | 2006-10-31 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| TW563142B (en) * | 2001-07-12 | 2003-11-21 | Hitachi Ltd | Thin film capacitor, and electronic circuit component |
| SG122743A1 (en) * | 2001-08-21 | 2006-06-29 | Micron Technology Inc | Microelectronic devices and methods of manufacture |
| JP3492348B2 (ja) * | 2001-12-26 | 2004-02-03 | 新光電気工業株式会社 | 半導体装置用パッケージの製造方法 |
| SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
| SG111935A1 (en) * | 2002-03-04 | 2005-06-29 | Micron Technology Inc | Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods |
| US6975035B2 (en) * | 2002-03-04 | 2005-12-13 | Micron Technology, Inc. | Method and apparatus for dielectric filling of flip chip on interposer assembly |
| SG115459A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Flip chip packaging using recessed interposer terminals |
| SG115455A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Methods for assembly and packaging of flip chip configured dice with interposer |
| SG115456A1 (en) * | 2002-03-04 | 2005-10-28 | Micron Technology Inc | Semiconductor die packages with recessed interconnecting structures and methods for assembling the same |
| SG121707A1 (en) * | 2002-03-04 | 2006-05-26 | Micron Technology Inc | Method and apparatus for flip-chip packaging providing testing capability |
| US20040036170A1 (en) * | 2002-08-20 | 2004-02-26 | Lee Teck Kheng | Double bumping of flexible substrate for first and second level interconnects |
| JP2004128333A (ja) * | 2002-10-04 | 2004-04-22 | Shinko Electric Ind Co Ltd | 薄膜コンデンサ装置、その実装モジュール及び製造方法 |
| JP3910908B2 (ja) * | 2002-10-29 | 2007-04-25 | 新光電気工業株式会社 | 半導体装置用基板及びこの製造方法、並びに半導体装置 |
| JP4614882B2 (ja) * | 2003-04-25 | 2011-01-19 | パナソニック株式会社 | 強誘電体メモリ装置 |
| DE10339609A1 (de) * | 2003-08-28 | 2005-03-24 | Forschungszentrum Karlsruhe Gmbh | Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR |
| US20050094465A1 (en) * | 2003-11-03 | 2005-05-05 | Netlist Inc. | Printed circuit board memory module with embedded passive components |
| US20050112842A1 (en) * | 2003-11-24 | 2005-05-26 | Kang Jung S. | Integrating passive components on spacer in stacked dies |
| CN100468612C (zh) * | 2004-03-25 | 2009-03-11 | 株式会社东芝 | 半导体器件及其制造方法 |
| JP4499731B2 (ja) | 2004-07-15 | 2010-07-07 | 富士通株式会社 | 容量素子とその製造方法、及び半導体装置 |
| JP4864313B2 (ja) * | 2004-11-19 | 2012-02-01 | 富士通株式会社 | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 |
| WO2006082817A1 (ja) * | 2005-02-04 | 2006-08-10 | Nec Corporation | キャパシタ及びそれを内蔵した配線基板 |
| JP4638768B2 (ja) * | 2005-05-20 | 2011-02-23 | 三井金属鉱業株式会社 | キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法 |
| US20060289976A1 (en) * | 2005-06-23 | 2006-12-28 | Intel Corporation | Pre-patterned thin film capacitor and method for embedding same in a package substrate |
| JP5103724B2 (ja) | 2005-09-30 | 2012-12-19 | 富士通株式会社 | インターポーザの製造方法 |
| JP4671829B2 (ja) | 2005-09-30 | 2011-04-20 | 富士通株式会社 | インターポーザ及び電子装置の製造方法 |
| JP5151025B2 (ja) * | 2005-11-30 | 2013-02-27 | パナソニック株式会社 | フレキシブル回路基板 |
| KR100764682B1 (ko) | 2006-02-14 | 2007-10-08 | 인티그런트 테크놀로지즈(주) | 집적회로 칩 및 패키지. |
| JP4854345B2 (ja) | 2006-03-16 | 2012-01-18 | 富士通株式会社 | コンデンサシート及び電子回路基板 |
| JP4904891B2 (ja) * | 2006-03-31 | 2012-03-28 | 富士通株式会社 | 回路基板および電子装置、回路基板の製造方法 |
| KR100748558B1 (ko) * | 2006-06-19 | 2007-08-10 | 삼성전자주식회사 | 칩 사이즈 패키지 및 그 제조 방법 |
| JP5003082B2 (ja) | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
| US20080268299A1 (en) * | 2007-04-26 | 2008-10-30 | Honeywell International, Inc. | Power source with capacitor |
| US20080268298A1 (en) * | 2007-04-26 | 2008-10-30 | Eickhoff Steven J | Power source with capacitor |
| US8395053B2 (en) * | 2007-06-27 | 2013-03-12 | Stats Chippac Ltd. | Circuit system with circuit element and reference plane |
| JP2009206429A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
| JP5188256B2 (ja) * | 2008-04-30 | 2013-04-24 | 新光電気工業株式会社 | キャパシタ部品の製造方法 |
| TWI502696B (zh) * | 2010-02-06 | 2015-10-01 | Ind Tech Res Inst | 接合結構及其製造方法 |
| JP2013008802A (ja) * | 2011-06-23 | 2013-01-10 | Sony Corp | 薄膜キャパシタ、多層配線基板および半導体装置 |
| JP2014154632A (ja) * | 2013-02-06 | 2014-08-25 | Rohm Co Ltd | 多層構造体、コンデンサ素子およびその製造方法 |
| KR102083993B1 (ko) * | 2013-10-31 | 2020-03-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| KR102199991B1 (ko) | 2014-05-28 | 2021-01-11 | 엘지이노텍 주식회사 | 발광 소자 및 이를 구비한 라이트 유닛 |
| CN108701672B (zh) * | 2016-02-29 | 2021-07-13 | 斯莫特克有限公司 | 具有纳米结构能量存储装置的插入件 |
| KR102639101B1 (ko) * | 2017-02-24 | 2024-02-22 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐 구조를 갖는 반도체 패키지 |
| US10141277B2 (en) * | 2017-03-31 | 2018-11-27 | International Business Machines Corporation | Monolithic decoupling capacitor between solder bumps |
| JP7328279B2 (ja) * | 2021-06-18 | 2023-08-16 | Ｎｉｓｓｈａ株式会社 | 薄膜キャパシタおよびその製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2564916B2 (ja) * | 1988-09-30 | 1996-12-18 | 富士通株式会社 | 半導体装置とその製造方法 |
| JPH02203595A (ja) | 1989-02-01 | 1990-08-13 | Hitachi Ltd | 多層配線基板 |
| JPH04211191A (ja) | 1990-02-09 | 1992-08-03 | Hitachi Ltd | 実装構造体 |
| US5479319A (en) * | 1992-12-30 | 1995-12-26 | Interconnect Systems, Inc. | Multi-level assemblies for interconnecting integrated circuits |
| JPH0897360A (ja) | 1994-09-21 | 1996-04-12 | Fujitsu Ltd | マルチチップモジュール用薄膜コンデンサ |
| JPH08241830A (ja) | 1995-03-07 | 1996-09-17 | Sumitomo Metal Ind Ltd | 薄膜コンデンサ |
| JPH09223719A (ja) | 1996-02-15 | 1997-08-26 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPH09270367A (ja) | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品 |
| JPH10112472A (ja) | 1996-10-07 | 1998-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP3720540B2 (ja) | 1997-07-25 | 2005-11-30 | 京セラ株式会社 | 薄膜コンデンサ |
| JPH11214250A (ja) | 1998-01-28 | 1999-08-06 | Kuraray Co Ltd | デバイスとこれを実装した実装回路基板 |
-
2000
- 2000-09-08 JP JP2000274016A patent/JP4211210B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-31 US US09/942,817 patent/US6515324B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020070400A1 (en) | 2002-06-13 |
| JP2002083892A (ja) | 2002-03-22 |
| US6515324B2 (en) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211210B2 (ja) | コンデンサとその実装構造ならびにその製造方法、半導体装置およびその製造方法 | |
| JP5463908B2 (ja) | キャパシタ搭載インターポーザ及びその製造方法 | |
| US6624501B2 (en) | Capacitor and semiconductor device | |
| US7795739B2 (en) | Semiconductor device, method of manufacturing the same | |
| US8278217B2 (en) | Semiconductor device and method of producing the same | |
| US7536780B2 (en) | Method of manufacturing wiring substrate to which semiconductor chip is mounted | |
| US7025607B1 (en) | Capacitor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said circuitized substrate, and information handling system utilizing said circuitized substrate | |
| US7778009B2 (en) | Thin-film capacitor and method of manufacturing the same | |
| JP3966208B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| US20050179128A1 (en) | Semiconductor device with capacitor | |
| US20060258048A1 (en) | Integrated capacitor for wafer level packaging applications | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| WO2009110288A1 (ja) | 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置 | |
| JPWO2009028596A1 (ja) | 受動素子内蔵基板、製造方法、及び半導体装置 | |
| JP4628520B2 (ja) | 電子装置実装基板の製造方法 | |
| JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
| JP3967964B2 (ja) | 薄膜電子部品 | |
| JP3860675B2 (ja) | コンデンサ | |
| JP3709117B2 (ja) | 薄膜電子部品および基板 | |
| JP2004273825A (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
| JP2001284168A (ja) | 薄膜電子部品および基板 | |
| JP3681951B2 (ja) | 薄膜電子部品および基板 | |
| JP2001345234A (ja) | 薄膜電子部品および積層薄膜電子部品並びに基板 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 | |
| TW201116186A (en) | Multi-layer printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080508 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |