JPH0897360A - マルチチップモジュール用薄膜コンデンサ - Google Patents
マルチチップモジュール用薄膜コンデンサInfo
- Publication number
- JPH0897360A JPH0897360A JP6226197A JP22619794A JPH0897360A JP H0897360 A JPH0897360 A JP H0897360A JP 6226197 A JP6226197 A JP 6226197A JP 22619794 A JP22619794 A JP 22619794A JP H0897360 A JPH0897360 A JP H0897360A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film capacitor
- capacitor
- mcm
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＭＣＭ用薄膜コンデンサに関し、インダクタ
ンスの少ないデカップリングコンデンサの実用化を目的
とする。 【構成】 ＭＣＭを形成するＡl Ｎ基板上の信号層にパ
ターン形成されており、信号層上のポリイミドよりなる
絶縁層に設けたビアによって絶縁層上に装着してある半
導体集積回路と接続するＭＣＭ用薄膜コンデンサが、Ｓ
r Ｔi Ｏ3 を誘電体とし、スパッタ法により形成されて
いることを特徴としてＭＣＭ用薄膜コンデンサを構成す
る。
ンスの少ないデカップリングコンデンサの実用化を目的
とする。 【構成】 ＭＣＭを形成するＡl Ｎ基板上の信号層にパ
ターン形成されており、信号層上のポリイミドよりなる
絶縁層に設けたビアによって絶縁層上に装着してある半
導体集積回路と接続するＭＣＭ用薄膜コンデンサが、Ｓ
r Ｔi Ｏ3 を誘電体とし、スパッタ法により形成されて
いることを特徴としてＭＣＭ用薄膜コンデンサを構成す
る。
Description
【０００１】
【産業上の利用分野】本発明はマルチチップモジュール
（以下略してＭＣＭ）用薄膜コンデンサに関する。
（以下略してＭＣＭ）用薄膜コンデンサに関する。
【０００２】大量の情報を迅速に処理する必要から情報
処理装置は大容量化が行われており、ＬＳＩやＶＬＳＩ
などの集積回路をマトリックス状に配列してなるＭＣＭ
の実用化が進められている。
処理装置は大容量化が行われており、ＬＳＩやＶＬＳＩ
などの集積回路をマトリックス状に配列してなるＭＣＭ
の実用化が進められている。
【０００３】こゝで、ＭＣＭを構成するセラミック多層
回路基板は、この基板上部に高速信号を処理し、また、
多大の発熱を伴うＬＳＩやＶＬＳＩなどの集積回路をマ
トリックス状に配列して装着することから基板材料とし
て窒化アルミニウム（Ａl Ｎ）が着目されている。
回路基板は、この基板上部に高速信号を処理し、また、
多大の発熱を伴うＬＳＩやＶＬＳＩなどの集積回路をマ
トリックス状に配列して装着することから基板材料とし
て窒化アルミニウム（Ａl Ｎ）が着目されている。
【０００４】すなわち、基板材料の必要条件として、Ｌ
ＳＩやＶＬＳＩなどの集積回路を形成するシリコン（Ｓ
i ）の熱膨張係数（3.6 ×10-6／℃）に近いことが必要
であるが、Ａl Ｎの熱膨張係数は4.2 ×10-6／℃と近
く、また、従来のアルミナ（Ａl2Ｏ3 ）基板の熱伝導率
が20Ｗ／ｍＫであるのに対し、Ａl Ｎの熱伝導率は200
Ｗ／ｍＫと格段に優れており、また、融点も2200℃と高
く、一方、誘電率は8.9とＡl2Ｏ3 の10よりも少ないこ
とから、高密度実装を必要とする配線基板の構成材料と
して適している。
ＳＩやＶＬＳＩなどの集積回路を形成するシリコン（Ｓ
i ）の熱膨張係数（3.6 ×10-6／℃）に近いことが必要
であるが、Ａl Ｎの熱膨張係数は4.2 ×10-6／℃と近
く、また、従来のアルミナ（Ａl2Ｏ3 ）基板の熱伝導率
が20Ｗ／ｍＫであるのに対し、Ａl Ｎの熱伝導率は200
Ｗ／ｍＫと格段に優れており、また、融点も2200℃と高
く、一方、誘電率は8.9とＡl2Ｏ3 の10よりも少ないこ
とから、高密度実装を必要とする配線基板の構成材料と
して適している。
【０００５】次に、Ａl Ｎ多層回路基板の製造方法とし
ては、Ａl Ｎ粉末に少量の焼結助剤とバインダおよび分
散剤を加え、良く混練してスラリーを作り、このスラリ
ーをドクターブレード法により形成した後、このグリー
ンシートにタングステン（Ｗ）ペーストを印刷して配線
などのパターン形成を行い、積層して一体化してから、
窒素（Ｎ2 ）ガスのような不活性ガス雰囲気中で脱脂
し、高温にまで加熱して焼結させることにより作られて
いる。
ては、Ａl Ｎ粉末に少量の焼結助剤とバインダおよび分
散剤を加え、良く混練してスラリーを作り、このスラリ
ーをドクターブレード法により形成した後、このグリー
ンシートにタングステン（Ｗ）ペーストを印刷して配線
などのパターン形成を行い、積層して一体化してから、
窒素（Ｎ2 ）ガスのような不活性ガス雰囲気中で脱脂
し、高温にまで加熱して焼結させることにより作られて
いる。
【０００６】本発明はかゝるＭＣＭに使用される薄膜コ
ンデンサに関するものである。
ンデンサに関するものである。
【０００７】
【従来の技術】先に記したように、ＭＣＭはＡl Ｎなど
よりなる多層回路基板上にＬＳＩやＶＬＳＩなどの半導
体集積回路（以下略してＬＳＩ）をマトリックス状に配
列して形成されているが、ＬＳＩを構成している多数の
トランジスタが同時にスイッチング動作を行う場合に
は、配線のインダクタンスにより電源電圧が変動し、こ
の際に発生する高速のノイズによりＬＳＩが誤動作する
と云う問題がある。
よりなる多層回路基板上にＬＳＩやＶＬＳＩなどの半導
体集積回路（以下略してＬＳＩ）をマトリックス状に配
列して形成されているが、ＬＳＩを構成している多数の
トランジスタが同時にスイッチング動作を行う場合に
は、配線のインダクタンスにより電源電圧が変動し、こ
の際に発生する高速のノイズによりＬＳＩが誤動作する
と云う問題がある。
【０００８】そこで、この対策としてセラミックよりな
るチップコンデンサをＬＳＩの近傍に装着している。然
し、チップコンデンサとＬＳＩとを回路接続する配線に
よるインダクタンスによって、このチップコンデンサは
所謂るデカップリングコンデンサとして充分には機能し
ておらず、また、チップコンデンサの装着にかなりの面
積を要することがＭＣＭの小形化を妨げている。
るチップコンデンサをＬＳＩの近傍に装着している。然
し、チップコンデンサとＬＳＩとを回路接続する配線に
よるインダクタンスによって、このチップコンデンサは
所謂るデカップリングコンデンサとして充分には機能し
ておらず、また、チップコンデンサの装着にかなりの面
積を要することがＭＣＭの小形化を妨げている。
【０００９】
【発明が解決しようとする課題】ＭＣＭを構成している
ＬＳＩが同時にスイッチング動作を行う場合には電源電
圧の変動により高速ノイズを生じ、このノイズにより誤
動作を生ずると云う問題があり、この対策としてデカッ
プリングコンデンサの装着が行われている。
ＬＳＩが同時にスイッチング動作を行う場合には電源電
圧の変動により高速ノイズを生じ、このノイズにより誤
動作を生ずると云う問題があり、この対策としてデカッ
プリングコンデンサの装着が行われている。
【００１０】そして、セラミックチップコンデンサが使
われているが、然し、コンデンサとＬＳＩを結ぶ配線の
有するインダクタンスによってスイッチングノイズが充
分に除去できず、一方、チップコンデンサの装着により
ＭＣＭの小形化が妨げられていると云う問題があり、こ
の解決が課題である。
われているが、然し、コンデンサとＬＳＩを結ぶ配線の
有するインダクタンスによってスイッチングノイズが充
分に除去できず、一方、チップコンデンサの装着により
ＭＣＭの小形化が妨げられていると云う問題があり、こ
の解決が課題である。
【００１１】
【課題を解決するための手段】上記の課題はＭＣＭを形
成するＡl Ｎ基板上の信号層にパターン形成されてお
り、信号層上のポリイミドよりなる絶縁層に設けたビア
によって絶縁層上に装着してある半導体集積回路と接続
するＭＣＭ用薄膜コンデンサが、チタン酸ストロンチウ
ム（Ｓr Ｔi Ｏ3 ）を誘電体とし、スパッタ法により形
成されていることを特徴としてＭＣＭ用薄膜コンデンサ
を構成することにより解決することができる。
成するＡl Ｎ基板上の信号層にパターン形成されてお
り、信号層上のポリイミドよりなる絶縁層に設けたビア
によって絶縁層上に装着してある半導体集積回路と接続
するＭＣＭ用薄膜コンデンサが、チタン酸ストロンチウ
ム（Ｓr Ｔi Ｏ3 ）を誘電体とし、スパッタ法により形
成されていることを特徴としてＭＣＭ用薄膜コンデンサ
を構成することにより解決することができる。
【００１２】
【作用】高速ノイズを発生するＬＳＩとデカップリング
コンデンサを結ぶ配線のインダクタンスによってデカッ
プリングコンデンサが高周波成分を充分に除去できない
と云う問題を解決する方法として、本方法は多層配線基
板の最上層の配線層に薄膜コンデンサを形成し、更に、
この上に絶縁層を被覆してＬＳＩを搭載し、このＬＳＩ
と薄膜コンデンサとをビア（Via)により回路接続する方
法をとるものである。
コンデンサを結ぶ配線のインダクタンスによってデカッ
プリングコンデンサが高周波成分を充分に除去できない
と云う問題を解決する方法として、本方法は多層配線基
板の最上層の配線層に薄膜コンデンサを形成し、更に、
この上に絶縁層を被覆してＬＳＩを搭載し、このＬＳＩ
と薄膜コンデンサとをビア（Via)により回路接続する方
法をとるものである。
【００１３】この方法をとることにより、ＬＳＩとデカ
ップリングコンデンサを結ぶ配線はビアのみとすること
ができることから、インダクタンスを最小限に抑制する
ことが可能となる。
ップリングコンデンサを結ぶ配線はビアのみとすること
ができることから、インダクタンスを最小限に抑制する
ことが可能となる。
【００１４】さて、このようにＭＣＭを構成する多層基
板の中に薄膜コンデンサを埋め込み形成する場合、薄膜
コンデンサを形成する誘電体の必要条件として、 誘電率が大きなこと、 静電容量の温度依存性と電界依存性が小さいこと、 耐熱性が優れていること、などを挙げることができ
る。
板の中に薄膜コンデンサを埋め込み形成する場合、薄膜
コンデンサを形成する誘電体の必要条件として、 誘電率が大きなこと、 静電容量の温度依存性と電界依存性が小さいこと、 耐熱性が優れていること、などを挙げることができ
る。
【００１５】すなわち、小形大容量を実現するためには
誘電率が大きなことが必要で、この要求を満たすものは
強誘電体材料である。然し、チタン酸バリウム（Ｔi Ｂ
a Ｏ3 ）で代表される強誘電体材料は温度依存性と電界
依存性が大きく、また、焦電現象や圧電現象を生ずると
云う問題があり、埋め込み用コンデンサの誘電体として
は信頼性の点から適当ではない。
誘電率が大きなことが必要で、この要求を満たすものは
強誘電体材料である。然し、チタン酸バリウム（Ｔi Ｂ
a Ｏ3 ）で代表される強誘電体材料は温度依存性と電界
依存性が大きく、また、焦電現象や圧電現象を生ずると
云う問題があり、埋め込み用コンデンサの誘電体として
は信頼性の点から適当ではない。
【００１６】すなわち、複数のＬＳＩを多層配線基板の
表面にマトリックス状に配列してなるＭＣＭは使用時に
は数10Ｗの発熱を伴うことから、温度変動は著しく、そ
のために温度依存性の大きな誘電体材料を使用すると、
必要とする静電容量値を精度よく実現することが困難で
ある。
表面にマトリックス状に配列してなるＭＣＭは使用時に
は数10Ｗの発熱を伴うことから、温度変動は著しく、そ
のために温度依存性の大きな誘電体材料を使用すると、
必要とする静電容量値を精度よく実現することが困難で
ある。
【００１７】一方、有機誘電体は一般的に誘電率が小さ
く、また、耐熱性の点から使用することは困難である。
すなわち、本発明に係るＭＣＭは薄膜コンデンサを含む
配線層の上に絶縁層を設け、この絶縁層上に複数のＬＳ
Ｉを装着するものであるから、絶縁層やＬＳＩ装着工程
の熱処理に耐えることが必要で、この点から有機誘電体
の使用は適当ではない。
く、また、耐熱性の点から使用することは困難である。
すなわち、本発明に係るＭＣＭは薄膜コンデンサを含む
配線層の上に絶縁層を設け、この絶縁層上に複数のＬＳ
Ｉを装着するものであるから、絶縁層やＬＳＩ装着工程
の熱処理に耐えることが必要で、この点から有機誘電体
の使用は適当ではない。
【００１８】発明者等は上記の条件を満たす材料として
Ｓr Ｔi Ｏ3 を選んだ。この理由はＳr Ｔi Ｏ3 はＴi
Ｂa Ｏ3 と同様にペロブスカイト型構造をとる立方晶系
結晶であるが、Ｂa Ｔi Ｏ3 と違って常誘電体であり、
そのため、誘電率（ε）の温度依存性と電界依存性は少
なく、一方、誘電率（ε）は他の材料に較べて大きく、
耐圧も高いと云う特徴を有している。
Ｓr Ｔi Ｏ3 を選んだ。この理由はＳr Ｔi Ｏ3 はＴi
Ｂa Ｏ3 と同様にペロブスカイト型構造をとる立方晶系
結晶であるが、Ｂa Ｔi Ｏ3 と違って常誘電体であり、
そのため、誘電率（ε）の温度依存性と電界依存性は少
なく、一方、誘電率（ε）は他の材料に較べて大きく、
耐圧も高いと云う特徴を有している。
【００１９】すなわち、エピタキシャル成長法で得られ
るバルクのＳr Ｔi Ｏ3 について、誘電率（ε）は200
以上で、また、耐圧として106 Ｖ／cm以上の値が得られ
ている。
るバルクのＳr Ｔi Ｏ3 について、誘電率（ε）は200
以上で、また、耐圧として106 Ｖ／cm以上の値が得られ
ている。
【００２０】本発明に係る薄膜コンデンサの誘電体薄膜
は基板加熱を行いながらスパッタして形成するものであ
り、エピタキシャル成長法で得られる誘電率を実現する
ことは不可能であるが、基板加熱温度が200 ℃の場合に
は誘電率（ε）＝80が、また、基板加熱温度が500 ℃の
場合にはε＝230 の値が得られている。
は基板加熱を行いながらスパッタして形成するものであ
り、エピタキシャル成長法で得られる誘電率を実現する
ことは不可能であるが、基板加熱温度が200 ℃の場合に
は誘電率（ε）＝80が、また、基板加熱温度が500 ℃の
場合にはε＝230 の値が得られている。
【００２１】次に、スパッタ法でＳr Ｔi Ｏ3 膜を形成
する場合の問題点は、非酸化性雰囲気中のスパッタでは
所定の組成の膜が得られないことである。すなわち、Ｓ
r Ｔi Ｏ3 はＴi Ｏ2 成分とＳr Ｏ成分の二つの酸化物
成分よりなることから、スパッタできたＳr Ｔi Ｏ3 は
酸素（Ｏ）原子が抜けて格子欠陥ができ易く、これはス
パッタの際の基板温度が高いほど発生し易い。そのた
め、スパッタが可能な限度に不活性雰囲気中にＯ2 を混
入するとよい。
する場合の問題点は、非酸化性雰囲気中のスパッタでは
所定の組成の膜が得られないことである。すなわち、Ｓ
r Ｔi Ｏ3 はＴi Ｏ2 成分とＳr Ｏ成分の二つの酸化物
成分よりなることから、スパッタできたＳr Ｔi Ｏ3 は
酸素（Ｏ）原子が抜けて格子欠陥ができ易く、これはス
パッタの際の基板温度が高いほど発生し易い。そのた
め、スパッタが可能な限度に不活性雰囲気中にＯ2 を混
入するとよい。
【００２２】一方、スパッタできたＳr Ｔi Ｏ3 は基板
温度が高いほど結晶成長が進行することから、バルクの
値に近づくと云う問題があり、相反の関係がある。そこ
で、発明者等は基板温度を変えてスパッタを行い、400
℃までの温度が適当であることが判った。
温度が高いほど結晶成長が進行することから、バルクの
値に近づくと云う問題があり、相反の関係がある。そこ
で、発明者等は基板温度を変えてスパッタを行い、400
℃までの温度が適当であることが判った。
【００２３】次に、このように形成した薄膜コンデンサ
はこの上に絶縁層が形成され、この上に半導体素子を装
着することから、この工程に伴う熱処理によりコンデン
サの電気的特性が変化しないことが必要で、この見地か
ら、基板温度は少なくとも半導体素子装着温度より高い
ことが必要である。
はこの上に絶縁層が形成され、この上に半導体素子を装
着することから、この工程に伴う熱処理によりコンデン
サの電気的特性が変化しないことが必要で、この見地か
ら、基板温度は少なくとも半導体素子装着温度より高い
ことが必要である。
【００２４】
【実施例】大きさが２インチ角で厚さが２ mm の７枚の
Ａl Ｎ基板上にスパッタ法によりＴi 膜と白金（Ｐt ）
膜を100nm の厚さに積層して形成した後、写真蝕刻技術
（ホトリソグラフィ）を用いて２cm角の電極パターンを
形成した。こゝで、Ｔi 膜はＡl Ｎ基板との接着性向上
のために設けてある。
Ａl Ｎ基板上にスパッタ法によりＴi 膜と白金（Ｐt ）
膜を100nm の厚さに積層して形成した後、写真蝕刻技術
（ホトリソグラフィ）を用いて２cm角の電極パターンを
形成した。こゝで、Ｔi 膜はＡl Ｎ基板との接着性向上
のために設けてある。
【００２５】次に、この２cm角のＰt 電極を備えたＡl
Ｎ基板上に基板温度を200 ℃〜600℃の７種類に変え、
次の条件でＳr Ｔi Ｏ3 をＲＦマグネトロンスパッタし
て200nm の厚さに形成した。
Ｎ基板上に基板温度を200 ℃〜600℃の７種類に変え、
次の条件でＳr Ｔi Ｏ3 をＲＦマグネトロンスパッタし
て200nm の厚さに形成した。
【００２６】雰囲気：アルゴン（Ａr ）と酸素（Ｏ2 ）
との混合ガス、容積比４：１ ガス圧：１パスカル（Ｐa ） 高周波電力：２Ｗ／cm2 スパッタ時間：５Ｈ 次に、この上に先と同様に大きさが２cm角で厚さが100n
m のＰt 電極を正確に位置合わせして形成し、コンデン
サを形成した。
との混合ガス、容積比４：１ ガス圧：１パスカル（Ｐa ） 高周波電力：２Ｗ／cm2 スパッタ時間：５Ｈ 次に、この上に先と同様に大きさが２cm角で厚さが100n
m のＰt 電極を正確に位置合わせして形成し、コンデン
サを形成した。
【００２７】そして、この７種類のコンデンサそれぞれ
について、静電容量，誘電体損失角（tan δ) と５Ｖを
60秒印加後の漏れ電流を測定し、次に、この各コンデン
サを窒素（Ｎ2 ）気流中で450 ℃で３時間熱処理した
後、再び、静電容量，誘電体損失角（tan δ) と５Ｖを
60秒印加後の漏れ電流を測定した。
について、静電容量，誘電体損失角（tan δ) と５Ｖを
60秒印加後の漏れ電流を測定し、次に、この各コンデン
サを窒素（Ｎ2 ）気流中で450 ℃で３時間熱処理した
後、再び、静電容量，誘電体損失角（tan δ) と５Ｖを
60秒印加後の漏れ電流を測定した。
【００２８】この理由は多層Ａl Ｎ基板上に薄膜コンデ
ンサを形成した後には、ポリイミド絶縁膜の被覆工程が
あり、このポリイミド絶縁層の形成のためには450 ℃の
硬化工程を必要とするからである。
ンサを形成した後には、ポリイミド絶縁膜の被覆工程が
あり、このポリイミド絶縁層の形成のためには450 ℃の
硬化工程を必要とするからである。
【００２９】図１はこのようにして形成したＳr Ｔi Ｏ
3 薄膜コンデンサについて静電容量の基板加熱温度依存
性、図２は誘電損失の、また、図３は漏れ電流の基板加
熱温度依存性を示すもので、実線は薄膜コンデンサ形成
後の測定値、また、破線は450 ℃, ３時間加熱後の測定
値であり、何れも基板加熱温度に比例して値が増加して
いる。
3 薄膜コンデンサについて静電容量の基板加熱温度依存
性、図２は誘電損失の、また、図３は漏れ電流の基板加
熱温度依存性を示すもので、実線は薄膜コンデンサ形成
後の測定値、また、破線は450 ℃, ３時間加熱後の測定
値であり、何れも基板加熱温度に比例して値が増加して
いる。
【００３０】すなわち、スパッタを行う際に基板加熱温
度が高い程、結晶化が進行するためにコンデンサの誘電
体としては好ましいが、一方、雰囲気がＯ2 ではなく、
特に、ポリイミドについて450 ℃, ３時間加熱処理は不
活性雰囲気中で行われることから結晶格子の酸素欠陥を
生じて半導体化するため、静電容量と誘電損失は増加
し、また、漏れ電流も増加してくる。
度が高い程、結晶化が進行するためにコンデンサの誘電
体としては好ましいが、一方、雰囲気がＯ2 ではなく、
特に、ポリイミドについて450 ℃, ３時間加熱処理は不
活性雰囲気中で行われることから結晶格子の酸素欠陥を
生じて半導体化するため、静電容量と誘電損失は増加
し、また、漏れ電流も増加してくる。
【００３１】そのため、基板加熱温度は400 ℃以下が適
当である。
当である。
【００３２】
【発明の効果】本発明はデカップリングコンデンサを配
線層に形成し、この配線層の上にポリイミド層を絶縁層
として形成し、この絶縁層に設けたビアによりＬＳＩと
回路接続する構成をとるＭＣＭにおいて、デカップリン
グコンデンサとしてＳr Ｔi Ｏ 3 薄膜コンデンサを使用
するもので、これにより電気的特性のよいデカップリン
グコンデンサを備えたＭＣＭの実用化が可能となる。
線層に形成し、この配線層の上にポリイミド層を絶縁層
として形成し、この絶縁層に設けたビアによりＬＳＩと
回路接続する構成をとるＭＣＭにおいて、デカップリン
グコンデンサとしてＳr Ｔi Ｏ 3 薄膜コンデンサを使用
するもので、これにより電気的特性のよいデカップリン
グコンデンサを備えたＭＣＭの実用化が可能となる。
【図１】 Ｓr Ｔi Ｏ3 薄膜コンデンサの静電容量の基
板温度依存性を示す図である。
板温度依存性を示す図である。
【図２】 Ｓr Ｔi Ｏ3 薄膜コンデンサの誘電損失の基
板温度依存性を示す図である。
板温度依存性を示す図である。
【図３】 Ｓr Ｔi Ｏ3 薄膜コンデンサの漏れ電流の基
板温度依存性を示す図である。
板温度依存性を示す図である。
Claims (2)
- 【請求項１】 マルチチップモジュールを形成する窒化
アルミニウム基板上の信号層にパターン形成されてお
り、該信号層上のポリイミドよりなる絶縁層に設けたビ
アによって該絶縁層上に装着してある半導体集積回路と
接続するマルチチップモジュール用薄膜コンデンサが、 チタン酸ストロンチウムを誘電体とし、スパッタ法によ
り形成されてなることを特徴とするマルチチップモジュ
ール用薄膜コンデンサ。 - 【請求項２】 チタン酸ストロンチウムをスパッタする
際の基板温度が400℃以下であることを特徴とする請求
項１記載のマルチチップモジュール用薄膜コンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226197A JPH0897360A (ja) | 1994-09-21 | 1994-09-21 | マルチチップモジュール用薄膜コンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6226197A JPH0897360A (ja) | 1994-09-21 | 1994-09-21 | マルチチップモジュール用薄膜コンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0897360A true JPH0897360A (ja) | 1996-04-12 |
Family
ID=16841415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6226197A Withdrawn JPH0897360A (ja) | 1994-09-21 | 1994-09-21 | マルチチップモジュール用薄膜コンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0897360A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515324B2 (en) | 2000-09-08 | 2003-02-04 | Nec Corporation | Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same |
| US6524905B2 (en) | 2000-07-14 | 2003-02-25 | Nec Corporation | Semiconductor device, and thin film capacitor |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
-
1994
- 1994-09-21 JP JP6226197A patent/JPH0897360A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6524905B2 (en) | 2000-07-14 | 2003-02-25 | Nec Corporation | Semiconductor device, and thin film capacitor |
| US6515324B2 (en) | 2000-09-08 | 2003-02-04 | Nec Corporation | Capacitor, capacitor mounting structure, method for manufacturing same, semiconductor device, and method for manufacturing same |
| US6794729B2 (en) | 2001-03-01 | 2004-09-21 | Nec Corporation | Stacked capacitor and method of forming the same as well as semiconductor device using the same and circuit board using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006523153A (ja) | 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造 | |
| KR100680107B1 (ko) | 세라믹 상의 박막 축전기 | |
| KR100938073B1 (ko) | 커패시터용 동시소성 전극을 갖는 박막 유전체 및 그의제조 방법 | |
| JP2022525314A (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
| JP2004281446A (ja) | 薄膜キャパシタ素子、その製造方法及び電子装置 | |
| KR100698574B1 (ko) | 박막 커패시터와 그 제조 방법 | |
| JP2007329189A (ja) | 薄膜コンデンサ及びその製造方法 | |
| JPH0897360A (ja) | マルチチップモジュール用薄膜コンデンサ | |
| JP2001223301A (ja) | 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ | |
| JPH11214249A (ja) | 薄膜コンデンサ | |
| JP2634133B2 (ja) | 高誘電体層を有する窒化アルミニウム多層配線基板及びその製造方法 | |
| JP2009280416A (ja) | 誘電体薄膜の製造方法及び薄膜電子部品 | |
| JP2002158448A (ja) | 多層配線基板 | |
| JPS60128625A (ja) | 半導体素子搭載用基板 | |
| JPH08236705A (ja) | マルチチップモジュール用薄膜コンデンサの誘電材料 | |
| US6958900B2 (en) | Multi-layered unit including electrode and dielectric layer | |
| JP2000252163A (ja) | コンデンサ | |
| KR20080042754A (ko) | 두꺼운 상부 전극을 사용하여 금속 포일 상에 박막커패시터를 만드는 방법 | |
| JP4493235B2 (ja) | 薄膜素子 | |
| JP2000150290A (ja) | コンデンサ | |
| JPH07335779A (ja) | マルチチップモジュール | |
| JPH02230798A (ja) | 複合積層セラミック部品 | |
| JP3600734B2 (ja) | 薄膜コンデンサおよび基板 | |
| KAMEHARA et al. | Preparation and characterization of Ba (Zr, Ti) O3 thin films by sputtering | |
| JP2000182878A (ja) | コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |