JP2001223301A - 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ - Google Patents

薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ

Info

Publication number
JP2001223301A
JP2001223301A JP2000030581A JP2000030581A JP2001223301A JP 2001223301 A JP2001223301 A JP 2001223301A JP 2000030581 A JP2000030581 A JP 2000030581A JP 2000030581 A JP2000030581 A JP 2000030581A JP 2001223301 A JP2001223301 A JP 2001223301A
Authority
JP
Japan
Prior art keywords
layer
substrate
thin film
film capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000030581A
Other languages
English (en)
Inventor
Kazuhiko Horikoshi
Naoki Matsushima
Yasunori Narizuka
Masashi Nishikame
Kiyoshi Ogata
Tetsuya Yamazaki
和彦 堀越
潔 尾形
哲也 山崎
康則 成塚
直樹 松嶋
正志 西亀
Original Assignee
Hitachi Ltd
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, 株式会社日立製作所 filed Critical Hitachi Ltd
Priority to JP2000030581A priority Critical patent/JP2001223301A/ja
Publication of JP2001223301A publication Critical patent/JP2001223301A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01077Iridium [Ir]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

(57)【要約】 【課題】LSIを搭載するための回路基板であって、L
SI接続用の電極近傍に、高温プロセスを必要とする大
容量の薄膜コンデンサが作り込まれた回路基板を提供す
る。 【解決手段】セラミック基板と、セラミック基板の上面
に配置された薄膜コンデンサ19とを有する。薄膜コン
デンサ19は、下部電極層3と、誘電体層4と、上部電
極層5とを積層した構成である。誘電体層4は、結晶構
造を有する誘電体材料からなる。セラミック基板と薄膜
コンデンサ19との間には、樹脂層2が配置されてい
る。セラミック基板の上面を平滑化および保護する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LSI等の集積回
路素子を実装するための基板、および、集積回路素子が
実装された基板を搭載した電子回路装置に関する。
【0002】
【従来の技術】近年、CPU等を構成する高速動作のL
SIでは、クロック周波数の高速化にともない、同時切
替スイッチングノイズによる誤動作、ならびに、不要電
磁輻射の発生が問題となっている。同時切替スイッチン
グノイズは、LSI内の電源層とグラウンド層との間に
配置された2以上のスイッチング用トランジスタが、同
時にオン状態となることにより流れる貫通電流のため
に、電源電圧が低下することにより生じるノイズであ
る。また、この電源電圧の低下が誤動作を引き起こす。
不要電磁輻射は、主に電源層の電圧の揺らぎにより発生
する。これらの問題を解決するためには、LSIの電源
層とグラウンド層との間に、電荷供給源として作用する
コンデンサを挿入することが有効であることが知られて
いる。通常こうした目的で挿入されるコンデンサは、バ
イパスコンデンサと呼ばれている。バイパスコンデンサ
は、従来、LSIと共に回路基板上に実装され、基板上
の配線を介して、LSIの電源端子とグラウンド端子に
より接続されている。また、バイパスコンデンサとして
は、容量の大きなコンデンサを用いることが望ましい。
【0003】一方、「電子材料」1993年10月号p
70〜73には、ガラスエポキシプリント基板の上に、
エポキシ樹脂層を形成し、その上に薄膜コンデンサを形
成することが開示されている。誘電体材料としては、S
iO2が用いられ、樹脂製の基板や樹脂層を熱で損傷す
ることのないように、ECR−CVD法により加熱せず
に成膜している。また、エポキシ樹脂層は、ガラスエポ
キシプリント基板の凹凸を平坦化するために形成されて
いる。
【0004】
【発明が解決しようとする課題】上述のように従来のバ
イパスコンデンサは、ディスクリート部品として回路基
板上にLSIに隣接して搭載されているが、高速動作す
るLSIに対しては、バイパスコンデンサとLSIとの
間に存在する配線がインダクタンス成分として働いてし
まうため、バイパスコンデンサとしての効果を十分に得
ることができない。そこで、特に高速動作するLSIに
ついてはバイパスコンデンサをLSIの極近傍に実装
し、配線の距離を短くすることが望ましい。理想的に
は、バイパスコンデンサを、LSI直下の実装基板上面
に直接形成することができれば配線長を極力短く抑える
ことができる。
【0005】一方、大容量のバイパスコンデンサを形成
するために、誘電体材料として、ペロブスカイト結晶構
造を持つ複合酸化物である高/強誘電体を用いることが
望ましい。これらの誘電体材料は、ペロブスカイト結晶
構造となった場合にのみ材料本来の誘電特性を示し、そ
の結晶化のためには、材料によっても異なるが、通常2
00℃以上の高温プロセスが必要である。
【0006】これらのことから、実装基板上面に、ペロ
ブスカイト結晶構造を持つ誘電体を用いた薄膜コンデン
サを形成することができれば、高速動作のLSIに対し
て、不要電磁輻射、スイッチングによる誤動作を抑制す
る上で非常に有効である。しかしながら、ペロブスカイ
ト結晶構造をもつ誘電体材料で薄膜コンデンサを形成す
るプロセスは、上述のように200℃以上の高温プロセ
スを含むため、実装基板として、高温プロセスに耐えら
れるものを用いなければならない。上述の公知の薄膜コ
ンデンサを備えたガラスエポキシプリント基板は、誘電
体材料としてSiO2を用いているため、高温プロセス
を用いなくても形成可能であったが、高温プロセスが不
可欠な高/強誘電体材料は、上述のガラスエポキシプリ
ント基板上に形成することは非常に困難である。
【0007】現状では、高温プロセスに耐えられる基板
は、シリコン等の単結晶基板か、セラミック等の焼結基
板に限られている。セラミック焼結基板は、安価で実用
的であるが、上面に数μmオーダのボイドが存在するた
め、その上に直接薄膜コンデンサを形成するとリークパ
スの原因となり、不適当である。
【0008】本発明は、LSIを実装するための回路搭
載用基板であって、LSI接続用の電極近傍に、高温プ
ロセスを必要とする大容量の薄膜コンデンサが作り込ま
れた回路搭載用基板を提供することを目的とする。
【0009】
【課題を解決するための手段】上記問題を解決するた
め、本発明では以下のような基板が提供される。
【0010】すなわち、回路素子を搭載するための電極
を上面に備える基板と、前記基板の上面に配置された薄
膜コンデンサとを有し、前記薄膜コンデンサは、下部電
極層と、誘電体層と、上部電極層とを積層した構成であ
り、前記誘電体層は、結晶構造を有する誘電体材料から
なり、前記基板と薄膜コンデンサとの間には、樹脂層が
配置されていることを特徴とする基板である。
【0011】
【発明の実施の形態】本発明の一実施の形態について説
明する。
【0012】本実施の形態では、基板としてセラミック
焼結基板を用い、その上面に樹脂膜を形成することによ
り、セラミック焼結基板の上面のボイドによる凹凸を平
滑化するとともに、基板を保護する。これにより、基板
上面のボイドにより薄膜コンデンサにリーク電流が発生
するのを防止することができるため、基板としてセラミ
ック焼結基板を用いながら、基板上面に大容量薄膜コン
デンサを備える実装基板を製造することができる。な
お、樹脂膜の材料として、高/強誘電体材料を形成する
際の結晶化に必要な高温プロセスに耐える材料、例えば
ポリイミドを用いることにより、樹脂膜が熱損傷を受け
ることを防ぐことができる。
【0013】また、上記樹脂層を形成した場合、以下の
ような2つの問題が生じる場合がある。一つは、樹脂膜
が、無機材料に比べてヤング率が小さいため軟らかく、
特に高温下では軟らかさを増すため、高温プロセス時に
剛性に欠けるという問題である。もう一つは、樹脂膜
が、無機物と比較すると熱膨張係数が大きいため、高温
プロセス後の冷却の過程で、樹脂膜が、その上層の下部
電極層よりも収縮し、下部電極層にしわが発生するとい
う問題である。本実施の形態では、樹脂層と誘電体材料
膜との間の無機材料膜、すなわち下部電極層等を厚く形
成することにより、これら2つの問題を解決している。
【0014】以下、具体的に本実施の形態の実装用回路
基板10について、図1、図3および図4を用いて説明
する。本実施の形態の回路基板10は、セラミック多層
基板1と、その上に形成されたポリイミド絶縁層2およ
び薄膜コンデンサ19等により構成されている。セラミ
ック多層基板1は、図1のように、アルミナ等のセラミ
ックからなる4層のセラミック層11、13,15,1
7の層間にそれぞれ、導電体からなる信号層12、グラ
ウンド層14、電源層13を挟んだ構成である。基板1
は、上面のLSIチップ18を搭載すべき位置に、電極
22,23,24を有している。電極22は、ビア25
によって信号層12と接続された信号用電極である。電
極23は、ビア26によってグラウンド層14と接続さ
れたグラウンド用電極である。電極24は、ビア27に
よって電源層16と接続された電源用電極である。
【0015】また、基板1上面のLSIチップ18を搭
載すべき領域には、絶縁層2,32が配置されている
(図3)。絶縁層2,32は、電極22,23,24の
位置に貫通孔を有する。絶縁層2,32の貫通孔の内壁
には、導電体材料からなる接続パッド層33,34,3
5がそれぞれ配置されており、接続パッド層33,3
4,35は電極22,23,24とそれぞれ接触してい
る。グラウンド用電極23と電源用電極24との間に
は、薄膜コンデンサ19が、絶縁層2、32の層間に挟
まれるように配置されている。薄膜コンデンサ19は、
接続パッド層34,35を介してグラウンド電極14、
電源電極24と電気的に接続している。接続パッド2
2,23,24の上には、はんだバンプ39を介してL
SIチップ18が搭載されている。
【0016】また、基板1の上面には、チップ受動部品
21を搭載すべき位置に電極43,44が形成されてい
る。電極43,44には、チップ受動部品21がはんだ
層(不図示)により接続されている。チップ受動部品2
1は、本実施の形態では、コンデンサ、抵抗、インダク
タンスを含み、電源の安定化を図るために、電源層16
とグラウンド層14とに電気的に接続されている。ま
た、基板1の上面には、電極41,42と抵抗層45と
を含む薄膜抵抗20が直接形成されている。薄膜抵抗2
0は、一方の電極42が電源層16に接続され、他方の
電極41は基板1上の別の素子(不図示)に接続されて
いる。
【0017】薄膜コンデンサ19の構成について、さら
に詳しく説明する。基板1の上には、ポリイミド膜から
なる厚さ5μmの絶縁層2が基板1の上面の凹凸を平坦
化するために配置されている。薄膜コンデンサ19は、
下部電極層3、ペロブスカイト結晶構造のSrTiO3
からなる誘電体層4、Ptからなる上部電極層5を、ポ
リイミド絶縁層2の上に順に積層した構成である。下部
電極層3は、ポリイミド絶縁層2との密着層として作用
するTi層3aと、Pt層3bとの2層構造である。各
層の膜厚は、下部電極層3が約1μm(Ti層3aが5
nm、Pt層3bが1μm)、誘電体層が250nm、
上部電極層が100nmである。下部電極層3の端部
は、接続パッド34に直接接触しており、両者は配線を
用いることなく直接に導通している。なお、Ti層3a
は、ポリイミド絶縁層2と下部電極層3との密着性向上
を目的として配置されているが、下部電極層3の材質や
成膜方法によっては、Ti層3aを用いなくても密着性
を良好にできる場合もある。その場合は、下部電極層3
をPt層3bの1層のみの構成にすることができる。
【0018】上部電極層5の上には、SiO2等の無機
絶縁物からなる絶縁膜32が配置されている。絶縁膜3
2の上は、接続パッド35の一部がかぶせられており、
絶縁膜32に設けられた貫通孔を介して接続パッド35
と上部電極膜5とが直接接触しており、両者は配線を用
いることなく直接に導通している。接続パッド35のう
ち上部電極層5の上部部分は、SiO2等の無機絶縁物
からなる絶縁層36により覆われている。
【0019】つぎに、本実施の形態の実装基板の製造方
法について説明する。
【0020】まず、一般的によく知られたグリーンシー
ト積層法等によりグリーンシートを焼結することによ
り、電極22,23,24,41,42,43,44を
備えたセラミック多層基板1を製造する。つぎに、基板
1上面にポリイミド前駆体をスピンコート法を用いて塗
膜した後、窒素雰囲気中で、140℃で60分間、20
0℃で60分間、さらに350℃で60分間の熱硬化処
理を行い、ポリイミド絶縁層2を得る。これにより、セ
ラミック多層基板1の上面の微小なボイド等による凹凸
が平滑化される。形成したポリイミド絶縁層2をフォト
リソグラフィ等でパターニングし、貫通孔を電極22,
23,24の位置に形成すると共に、LSIを搭載する
領域以外のポリイミド絶縁層2を取り除く。
【0021】つぎに、硬化処理後のポリイミド絶縁層2
をプラズマ中でアッシャ処理する。このアッシャ処理
は、ポリイミド絶縁層2と下部電極層3との密着性を向
上させることを目的として行うものであるが、アッシャ
処理をしなくても成膜条件等により十分な密着性が得ら
れる場合には省略してもかまわない。
【0022】つぎに、ポリイミド絶縁層2上にスパッタ
法により、Ti層3aを形成する。成膜時の基板1の温
度は、200℃に設定する。さらにRFスパッタ法を用
い、Pt層3bを形成する。このときも、成膜時の基板
1の温度は200℃に設定する。続けて、誘電体層4と
してSrTiO3膜をRFスパッタ法で形成する。成膜
時の基板温度は200℃とし、成膜時はスパッタ装置内
に酸素とアルゴンを導入し、全圧を1Pa、酸素分圧を
0.3Paとした。このように、基板1を高温200℃
に加熱してSrTiO3膜を成膜することにより、Sr
TiO3膜は、結晶化したペロブスカイト結晶構造とな
る。その後、上部電極層5として、下部電極層3のPt
層3bと同様の条件でPtを100nm形成する。さら
に、フォトリソグラフィ等の加工技術により、Ti層3
a、Pt層3b、誘電体層4、上部電極層5をそれぞれ
必要な形状にパターニングする。
【0023】その後、絶縁膜32としてSiO2等の無
機絶縁材料を、薄膜コンデンサ19およびポリイミド絶
縁膜2を覆うようにスパッタ等で成膜する。そして、絶
縁膜32に、下部電極層5に達する貫通孔と、電極2
2,23,24に達する貫通孔をフォトリソグラフィ等
の加工技術により形成する。そして、その上に導電体材
料膜を形成し、これをパターニングすることにより、接
続パッド33,34,35を形成する。さらに、その上
にSiO2等の無機絶縁材料膜を形成し、これをパター
ニングすることにより、接続パッド36の上面の一部を
覆う絶縁層36を形成する。これにより、電源用接続パ
ッド35とグラウンド用接続パッド34との間に薄膜コ
ンデンサ19が配置された、LSI搭載用の接続パッド
33,34,35が形成できる。
【0024】また、電極41,42間には、抵抗層45
としてSiC等の抵抗体材料の膜を成膜およびパターニ
ングし、薄膜抵抗20を形成する。
【0025】上記工程により、薄膜コンデンサ19を基
板1上面に直接備えた実装基板が製造できる。よって、
実装基板の接続パッド33,34,35上に、はんだバ
ンプ37,38,39を用いてLSIチップ18の電極
パッドを接続することにより、LSIチップ18を回路
基板10に実装することができる。また、回路基板10
の電極43,44には、はんだリフロー法等によりチッ
プ受動部品21を実装する。
【0026】このように、本実施の形態の回路基板10
は、セラミック多層基板1の上面にポリイミド絶縁層2
を配置して、基板1の上面を平坦化しているため、セラ
ミック多層基板1の上に薄膜コンデンサ19を形成して
も、薄膜コンデンサ19の上下電極層3、5間にリーク
電流が生じるのを防止することができる。よって、本実
施の形態の構成では、上面に凹凸のあるセラミック多層
基板1上に薄膜コンデンサ19を作り込むことができ
る。また、薄膜コンデンサ19をグラウンドおよび電源
用接続パッド34,35に直接接続した構成にすること
ができる。したがって、薄膜コンデンサ19をLSIチ
ップ18の極近傍に配置することができ、薄膜コンデン
サ19とLSIチップ18との間に配線を配置する必要
がない。これにより、薄膜コンデンサ19を、LSIチ
ップ18のバイパスコンデンサとして、十分に能力を発
揮させることができる。
【0027】また、本実施の形態の回路基板10では、
薄膜コンデンサ19を、基板1の上面であってLSIチ
ップ18を搭載する領域内に配置できるため、バイパス
コンデンサを配置するための領域を、LSIチップ18
の搭載領域とは別に確保する必要がない。よって、基板
10の実装効率を向上させることができる。
【0028】また、本実施の形態では、基板1と絶縁層
2の材質として、200℃の高温プロセスに耐えるセラ
ミックとポリイミドを選択しているため、ペロブスカイ
ト結晶構造をもつ誘電率の高い誘電体材料により高容量
の薄膜コンデンサ19を作成することができる。よっ
て、高容量の薄膜コンデンサ19をバイパスコンデンサ
として用いることにより、LSIチップ18が特に高速
動作のLSIである場合に、不要電磁輻射、および、同
時切り替えスイッチングノイズによる誤動作を抑制する
上で非常に有効である。したがって、本実施の形態の回
路基板10にLSI素子を実装して、電子回路装置に搭
載することにより、高速動作のLSIを用いる電子回路
装置でありながら、不要電磁輻射および同時切り替えス
イッチングノイズによる誤動作の少なくすることができ
る。
【0029】また、本実施の形態では、上部電極層5の
厚さを200nmとしているのに対し、下部電極層3の
厚さを約1μmと非常に厚く形成している。その理由の
一つは、ポリイミド絶縁層2が、誘電体層4の成膜する
際の200℃の高温プロセス時に軟らかくなり剛性に欠
けるのを補うためである。下部電極層3を厚く形成して
おくことにより、ポリイミド絶縁層2が軟らかくなって
も、下部電極層3の剛性により成膜面(下部電極層3の
上面)を一様な平面に保つことができるため、誘電体層
4をしっかりと支持してペロブスカイト結晶構造の誘電
体層4を成膜することができる。また、下部電極層3の
厚さを厚くしているもう一つの理由は、ポリイミド絶縁
層2が、下部電極層3および誘電体層4の成膜時の高温
プロセスで膨張し、冷却時に収縮することにより、下部
電極層3にしわが発生してしまうのを防ぐためである。
下部電極層3を厚くしておくことにより、ポリイミド絶
縁層2が収縮しても、下部電極層3の上面を平面に保つ
ことができ、誘電体層4にしわの影響を与えないように
することができる。実際に、誘電体層4の形成後の誘電
体層4の上面の表面形状を表面形状測定装置に測定した
ところ、本実施の形態の薄膜コンデンサ19の誘電体層
4は、図6のように表面の凹凸が最大でも20nm程度
である。これに対し、比較例として、下部電極層3の厚
さを上部電極層4と同じ200nmに変更し、他の構成
および成膜条件は同じにして誘電体層4を形成し、同様
に上面の表面形状を測定したところ、図7のように40
0〜600nmもの凹凸が発生した。これは、比較例で
は、ポリイミド絶縁層2の収縮により、下部電極層3の
上面にしわが生じたためであると思われる。このよう
に、本実施の形態の薄膜コンデンサ19では、下部電極
層3の厚さを厚くすることにより、誘電体層4の表面形
状を平坦に維持できることが確認できた。よって、本実
施の形態の薄膜コンデンサ19では、下部電極層3の厚
さを厚くすることにより、ポリイミドの絶縁体層2を用
いながらも、ペロブスカイト結晶構造の誘電体層4を一
様に形成できるため、性能の高い薄膜コンデンサを得る
ことができる。
【0030】なお、上述の実施の形態では、下部電極層
3として、5nm厚のTi層3aと、1μm厚のPt層
3bとを配置しているが、下部電極層3を500nm厚
のCr層と、500nm厚のPt層とを積層した2層構
成にすることができる。Cr層とPt層はスパッタ法に
より成膜できる。この場合も、これらの上に誘電体層4
を形成したところ、誘電体層4の上面に凹凸の発生は見
られなかった。また、下部電極層3を、Pt、Ru、I
rのうちの少なくとも一つを含む材料から構成すること
もできる。
【0031】また、上述の実施の形態では、下部電極層
3の厚さを約1μmに設定しているが、下部電極層3は
この厚さに限定されるものではない。下部電極層3が2
00nmよりも厚ければ、誘電体層4の凹凸発生を抑制
する効果が得られる。
【0032】なお、上述の実施の形態の実装基板1で
は、ポリイミド絶縁層2およびSiO 2絶縁層32を、
LSIチップ18が搭載される領域のみに形成している
が、基板1の全体に形成することもできる。この場合、
電極41,42,43,44の上部には、絶縁層2,3
2に貫通孔を設け、電極を露出させるようにする。
【0033】また、上記実施の形態では、絶縁層32、
36を無機材料のSiO2により形成しているが、Si
2以外の無機絶縁材料や、ポリイミド絶縁層2と同じ
ポリイミドや、他の種類の樹脂により構成することもで
きる。絶縁層32は、高温プロセスが必須な誘電体層4
よりも後に形成されるため、高温プロセスに耐えうる材
料ではない材料を用いることができる。
【0034】また、上述の実施の形態の回路基板10に
おいて、誘電体層4の材料は、上記材料に限定されるも
のではない。本実施の形態の回路基板1の構成は、高温
プロセスが必要な誘電体材料を用いる場合に有効であ
り、例えばBST((Ba,Sr)TiO3)や、PZ
T(Pb(Zr,Ti)O3)PMN(Pb(Mg,N
b)O3)、BaTiO3等の結晶構造を有する誘電体材
料を用いることができる。
【0035】また、上記実施の形態では、回路基板の例
を示したが、回路基板に限らず、薄膜コンデンサ19を
搭載することが望まれる構成であれば、本実施の形態の
薄膜コンデンサ19の構成を用いることができる。
【0036】具体的には、図2のようなチップキャリア
の上面に薄膜コンデンサ19を配置する構成にすること
ができる。図2のチップキャリアは、LSIチップ20
3の電極パッドの間隔が、実装基板の電極の間隔よりも
狭い場合に、LSIチップ203と実装基板との間に配
置されて両者の電気的接続をとるための基板である。し
たがってチップキャリアの基板202には、上面側にL
SIチップ203と接続されるための複数の電極206
が配置され、裏面側に実装基板の電極と接続されるため
の複数の電極205が配置されている。裏面側の電極2
05の間隔は、上面側の電極206の間隔よりも広く、
電極205と電極206との間には両者を接続する配線
201が設けられている。このような基板202の上面
に、上述の実装基板1と同様に絶縁膜2を配置し、電源
用とグラウンド用の電極206の間に薄膜コンデンサ1
9を挿入する図3の構成を適用することにより、LSI
チップ203の極近傍に薄膜コンデンサ19からなるバ
イパスコンデンサを配置することができる。
【0037】また、LSIチップ自体に薄膜コンデンサ
19を搭載したオンチップコンデンサの構成にすること
もできる。具体的には、シリコン単結晶基板に集積回路
の作り込んだ後で、集積回路の上に表面保護層を兼ねて
ポリイミド絶縁層2を形成し、その上に薄膜コンデンサ
19を形成する。薄膜コンデンサ10は、集積回路内の
電源配線とグラウンド配線とに接続する。その後、LS
Iチップをパッケージングして、オンチップコンデンサ
の半導体素子とする。このような構成にすることによ
り、LSIチップ自体に結晶構造の誘電体を用いる大容
量薄膜コンデンサを搭載することが可能になる。また、
薄膜コンデンサは、集積回路の上に積層されるため、シ
リコン単結晶基板上で集積回路が占める面積を犠牲にす
ることがない。よって、不要電磁輻射ならびに、同時切
り替えスイッチングノイズによる誤動作の問題を半導体
素子内で解決することができ、しかも、高集積密度な半
導体素子を提供できる。
【0038】
【発明の効果】上述してきたように、本発明によれば、
LSIを搭載するための回路基板であって、LSI接続
用の電極近傍に、高温プロセスを必要とする大容量の薄
膜コンデンサが作り込まれた回路基板を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の実装基板の全体構造を
示す断面図。
【図2】本発明の別の実施の形態のチップキャリアの構
成を示す断面図。
【図3】図1の実装基板のA部を拡大した拡大断面図。
【図4】図4の実装基板の薄膜コンデンサ19の部分を
さらに拡大した拡大断面図。
【図5】図4の実装基板の薄膜コンデンサ19の層構成
を示す断面図。
【図6】図5の薄膜コンデンサ19の誘電体層4の上面
の表面形状を示すグラフ。
【図7】比較例の薄膜コンデンサの誘電体層の上面の表
面形状を示すグラフ。
【符号の説明】
1・・・実装基板、2・・・ポリイミド絶縁層、3・・
・下部電極層、3a・・・Ti層、3b・・・Pt層、
4・・・誘電体層、5・・・上部電極層、11,13,
15,17・・・セラミック層、12・・・信号層、1
4・・・グラウンド層、16・・・電源層、20・・・
薄膜抵抗、21・・・チップ受動部品、22、23,2
4・・・電極、25,26,27・・・ビア、32・・
・無機絶縁層、33,34,35・・・接続パッド、3
6・・・絶縁層、37、38,39・・・はんだバン
プ、41,42,43,44・・・電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 H05K 3/46 Q 25/00 H01L 23/12 C H05K 1/16 H01G 4/06 102 3/46 H01L 23/12 B (72)発明者 尾形 潔 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 成塚 康則 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 山崎 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 西亀 正志 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Fターム(参考) 4E351 AA07 BB03 BB24 DD42 GG04 5E001 AA01 AB03 AB06 AC04 AC10 AE01 AE03 AG00 AH01 AH03 AH08 AJ01 AJ02 AJ04 5E082 AB03 DD02 DD11 EE05 EE23 EE37 FF05 FG03 FG26 FG42 FG54 HH43 LL15 MM09 MM24 5E346 AA04 AA12 AA13 AA15 AA23 AA26 AA36 AA43 BB02 BB03 BB04 BB07 BB20 CC08 CC10 CC21 DD03 DD07 EE24 EE30 FF45 GG03 GG10 HH01 HH11

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】回路素子を搭載するための電極を上面に備
    える基板と、前記基板の上面に配置された薄膜コンデン
    サとを有し、 前記薄膜コンデンサは、下部電極層と、誘電体層と、上
    部電極層とを積層した構成であり、前記誘電体層は、結
    晶構造を有する誘電体材料からなり、 前記基板と薄膜コンデンサとの間には、樹脂層が配置さ
    れていることを特徴とする回路搭載用基板。
  2. 【請求項2】請求項1に記載の回路搭載用基板におい
    て、前記誘電体材料の前記結晶構造は、ペロブスカイト
    結晶構造であることを特徴とする回路搭載用基板。
  3. 【請求項3】請求項1または2に記載の回路搭載用基板
    において、前記樹脂層を構成する樹脂は、耐熱温度が、
    前記誘電体材料の結晶化温度よりも高いことを特徴とす
    る回路搭載用基板。
  4. 【請求項4】請求項1、2または3に記載の回路搭載用
    基板において、前記下部電極層は、層厚が200nmよ
    りも厚いことを特徴とする回路搭載用基板。
  5. 【請求項5】請求項1に記載の回路搭載用基板におい
    て、前記基板は、複数の絶縁体層と、該絶縁体層の層間
    にそれぞれ挟まれた配線層、電源層、グラウンド層とを
    有し、 前記電極には、前記電源層に接続された電源用電極と、
    前記グラウンド層に接続されたグラウンド用電極とが含
    まれ、 前記薄膜コンデンサは、前記基板表面または内部であっ
    て、前記電源用電極と前記グラウンド用電極との間に配
    置されていることを特徴とする回路搭載用基板。
  6. 【請求項6】請求項5に記載の回路搭載用基板におい
    て、前記薄膜コンデンサの上部電極層および下部電極層
    のうち、一方は前記電源用電極と、他方は前記グラウン
    ド用電極と直接接触していることを特徴とする回路搭載
    用基板。
  7. 【請求項7】請求項1に記載の回路搭載用基板におい
    て、前記基板は、セラミック基板であることを特徴とす
    る回路搭載用基板。
  8. 【請求項8】実装基板を搭載した電子回路装置であっ
    て、 前記実装基板は、基板と、前記基板上に実装された回路
    素子とを有し、 前記基板は、前記回路素子を搭載するための電極を上面
    に備える基板と、前記基板の上面に配置された薄膜コン
    デンサとを含み、 前記薄膜コンデンサは、下部電極層と、誘電体層と、上
    部電極層とを積層した構成であり、前記誘電体層は、結
    晶構造を有する誘電体材料からなり、 前記基板と薄膜コンデンサとの間には、樹脂層が配置さ
    れていることを特徴とする電子回路装置。
  9. 【請求項9】請求項8に記載の電子回路装置において、
    前記薄膜コンデンサは、前記基板の上面の、前記回路素
    子が搭載されている領域に配置されていることを特徴と
    する電子回路装置。
  10. 【請求項10】基板と、該基板上に積層された下部電極
    層と、誘電体層と、上部電極層とを有し、 前記誘電体層は、結晶構造を有する誘電体材料からな
    り、 前記基板と前記下部電極層との間には、樹脂層が配置さ
    れていることを特徴とする薄膜コンデンサ。
  11. 【請求項11】半導体基板と、前記基板上に形成された
    回路と、前記回路上に搭載された薄膜コンデンサとを有
    し、 前記薄膜コンデンサは、下部電極層と誘電体層と上部電
    極層とを積層した構成であり、前記誘電体層は、結晶構
    造を有する誘電体材料からなり、 前記回路と前記薄膜コンデンサとの間には、樹脂層が配
    置されていることを特徴とする半導体素子。
JP2000030581A 2000-02-08 2000-02-08 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ Pending JP2001223301A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000030581A JP2001223301A (ja) 2000-02-08 2000-02-08 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000030581A JP2001223301A (ja) 2000-02-08 2000-02-08 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ

Publications (1)

Publication Number Publication Date
JP2001223301A true JP2001223301A (ja) 2001-08-17

Family

ID=18555572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000030581A Pending JP2001223301A (ja) 2000-02-08 2000-02-08 薄膜コンデンサが作り込まれた回路搭載用基板、電子回路装置、および、薄膜コンデンサ

Country Status (1)

Country Link
JP (1) JP2001223301A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造
WO2005053026A1 (en) * 2003-11-28 2005-06-09 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
WO2007032193A1 (ja) * 2005-08-24 2007-03-22 Tokyo Electron Limited ABOx型ペロブスカイト結晶構造を有する誘電体膜の形成方法及び形成システム
EP1777745A2 (en) * 2005-10-21 2007-04-25 E.I.Du Pont de Nemours and Company Power core device including a capacitor and method of making thereof
JP2007149910A (ja) * 2005-11-28 2007-06-14 Tdk Corp 電子部品
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
JP2008060342A (ja) * 2006-08-31 2008-03-13 Fujitsu Ltd 電子部品モジュールおよび電子部品モジュール製造方法
JP2008258312A (ja) * 2007-04-03 2008-10-23 Elpida Memory Inc 半導体装置及びその配線部品
JP2009524259A (ja) * 2006-03-27 2009-06-25 インテル コーポレイション 集積回路薄膜キャパシタの低温成長及び超高速アニーリング
JP2012084905A (ja) * 2003-12-23 2012-04-26 Intel Corp 薄膜キャパシタ構造を備える集積回路パッケージ基板
JP2013051450A (ja) * 2012-12-11 2013-03-14 Hitachi Ltd 半導体装置及びその配線部品
US10320356B2 (en) 2015-10-16 2019-06-11 Murata Manufacturing Co., Ltd. LC composite electronic component, and mounting structure for LC composite electronic component

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057272B2 (en) 2002-06-26 2006-06-06 Fujitsu Limited Power supply connection structure to a semiconductor device
WO2004004000A1 (ja) * 2002-06-26 2004-01-08 Fujitsu Limited 半導体装置への電源接続構造
US7314780B2 (en) 2002-08-27 2008-01-01 Shinko Electric Industries Co., Ltd. Semiconductor package, method of production of same, and semiconductor device
US7224040B2 (en) 2003-11-28 2007-05-29 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate
WO2005053026A1 (en) * 2003-11-28 2005-06-09 Gennum Corporation Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP2012084905A (ja) * 2003-12-23 2012-04-26 Intel Corp 薄膜キャパシタ構造を備える集積回路パッケージ基板
WO2007032193A1 (ja) * 2005-08-24 2007-03-22 Tokyo Electron Limited ABOx型ペロブスカイト結晶構造を有する誘電体膜の形成方法及び形成システム
EP1777745A2 (en) * 2005-10-21 2007-04-25 E.I.Du Pont de Nemours and Company Power core device including a capacitor and method of making thereof
EP1777745A3 (en) * 2005-10-21 2010-05-05 E.I. Du Pont De Nemours And Company Power core device including a capacitor and method of making thereof
JP4682821B2 (ja) * 2005-11-28 2011-05-11 Tdk株式会社 電子部品
JP2007149910A (ja) * 2005-11-28 2007-06-14 Tdk Corp 電子部品
JP2009524259A (ja) * 2006-03-27 2009-06-25 インテル コーポレイション 集積回路薄膜キャパシタの低温成長及び超高速アニーリング
JP2008060342A (ja) * 2006-08-31 2008-03-13 Fujitsu Ltd 電子部品モジュールおよび電子部品モジュール製造方法
JP4722795B2 (ja) * 2006-08-31 2011-07-13 太陽誘電株式会社 配線基板および電子部品モジュール
JP2008258312A (ja) * 2007-04-03 2008-10-23 Elpida Memory Inc 半導体装置及びその配線部品
JP2013051450A (ja) * 2012-12-11 2013-03-14 Hitachi Ltd 半導体装置及びその配線部品
US10320356B2 (en) 2015-10-16 2019-06-11 Murata Manufacturing Co., Ltd. LC composite electronic component, and mounting structure for LC composite electronic component

Similar Documents

Publication Publication Date Title
US6323096B1 (en) Method for fabricating a flexible interconnect film with resistor and capacitor layers
US7298050B2 (en) Semiconductor device, method of manufacturing the same, capacitor structure, and method of manufacturing the same
KR100273826B1 (ko) 하이브리드 집적 회로 부재 제조 방법 및 하이브리드 집적 회로 컴포넌트
JP3966208B2 (ja) 薄膜キャパシタおよびその製造方法
US6873038B2 (en) Capacitor and semiconductor device and method for fabricating the semiconductor device
JP3207430B2 (ja) コンデンサ構造およびその製造方法
JP4166013B2 (ja) 薄膜キャパシタ製造方法
JP3998984B2 (ja) 回路基板及びその製造方法
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
US6184477B1 (en) Multi-layer circuit substrate having orthogonal grid ground and power planes
JP4324615B2 (ja) プリント回路埋め込みコンデンサ
KR100680107B1 (ko) 세라믹 상의 박막 축전기
JP5159776B2 (ja) キャパシタ,共振器、フィルタ装置,通信装置、並びに電気回路
JP4202641B2 (ja) 回路基板及びその製造方法
JP5003082B2 (ja) インターポーザ及びその製造方法
US9424993B2 (en) Systems and methods for a thin film capacitor having a composite high-K thin film stack
EP0070380B1 (en) Discrete thin film capacitor
US7832069B2 (en) Capacitor device and method of manufacturing the same
US7733626B2 (en) Passive device structure
US20030080400A1 (en) Semiconductor system-in-package
JP4431747B2 (ja) 半導体装置の製造方法
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US6849166B2 (en) Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same
US20050130368A1 (en) Capacitor and manufacturing method thereof, semiconductor device and substrate for a semiconductor device
US7161793B2 (en) Layer capacitor element and production process as well as electronic device