JPS60128625A - 半導体素子搭載用基板 - Google Patents

半導体素子搭載用基板

Info

Publication number
JPS60128625A
JPS60128625A JP23760383A JP23760383A JPS60128625A JP S60128625 A JPS60128625 A JP S60128625A JP 23760383 A JP23760383 A JP 23760383A JP 23760383 A JP23760383 A JP 23760383A JP S60128625 A JPS60128625 A JP S60128625A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
diamond
mounting
thermal expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23760383A
Other languages
English (en)
Inventor
Nobuo Ogasa
小笠　伸夫
Akira Doi
陽 土居
Akira Otsuka
昭 大塚
Naoharu Fujimori
直治 藤森
Takeshi Yoshioka
剛 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP23760383A priority Critical patent/JPS60128625A/ja
Publication of JPS60128625A publication Critical patent/JPS60128625A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分野 この発明はハイフリットＩＣ用基板やＩＣ用マザーボー
ドなど、半導体素子を搭載する回路基板−に関するもの
であり、特に半導体素子に発生する熱を効率よく放熱し
得ると共に、基板材料の熱膨「（長係数を半導体素子の
それと近似させることを可能にし、かつ高周波領域で使
用可能な半導体素子の搭載を＋ｉ丁能とする半導体素子
搭載用の基板に関するものである。
（ロ）　従来技術とその問題点 工しトロニクス産業のめざましい発展に伴い半４″ｉ、
体素子の大型化や素子で発生する熱に対する対策が大き
な問題となり、これらの二つの要求を両立せしめる半導
体素子搭載用基板の開発が行なわれている。
こうした中で、従来広く用いられていたアルミナ基板に
かわり、ＡＩ！基板の表面をアルマイト化したもの、ホ
ーロー塗付Ｆ’　ｅ　板、アルミナ基板とＣｕ、Ｍｏ　
等の高熱伝導性金属を複合化した材料等が考案されてき
た。
」上記の材料のうぢ、アルマイト基板は、耐熱性か不十
分なことやベースメタルであるＡ　ｚ　ノ熱膨張係数か
大きく、大型米子の搭載や回路そのものの大型化が困難
である。
また、ホーロー塗付Ｆｅ　板は、放熱性、熱膨張特性の
両面の中途半端であるはかりでなく、絶縁層としてのホ
ーロ一層が数１０μηＬの厚さとならさるを得ないこと
から、熱抵抗が大きくなる等の欠点を有している。
また、アルミナと金属との複合基板は、本質的に熱伝導
度の小さい′ｒアルミナ厚みを０．１　ｐｍ以下にする
ことは困難であり、十分満足できる基板は得られなかっ
た。
一方、このような欠点を克服するセラミック基板として
ＢｅＯやＢｅ０含有ＳｉＣが実用化または開発されてい
るが、いずれも有毒なｌ３ｅＯを用いることから、今後
工業的利用には大きな制約を受けざるを得す、コスト的
にも高価となる。またセラミック基板そのものの反りを
はじめとする方法精度の高精度化が困難であり、今後ま
すます増大するであろうと思われる大型基板の製造は極
めて困難である。
以」−のごとき欠点を克服する方法としてＷ、Ｍｏ。
ＣｕＷ合金、　ＣｕＭｏ合金、その他Ｃｕ　とＭＯまた
はＦｅＮｉ系合金等との複合金属板などの高熱伝導性。
或いは低熱膨張金属の表面にＡｌ２Ｏ３等のセラミック
やガラス成分の材料を薄層肢位した材料が考案され有効
に用いられている。
しかしながら、このような材料も、半導体素子の高周波
化に伴い薄層セラミック層が、ベースメタルとセラミッ
ク層上に形成した導体回路との間でコンデンサ化し、そ
の電気特性に悪影響を及ぼす欠点が生じてくるようにな
った。これは、用いる薄膜セラミック層の誘電率が大き
いためであり、代表的なセラミックであるＡｌ２Ｏ３で
は１ＭＨｚで８．５〜１００もあり、熱抵抗を無視でき
る範囲である１　０　ｌｂｍ以下では、薄層セラミック
層上の導体回路に電位差が生じると、このセラミック層
を介してコンデンサの働きを呈し、高周波信号の伝播に
際し電流波形を乱し、回路基板としての役割を果し得な
いこととなる。この欠点を解消するには被覆セラミック
層のｐＰさを、２０〜３０μｍ　に形成することが必要
となる。
しかしながら、セラミック層を２０〜３０μｍ設けるこ
とは、コスト的に極めて高くなるのみならず、熱抵抗が
無視できなくなり、高熱放散性回路基板よしての特色を
失なうこととなる。
発明は、このような問題点を解決し、高周波半導体素子
の搭載が可能で、かつ熱伝導性良好な回路基板を提供す
ることを目的とするものである。
（ハ）　問題点を解決するための手段 この発明は、上記の目的を達成するために、金属基板に
電気絶縁層としてダイヤモンド、疑似ダイヤモンド状カ
ーボン膜またはこれらの混合物質を被覆した構成とした
ものである。
以下、添付図面を参照してこの発明の内容を具体的に説
明する。
図は、この発明の回路基板を用いた半導体装置であり、
１は金属基板、２はその表面に被覆された電気絶縁被覆
層、３は導電回路パターン、４は半導体素子、５はボン
ディングワイヤである。
−）上記の金属爪板１は、熱膨張係数が４．５〜９．０
Ｘ　１０−’ｃｍ／ｃｍ℃であり、かつ熱伝導性良好な
材料である次のａ　／’−Ｃ群から選択された一つの金
属材料または複合金属材料により形成される。
ａ、ＣｕＷ合金、　ＣｕＭｏ合金、　ＣｕＷＭｏ　合金
＋３．　’ｖＶ　、　Ｍｏ、コパール、４２アロイＣ，
Ｗ　、　Ｍｏ、コバールもしくは４２アロイと、Ｃｕ　
、ＡＡ＋もしくはＮｉ　との複合金属金属基板１を形成
する材料の熱膨張係数を上記のように選定したのは、搭
載半導体素子４の結晶の熱膨張係数（Ｓｉ：４０ｘｌＯ
ｃｍ／ｃｍ’Ｃ，ＧａＡｓ：６．７Ｘ１０　ｃｍ／ｃｍ
℃）と近似させ、熱膨張の不整合に起因する応力の影響
を小さくするためである。
また、ａ　−ｗ　ｃ君Ｔの材料を選定したのは、これら
の材料が」ニ述の熱膨張特性を有すると共に、金属基板
１の熱伝導度を可能な限り大きくし、半導体素子４に生
じる熱の放散性をよくするためである。
次に、−Ｆ記の電気絶縁被覆屑２は、誘電率が２．５以
上８以下のタイヤモンド、疑似ダイヤモンド状カーボン
またはこれらの混合物質を０．５〜２０μ・ｍの薄層に
形成したものであり、気相蒸着法により金属基板１に被
覆される。
気相蒸着法としては、ｌ）Ｖ　Ｉ）法またはＣＶＤ法が
好ましい。これら２つの方法は、それぞれ長所および短
所を有するが、基本的にはメタン等の炭化水素系ガスを
熱、磁界または高周波もしくは直流電界等により効果的
に分解せしめ、それを基板」二に堆積せしめる方法を採
用しており、その蒸着温度または磁界もしくは電界の出
力等の蒸着条件をコントロールすることにより、被覆層
２の組成をダイヤモンドから疑似ダイヤモンド状カーボ
ンまたはこれらの混合物（疑ダイヤモンド状カーボン膜
中に微細なダイヤモンド粒子が分散している形態）まで
、自由に蒸着することができる。
また、」ニ記被覆層２の誘電率を２．５以上８以下に選
定したのは次の理由による。
周知のとおり、被覆層の誘電率は被覆物質の組成によっ
て決定される。この発明における被覆層２の組成は、前
述のように蒸着条件を変化させることにより、その組成
をコントロールできることから、発明者らは該被覆層２
の誘電率を必要に応じてコントロールすることを考えて
いた。この点について、発明者らは詳細な実験を行なっ
た結果、暁くべきことに、該被覆層２の誘電率を２．５
〜８までコントロールしうることか判明した。天然ダイ
ヤモンドの誘電率は５．５であり、気相蒸着法により合
成した被覆層がこのような幅広い数値を有する理由は不
明である。
また、」ニ記被覆層２の厚さを０．５以上２０μｍ以下
としたのは次の理由による。すなわち、どのような組成
の膜を用いても０．５μｍ以下ではコンデンサとしての
容Ｉが大きくなってこの発明の効果を害する。また２０
μ７ｙ＋、以上になると、形成に時間を要するので経済
的でないのみならす、ダイヤモンドまたは疑似ダイヤモ
ンド状カーホン膜の特質として内部応力により剥離が発
生する等の問題があるからである。
次に、回路パターン３は材質的には、Ｃｕ、Ａ７？。
Ｎｉ　、Ａｇ　、Ａｕ　、Ａｇｌ’ｄ合金のうちのいず
れか、またはこれらの組合せから成り、またその形成方
法は薄膜法、厚膜法、転写法等いずれかの方法を用いる
ことかできる。これらの材質、形成方法は用途、コスト
等に応じ刀適宜選定される。
に）　実施例１ 金属基板として、熱膨張係数を６．５　Ｘ　１００−６
Ｃ／ｃｍ℃とするために、１５ｗＬ％Ｃｕ　を含有した
厚さ１、Ｏｍｍ　、　１００　ｍｍ四方のＣｔ＋Ｗ合金
板を、粉末焼結法で製造したのち、ダイヤモンド層を表
面に形成するためのプラズマ分解蒸着法を次の方法で実
旌した。
すなわち、真空容器内に該基板を設置し、赤外、線加熱
゛で４５０℃に加熱し、ＣＨ４ガスを３５ｃｃｙ’ｍｍ
て容器内に供給しつつ総ガス圧を５　Ｘ　１０　ｔｏｒ
ｒになるよう調整した。これに、１３．５６　ＭＩ−Ｉ
ｚの高周波を用いて容器内に設置した５ターンのコイル
でプラズマを発生せしめ、５ｈｒ　の蒸着を行なった。
蒸着後、この基板について反射電子線回折を行なったと
ころ、蒸着膜はアモルファスとクリスタルの画部分より
成ることが判明した。
次いで、上記膜の誘電率を測定した結果、４，８である
ことが判明した。さらに高周波領域での動作性能を調査
するため、基板上に所要の回路パターンに基つき製作し
たメタルマスクを用い、厚さ３μ渭りのＣｕ　回路パタ
ーンを、ＲＦ　イオンプレーテインクにより形成したの
ち、ワイヤーボンディングおよびタイボンディングの必
要な部分にＡｕを１１縛り被キｙず形成した。
上記の回路基板上に４個のＧａＡｓＦＥＴの素子を、Ａ
　ｕ　Ｓ　ｎ合金によりダイボンディングしたのち、Ａ
ｕ線によるワイヤーボンディングを行なうと共に、チッ
プコンデンサを搭載した。
このようにして製作したマルチチップＦ　ｌζ゛ｒは、
ｌ　Ｑ　ＧＨｚ以上の高周波領域で動作させることがで
き、その発熱量を合計２０Ｗとなるように制御して駆動
することができた。
（ホ）　実施例２ Ｓｉ　半導体素子を搭載するためのダイヤモンド薄膜を
被覆した半導体素子搭載用基板をプラズマＣＶＤ法で以
下のように製作した。
金属基板として熱膨張係数をＧａＡｓに近似させるため
に、１５　ｗｃ％Ｃｕ　を含有させたＣｕＷ合金（熱膨
張係数６．　ｓ　Ｘ　１０　ａｍ／ａｎ℃）を用いた。
被覆層を形成するためのプラズマＣＶＤに次の方法で実
施した。
すなわち、真空容器内に設置した上記基板を８００℃に
加熱しながら、ＣＨ４：Ｈ２＝１　：　５Ｑの混合ガス
を導入し、総圧を５１０１１に調整した。この真空容器
に外部から７ターンのコイルを巻き、１３．５６ＭＨｚ
の高周波によりプラズマを発生させた。なお、」ニ記容
器内にはプラズマ中のイオンを加速する目的で平行板を
設置し、１，２ＫＶ　の直流電圧を基板の乗る平板が陰
極となるように付加した。
こあ条件下て４．０１】ｒ　の蒸着を行なった結果基板
上には１．２μｍのダイヤモンド膜が均一に生成されて
いることかＳＥＭ観察およびラーマン分光分析により判
明した。
その後、スクリーン印刷によりオーバーグレーズ層と！
、た結晶化ガラス（デュポン製９４．２９　）を２５μ
ｍの厚さに印刷し、１５０℃で乾燥後、窒素ガス雰囲気
中で８５０℃にて焼成した。
さらに、同じくスクリーン印刷により回路を導体ペース
ト（Ａ、ｇ−Ｐｄ　系、デュポン製６１２０）を用いて
印刷し、１５０℃にて乾燥後８５０℃にて焼成した。
また、ワイヤホンディングおよびダイボンディングの必
要な部分にスクリーン印刷によりＡｕ　系導体ペースト
（デュポン製４０１９）を印刷し、１５０℃にて乾燥後
８５０℃にて焼成した。
グイボンディングをＡｕＳｉ合今により４１０℃にて行
なったのち、Ａｕ線によるワイヤボンディングを行なっ
た。半導体素子としてはチップサイズが２問四方、５　
ｍｍ四方、１０ｍ四方のＬＳＩを搭載し、同じく半導体
素子としてパワートランジスタ（チップサイズ５　ｍｍ
四方）を同様に１０個搭載した。
上記のように、この発明の基板に搭載したトランジスタ
はその発熱量を１個当り約１５ｗとなるように制御して
駆動することができた。また大型のシリコンＬＳＩを支
障なくこの基板」二に搭載することができた。
（へ）　効果 以上のように、この発明は、金属基板に被覆する電気絶
縁被覆層をダイヤモンド、疑似ダイヤモンド状カーボン
膜またはこれらの混合物質により形成したものであるか
ら、被覆層を充分薄く形成してもその誘電率を２．５〜
８の範囲にコントロールすることができる。したがって
、熱抵抗が低く、かつ高周波信号に対する影響の少ない
半導体素子搭載基板を得ることができる。
【図面の簡単な説明】
図面はこの発明の基板を使用した半導体装置の拡大断面
図である。 １・・・金属基板、２・・・電気絶縁被覆層、３・・・
回路パターン、４・・・半導体素子、５・・・ボンディ
ングワイヤ。 特許出！１１人　住友′眠気工業林式会社同　代理人　
鎌　１）文　二

Claims (5)

    【特許請求の範囲】
  1. （１）金属基板に電気絶縁層を介して半導体素子を搭載
    するようにした半導体素子搭載用基板において、上記電
    気絶縁層をダイヤモンド、疑似ダイヤモンド状カーボン
    膜またはこれらの混合物質で形成したことを特徴とする
    半導体素子搭載用基板。
  2. （２）金属基板の熱膨張係数が４．５〜９．０　Ｘ　１
    ０−ｃｍ／ｃｍ℃であることを特徴とする特許請求の範
    囲第１項に記載の判導体素子搭載用基板。
  3. （３）金属基板が、次のａ−ｃ群から選択されたいずれ
    か一つの飼料から成ることを特徴とする特許請求の範囲
    第１項に記載の半導体素子搭載用基板。 ａ、ＣｕＷ合金、ＣｕＭｏ合金、　ＣｕＷＭｏ合金す、
    Ｗ、Ｍｏ、コバール、４２アロイ ｃ、Ｗ、Ｍｏ、コバールもしくは４２アロイと、Ｃｕ　
    、ＡｌもしくはＮｉ　との複合金属。
  4. （４）電気絶縁層を気相蒸着法により０，５μｍ以」ニ
    ２０μ筑以下の厚さに被覆し、その誘電率を２．５以上
    ８以下としたことを特徴とする特許請求の範囲第１項に
    記載の半導体素子搭載用基板。
  5. （５）搭載する半導体素子がＳｉ　またはＧａＡｓであ
    ることを特徴とする特許請求の範囲第１項に記載の半導
    体素子搭載用基板っ
JP23760383A 1983-12-15 1983-12-15 半導体素子搭載用基板 Pending JPS60128625A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23760383A JPS60128625A (ja) 1983-12-15 1983-12-15 半導体素子搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23760383A JPS60128625A (ja) 1983-12-15 1983-12-15 半導体素子搭載用基板

Publications (1)

Publication Number Publication Date
JPS60128625A true JPS60128625A (ja) 1985-07-09

Family

ID=17017765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23760383A Pending JPS60128625A (ja) 1983-12-15 1983-12-15 半導体素子搭載用基板

Country Status (1)

Country Link
JP (1) JPS60128625A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19542943C2 (de) * 1995-11-17 2001-03-08 Daimler Chrysler Ag Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
EP1542280A1 (en) * 2002-07-17 2005-06-15 Sumitomo Electric Industries, Ltd. Member for semiconductor device
JP2007165507A (ja) * 2005-12-13 2007-06-28 Fujikura Ltd 発光素子実装用基板およびその製造方法、並びに、発光素子モジュール、表示装置、照明装置、交通信号機
US7470982B2 (en) 2004-03-24 2008-12-30 A.L.M.T. Corp. Substrate for semiconductor device and semiconductor device
US8110846B2 (en) 2007-05-31 2012-02-07 Chien-Min Sung Diamond semiconductor devices and associated methods
US8236594B2 (en) 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8395318B2 (en) 2007-02-14 2013-03-12 Ritedia Corporation Diamond insulated circuits and associated methods
US8987769B2 (en) 2007-08-22 2015-03-24 Photonstar Led Limited High thermal performance packaging for optoelectronics devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815241A (ja) * 1981-07-20 1983-01-28 Sumitomo Electric Ind Ltd 半導体装置用基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815241A (ja) * 1981-07-20 1983-01-28 Sumitomo Electric Ind Ltd 半導体装置用基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19542943C2 (de) * 1995-11-17 2001-03-08 Daimler Chrysler Ag Verfahren zur Herstellung eines mikroelektronischen Bauteils mit einer mehrlagigen Komposit-Struktur
EP1542280A1 (en) * 2002-07-17 2005-06-15 Sumitomo Electric Industries, Ltd. Member for semiconductor device
EP1542280A4 (en) * 2002-07-17 2011-02-02 Sumitomo Electric Industries SEMICONDUCTOR DEVICE ELEMENT
US7470982B2 (en) 2004-03-24 2008-12-30 A.L.M.T. Corp. Substrate for semiconductor device and semiconductor device
JP2007165507A (ja) * 2005-12-13 2007-06-28 Fujikura Ltd 発光素子実装用基板およびその製造方法、並びに、発光素子モジュール、表示装置、照明装置、交通信号機
US8236594B2 (en) 2006-10-20 2012-08-07 Chien-Min Sung Semiconductor-on-diamond devices and associated methods
US8395318B2 (en) 2007-02-14 2013-03-12 Ritedia Corporation Diamond insulated circuits and associated methods
US8110846B2 (en) 2007-05-31 2012-02-07 Chien-Min Sung Diamond semiconductor devices and associated methods
US8987769B2 (en) 2007-08-22 2015-03-24 Photonstar Led Limited High thermal performance packaging for optoelectronics devices

Similar Documents

Publication Publication Date Title
US4565741A (en) Boron nitride film and process for preparing same
JPS5815241A (ja) 半導体装置用基板
JPS60128625A (ja) 半導体素子搭載用基板
EP0282285B1 (en) A method of metallization for a nitride ceramic member
EP0113088B1 (en) Substrate for mounting semiconductor element
JP2004047863A (ja) 放熱回路基板とその作製方法
JPH0624221B2 (ja) 高熱伝導性絶縁基板およびその製法
US5250327A (en) Composite substrate and process for producing the same
JPH0447978B2 (ja)
JPH043120B2 (ja)
JPH07283499A (ja) 電子部品用複合基板
JPS58103156A (ja) 半導体素子塔載用基板
JPS59184586A (ja) 半導体素子搭載用回路基板
JPS6224647A (ja) 半導体素子搭載用基板
JPS61111598A (ja) ガラスセラミツクス多層基板の製造方法
JPH0760869B2 (ja) 高熱伝導性絶縁基板
JP2960644B2 (ja) 表面処理された窒化アルミニウム基材
JPS62122152A (ja) 半導体装置用基板の製造方法
JPS62219693A (ja) 薄膜多層セラミツク回路基板
JPS60178655A (ja) リ−ドフレ−ム
JPS5848954A (ja) テ−プキヤリア型ｉｃ用基板
JPS59115544A (ja) 半導体素子搭載用基板
JPS62254450A (ja) 絶縁基体とその製造方法
JPH02283684A (ja) 窒化アルミニウム焼結体の製造方法
JPS61102744A (ja) 半導体装置用基板およびその製造法