JPS59115544A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPS59115544A JPS59115544A JP22523982A JP22523982A JPS59115544A JP S59115544 A JPS59115544 A JP S59115544A JP 22523982 A JP22523982 A JP 22523982A JP 22523982 A JP22523982 A JP 22523982A JP S59115544 A JPS59115544 A JP S59115544A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- base metal
- specified
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、集積回路装置の半導体素子搭載用基板に関す
るものであり、半導体素子に発生する熱を効率よく放熱
し得ると共に基板材料本来の特性である素子との熱膨張
係数が近似し、電気絶縁性を有する半導体素子塔載用基
板を提供するものである。
るものであり、半導体素子に発生する熱を効率よく放熱
し得ると共に基板材料本来の特性である素子との熱膨張
係数が近似し、電気絶縁性を有する半導体素子塔載用基
板を提供するものである。
集積回路のうち、高信頼性を必要とするものには、低融
点ガラス、セラミックパッケージや多層セラミックパッ
ケージなどのパッケージ法が従来から用いられている。
点ガラス、セラミックパッケージや多層セラミックパッ
ケージなどのパッケージ法が従来から用いられている。
この場合半導体素子はセラミック基板の上に接着の為の
メタルライジング層やメッキ層を介して塔載されるのが
一般的である。
メタルライジング層やメッキ層を介して塔載されるのが
一般的である。
この基板は、それ自体気密封止機能を果すパッケージ材
料の一部としての特性のみでなく、電気絶縁性や半導体
素子との熱膨張係数のミスマツチが小さいことなどの特
性が要求されている。このため従来はＡ１１ｗＯｓ、Ｂ
ｅＯ１２ＭｇＯ−５ｉ Ｏ２等の焼結セラミック材料が
広く用いられている。
料の一部としての特性のみでなく、電気絶縁性や半導体
素子との熱膨張係数のミスマツチが小さいことなどの特
性が要求されている。このため従来はＡ１１ｗＯｓ、Ｂ
ｅＯ１２ＭｇＯ−５ｉ Ｏ２等の焼結セラミック材料が
広く用いられている。
しかし乍ら、近年集積回路素子の高密度化及び大型化が
進行し、これにより半導体素子からの発熱量の増大を招
！、基板材料に対する放熱性の要求がますます大きくな
りつつある。この為、レジンモールドタイプのＩＣに用
いられるリードフレームにはその素材がＮ１合金がらＣ
ｕ合金に変換されつつある。低融点ガラスセラミックパ
ッケージや多層セラミックパッケージの集積回路につい
ても同様に放熱性の要求が強いが、Ａ１２ｏ３や２Ｍｇ
０−５ｉ０２れは高価である上に毒性を有するという難
点がある。又量も多用されているＡ４゜ｏ３．はその成
型、焼結時に混入するＵより発生するα線による半導体
素子への照射効果によって起る集積回路の誤動作がこの
高性能、高信頼性化の要求の強まる中で、大きな問題に
なりつつある。
進行し、これにより半導体素子からの発熱量の増大を招
！、基板材料に対する放熱性の要求がますます大きくな
りつつある。この為、レジンモールドタイプのＩＣに用
いられるリードフレームにはその素材がＮ１合金がらＣ
ｕ合金に変換されつつある。低融点ガラスセラミックパ
ッケージや多層セラミックパッケージの集積回路につい
ても同様に放熱性の要求が強いが、Ａ１２ｏ３や２Ｍｇ
０−５ｉ０２れは高価である上に毒性を有するという難
点がある。又量も多用されているＡ４゜ｏ３．はその成
型、焼結時に混入するＵより発生するα線による半導体
素子への照射効果によって起る集積回路の誤動作がこの
高性能、高信頼性化の要求の強まる中で、大きな問題に
なりつつある。
本発明はか−る欠点を解消し、従来の七ラミック基板に
替る放熱性良好な半導体素子搭載用基板を提供せんとす
るものである。すなわち本発明はＣｕを５〜２０ｗ・Ｌ
：％含有し、熱膨張係数が４・、５〜７．５Ｘ １０
’ ａｎ／ｃｍ ・’Ｃ、熱伝導率が０．４ ｃａｌ；
７ｃｍ −ｓｅｃ ・°Ｃ以上のＷ合金から成るベー
スメタルの少なくとも表面の一部に電気絶縁性を有する
無機物質から成る０、１〜２０μｍの被覆層を有するこ
とを特徴とする半導体素子搭載用基板である。
替る放熱性良好な半導体素子搭載用基板を提供せんとす
るものである。すなわち本発明はＣｕを５〜２０ｗ・Ｌ
：％含有し、熱膨張係数が４・、５〜７．５Ｘ １０
’ ａｎ／ｃｍ ・’Ｃ、熱伝導率が０．４ ｃａｌ；
７ｃｍ −ｓｅｃ ・°Ｃ以上のＷ合金から成るベー
スメタルの少なくとも表面の一部に電気絶縁性を有する
無機物質から成る０、１〜２０μｍの被覆層を有するこ
とを特徴とする半導体素子搭載用基板である。
第１図は本発明の基板を用いて半導体素子を塔載した半
導体装置の断面図であり、■は素子の熱膨張係数に近似
した金属板であり、２はその表面に被覆された被覆層で
、両者で基板８を形成する。
導体装置の断面図であり、■は素子の熱膨張係数に近似
した金属板であり、２はその表面に被覆された被覆層で
、両者で基板８を形成する。
４はメタルライジング層、５はＡｕメッキ層で、これを
介して半導体素子６が塔載されている。
介して半導体素子６が塔載されている。
本発明においてベースメタルの熱膨張係数を４・、５〜
？、５Ｘ１０ と限定したのは搭載半導体素子である
Ｓ】及びＧａＡｓや組み合せて用いられることが多い、
他の外囲器月料であるＡｌ２Ｏ３セラミック（熱膨張係
数６．５〜７．ｏｘｌｏ、）と熱膨張係数を近似させ、
熱膨張の不整合に起因する応力の影響を少さくするため
である。又、熱伝導率を０．４ ｃａｌ： ／ｌ’：Ｃ
ＩＩＩ ・ｓｅｃ ・°Ｃ以上と限定したのは消費電力
がＬＯＷを越える様な高速ＩＣに対しても、その特性を
劣化させることのない熱抵抗を得る為である。
？、５Ｘ１０ と限定したのは搭載半導体素子である
Ｓ】及びＧａＡｓや組み合せて用いられることが多い、
他の外囲器月料であるＡｌ２Ｏ３セラミック（熱膨張係
数６．５〜７．ｏｘｌｏ、）と熱膨張係数を近似させ、
熱膨張の不整合に起因する応力の影響を少さくするため
である。又、熱伝導率を０．４ ｃａｌ： ／ｌ’：Ｃ
ＩＩＩ ・ｓｅｃ ・°Ｃ以上と限定したのは消費電力
がＬＯＷを越える様な高速ＩＣに対しても、その特性を
劣化させることのない熱抵抗を得る為である。
又、ベースメタルとしてＣｕ−Ｗ合金を用い、かつＣａ
Ｏ量を５〜２０ ｗｅｔ％としたのは、前記、熱特性を
得ることが出き、かつ工業的に製造しうる合金だからで
ある。
Ｏ量を５〜２０ ｗｅｔ％としたのは、前記、熱特性を
得ることが出き、かつ工業的に製造しうる合金だからで
ある。
ベースメタルは粉末冶金法により製造することが好まし
い。池の方法では融点および比重の差が大きい成分の合
金を製造することが困難だからである。
い。池の方法では融点および比重の差が大きい成分の合
金を製造することが困難だからである。
また、Ｗ中に存在するＣｕはＷ中に均一に存在している
ことが好ましい。加熱時のソリ等の特性上のバラツキを
防止する為であり、Ｗ粉末として粒径０．５〜１１０ｆ
ｔの範囲？粉末を用いるとよい。
ことが好ましい。加熱時のソリ等の特性上のバラツキを
防止する為であり、Ｗ粉末として粒径０．５〜１１０ｆ
ｔの範囲？粉末を用いるとよい。
周、所定量のＣｕ以外に諸特性を改善する為の添次にベ
ースメタルの表面に被覆される無機物質としては、ＢＮ
、 Ａｌ２Ｏ３、ＡｌＮ、 Ｓ １８Ｎ！、Ｙ２Ｏ３１
，２Ｍｇ０−５ ｉ Ｏ，、。
ースメタルの表面に被覆される無機物質としては、ＢＮ
、 Ａｌ２Ｏ３、ＡｌＮ、 Ｓ １８Ｎ！、Ｙ２Ｏ３１
，２Ｍｇ０−５ ｉ Ｏ，、。
ダイヤモンド等が有効であり回路基板の要求特性に応じ
て、適宜選択組み合せるとよい。
て、適宜選択組み合せるとよい。
ダイヤモンドやセラミックスを被覆する方法としては、
物理的蒸着（ＰＶＤ ） 、化学的蒸着（ＣＶＤ ）な
どの気相メッキ法を用いることが好ましい。
物理的蒸着（ＰＶＤ ） 、化学的蒸着（ＣＶＤ ）な
どの気相メッキ法を用いることが好ましい。
又、被覆層を被覆するに際し、ベースメタルの表面状態
を均一、安定化する為に予め、Ｎｉなとの金属を薄層コ
ーディングすることも、被覆層の層厚を薄くしたり、層
の質を向上させる為に有効である。
を均一、安定化する為に予め、Ｎｉなとの金属を薄層コ
ーディングすることも、被覆層の層厚を薄くしたり、層
の質を向上させる為に有効である。
被覆層の厚みを０．１〜２０μｍと限定したのは、これ
以下では所要の電気絶縁性を得ることができず、これ以
上になると被覆の為のコストが著しく大きくなり、経済
性の面で実用性が乏しいためである。
以下では所要の電気絶縁性を得ることができず、これ以
上になると被覆の為のコストが著しく大きくなり、経済
性の面で実用性が乏しいためである。
次に実施・例について説明する。
実施例
ＧａＡｓ半導体素子を塔載するためのＡｌ２Ｏ８薄膜を
被覆した半導体素子搭載用基板をイオンブレーティング
法で以下の如く作製した。
被覆した半導体素子搭載用基板をイオンブレーティング
法で以下の如く作製した。
金属基板として、熱膨張係数をＧａＡｓに近似させる為
に、１５ ｗｔｔ％Ｃｕを含有させた、ＣｕＷ合金（熱
膨張係数６．５Ｘ１０． ）を用いた。被覆層を形成
する為のイオンブレーティングは次の方法で実施した。
に、１５ ｗｔｔ％Ｃｕを含有させた、ＣｕＷ合金（熱
膨張係数６．５Ｘ１０． ）を用いた。被覆層を形成
する為のイオンブレーティングは次の方法で実施した。
即ち原料にはＡｌＲ０３焼結体を用い、電子ビーム加熱
により蒸発させた。酸素圧４Ｘ１０ Ｔｏｒｒで高周
波（１３，５６ＭＨｚ ） １００〜２００Ｗを印加し
て蒸発物質の一部をイオン化し、基板を２００°Ｃに加
熱してＡｌ２Ｏ３を厚さ２．０μｍ被覆した。
により蒸発させた。酸素圧４Ｘ１０ Ｔｏｒｒで高周
波（１３，５６ＭＨｚ ） １００〜２００Ｗを印加し
て蒸発物質の一部をイオン化し、基板を２００°Ｃに加
熱してＡｌ２Ｏ３を厚さ２．０μｍ被覆した。
以上の結果３００■以上の絶縁耐圧特性を有する透明な
絶縁体薄膜を密着性良く被覆した熱膨張係数が搭載する
ＧａＡｓ素子と近似し、熱放散性、に優、れた半導体素
子搭載用基板を得ることが出来た。
絶縁体薄膜を密着性良く被覆した熱膨張係数が搭載する
ＧａＡｓ素子と近似し、熱放散性、に優、れた半導体素
子搭載用基板を得ることが出来た。
以上の如き一定のＣｕ−Ｗ合金をベースメタルとし、一
定の層厚の無機物質を被覆した複合型基板は今後ますま
す増大する高密度かつ大型化する半導体素子に対応でき
、Ｓｉ集積回路に加えて今後実用化が進むと考えられる
ＧａＡｓ集積回路の半導体素子搭載用基板としても使用
でき、さらにＧａＡｓ １１ｎＰ’ｉ’ｉどの光デバイ
スや太陽電池などの搭載用基板としても活用することが
できその効果は太きい。
定の層厚の無機物質を被覆した複合型基板は今後ますま
す増大する高密度かつ大型化する半導体素子に対応でき
、Ｓｉ集積回路に加えて今後実用化が進むと考えられる
ＧａＡｓ集積回路の半導体素子搭載用基板としても使用
でき、さらにＧａＡｓ １１ｎＰ’ｉ’ｉどの光デバイ
スや太陽電池などの搭載用基板としても活用することが
できその効果は太きい。
第１図は本発明に上る基板を用いた半導体装置の断面図
である。 １ ： ＣｕＷ合金板、２：被覆層１．３：半導体素子
塔載用基板、４・：メタルライジング層、５：Ａｕメッ
キ層、６：半導体素子。 第１ １
である。 １ ： ＣｕＷ合金板、２：被覆層１．３：半導体素子
塔載用基板、４・：メタルライジング層、５：Ａｕメッ
キ層、６：半導体素子。 第１ １
Claims (4)
- （１） Ｃｕを５〜２０ｗｔ％含有し、熱膨張係数が４
４，５〜７．５×１０ａ＋１／ｃＩｎ・°Ｃ１熱伝導率
が、０．４ ｃａ ｌ ／ａｎ −ｓｅｃ 。 °Ｃ以上のＷ合金から成るベースメタルの、少なくとも
表面の一部に電気絶縁性を有する無機物質から成る０、
１〜２０μｍの被覆層を有することを特徴とする半導体
素子搭載用基板。 - （２）ベースメタルが粉末焼結法により製造された合金
であることを特徴とする特許請求の範囲第（１）項記載
の半導体素子搭載用基板。 - （３）ベースメタル中のＣｕがＷ中に均一に存在せしめ
られていることを特徴とする特許請求範囲第（２）項記
載の半導体素子塔載用基板。 - （４）被覆層がＵＮ、 Ａｌρ３、ＡｌＮ、 Ｓｉ３Ｎ
＋、Ｙ２Ｏ３，２Ｍｇ０−５ ｉＯ。 ダイヤモンドのいずれか又は、それらの積層体であるこ
とを特徴とする特許請求範囲第（１）項又は第（２）項
又は第（３）項記載の半導体素子搭載用基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523982A JPS59115544A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子搭載用基板 |
| DE8383112658T DE3379928D1 (en) | 1982-12-22 | 1983-12-15 | Substrate for mounting semiconductor element |
| EP83112658A EP0113088B1 (en) | 1982-12-22 | 1983-12-15 | Substrate for mounting semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22523982A JPS59115544A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59115544A true JPS59115544A (ja) | 1984-07-04 |
Family
ID=16826170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22523982A Pending JPS59115544A (ja) | 1982-12-22 | 1982-12-22 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59115544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314354A (en) * | 1990-06-15 | 1994-05-24 | Yazaki Corporation | Fuse box |
| US5438310A (en) * | 1992-09-04 | 1995-08-01 | Yazaki Corporation | Fuse box |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062776A (ja) * | 1973-10-05 | 1975-05-28 |
-
1982
- 1982-12-22 JP JP22523982A patent/JPS59115544A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5062776A (ja) * | 1973-10-05 | 1975-05-28 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5314354A (en) * | 1990-06-15 | 1994-05-24 | Yazaki Corporation | Fuse box |
| US5438310A (en) * | 1992-09-04 | 1995-08-01 | Yazaki Corporation | Fuse box |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100378974C (zh) | 散热器和使用了该散热器的半导体元件和半导体封装体 | |
| JPS5921032A (ja) | 半導体装置用基板 | |
| US5650592A (en) | Graphite composites for electronic packaging | |
| CN104733399A (zh) | 一种层状高导热绝缘基板及其制备方法 | |
| JPH03211860A (ja) | 半導体パッケージ | |
| KR100981837B1 (ko) | 반도체 장치용 부재 및 반도체 장치 | |
| EP0113088B1 (en) | Substrate for mounting semiconductor element | |
| JPS6022347A (ja) | 半導体素子搭載用基板 | |
| JPS59115544A (ja) | 半導体素子搭載用基板 | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| JPS63124555A (ja) | 半導体装置用基板 | |
| JP2004296726A (ja) | 放熱部材および半導体素子収納用パッケージおよび半導体装置 | |
| JPS59115545A (ja) | 半導体素子「とう」載用基板 | |
| JPS62291158A (ja) | Ｉｃパツケ−ジ | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPH03177382A (ja) | 窒化アルミニウム基板の表面改質方法 | |
| JP2003037204A (ja) | 半導体素子収納用パッケージ | |
| JPS62232943A (ja) | 半導体装置用基板材料およびその製造方法 | |
| JP3450167B2 (ja) | 半導体素子収納用パッケージ | |
| JPH0265159A (ja) | 集積回路用金属基板 | |
| JPS61102744A (ja) | 半導体装置用基板およびその製造法 | |
| JP2001118960A (ja) | 電気絶縁膜付炭素基金属複合材基板 | |
| JPH03177375A (ja) | 窒化アルミニウム基板の表面改質方法 |