KR100981837B1 - 반도체 장치용 부재 및 반도체 장치 - Google Patents

반도체 장치용 부재 및 반도체 장치 Download PDF

Info

Publication number
KR100981837B1
KR100981837B1 KR1020047020821A KR20047020821A KR100981837B1 KR 100981837 B1 KR100981837 B1 KR 100981837B1 KR 1020047020821 A KR1020047020821 A KR 1020047020821A KR 20047020821 A KR20047020821 A KR 20047020821A KR 100981837 B1 KR100981837 B1 KR 100981837B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
base member
alloy
sic
Prior art date
Application number
KR1020047020821A
Other languages
English (en)
Other versions
KR20050029128A (ko
Inventor
가미따게가즈야
아베유가꾸
히가끼겐지로
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050029128A publication Critical patent/KR20050029128A/ko
Application granted granted Critical
Publication of KR100981837B1 publication Critical patent/KR100981837B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Laminated Bodies (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

기판 등의 반도체 장치용 부재에 대해, 수지와의 접합에 있어서의 접합 강도를 개선하여 온도 사이클 시험 등의 신뢰성 시험 후에 있어서도 높은 수지 접합 강도를 유지할 수 있는, 우수한 수지 접합성을 갖는 부재를 제공한다. W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체, Al-SiC를 주성분으로 하는 합금 또는 복합체, 또는 Si-SiC을 주성분으로 하는 합금 또는 복합체를 베이스 부재(1)로 하는 반도체 장치용 부재이고, 이 베이스 부재(1) 중 적어도 패키지 등의 다른 부재가 수지를 이용하여 접합되는 면에 경질 탄소막(2)으로 이루어지는 피복층을 갖는다. 이 베이스 부재(1)의 표면 거칠기는 Rmax에서 0.1 내지 20 ㎛인 것이 바람직하고, 경질 탄소막(2)의 두께는 0.1 내지 10 ㎛인 것이 바람직하다.
베이스 부재, 경질 탄소막, 반도체 소자, 세라믹스 패키지, 에폭시 수지

Description

반도체 장치용 부재 및 반도체 장치 {MEMBER FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치를 구성하는 히트 싱크, 방열 기판, 하우징 등에 이용되는 부재, 특히 양호한 수지 접합이 가능한 반도체 장치용 부재 및 이를 이용한 반도체 장치에 관한 것이다.
반도체 장치용 부재 중 하나인 기판을 구성하는 재료로는, 다른 장치용 부재를 조합한 경우에 조합 계면에 있어서 열응력에 의한 왜곡을 발생시키지 않는 것이 요구된다. 그로 인해, 기판 재료의 열팽창율은 반도체 소자나 패키지 등의 다른 장치용 부재를 구성하는 재료와 큰 차이가 없는 것이 요구된다. 특히, 최근의 반도체 장치의 소형 경량화에 수반하여 방열 기판의 재료로서는, 열전도율이 높고 동시에 열팽창율이 반도체 소자나 패키지 등과 큰 차이 없고, 게다가 경량인 재료가 요구되고 있다.
이들 요구를 충족시키는 유망한 기판 재료로서, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체, 즉 Cu-W 또는 Cu-Mo 합금 또는 복합체가 알려져 있다. 또한, Al 또는 Al 합금 중에 SiC를 입자형으로 분산시킨, Al-SiC를 주성분으로 하는 합금 또는 복합체 및 Si 또는 Si 합금 중에 SiC를 입자형으로 분산시킨, Si-SiC를 주성분으로 하는 합금 또는 복합체에 대해서도 알려져 있다.
또한, 방열 기판을 포함한 반도체 장치용 부재에는 고도의 내식성이 요구되지만, 이들을 구성하는 합금 또는 복합체는 단일 부재에서는 내식성을 얻을 수 없으므로, 종래부터 표면에 Ni나 Au 등의 도금이 실시되어 왔다. 이들 도금층은, 종래부터 행해지고 있는 기판 재료와 패키지 등의 재료의 납땜시에 습윤성이나 접합 강도를 유지하기 위해서도 필요하였다.
그러나, 최근에는 방열 기판과 패키지 등의 접합 방법으로서 납땜보다도 저비용이고 낮은 온도로 접합이 가능한 수지를 이용하는 접합이 주류가 되고 있다. 종래의 수지를 이용한 패키지 등에 있어서는, 도금 전의 방열 기판과 리드 프레임 등의 다른 반도체 장치용 부재를 트랜스퍼 몰드 등의 방법으로 접합한 후 도금을 실시하고 있었다. 그러나 최근에는, 방열 기판 등에 미리 도금을 실시한 후 에폭시계, 폴리이미드계 등의 액형 수지 및 시트형 수지 등을 이용하여 패키지 기판 등에 접합하는 방법이 이용되도록 되어 왔다.
이러한 수지 접합법의 경우, 종래부터 도금층으로서 통상 사용되고 있는 Ni나 Au는 일반적으로 수지와의 접합성이 나빠, 필요한 접합 강도를 얻을 수 없다고 하는 문제가 발생되고 있다. 특히, - 65 ℃와 + 150 ℃ 온도로 번갈아 노출시키는 온도 사이클 시험이나, 온도 121 ℃, 상대 습도(RH) 100 ％, 2기압의 상태로 노출시키는 PCT 시험, 혹은 온도 131 ℃, 85 ％ RH, 2기압의 상태로 노출시키는 HAST 시험 등의 각종 신뢰성 시험 후에 수지 접합 강도의 열화가 현저하였다.
한편, 수지 접합성이 높은 금속 재료로서 자연 산화막이 형성되기 쉬운 Al 및 Cu가 있다. 그러나, Al이나 Cu에 있어서도 벌크재의 자연 산화막과 수지의 접 합 강도는, 특히 상기한 각종 신뢰성 시험 후의 접합 강도에 있어서 충분하지 않다. 또한, Cu-W 및 Cu-Mo 등의 W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체는, 부분적으로 Cu의 자연 산화막 생성면이 존재하지만, 이것만으로는 수지와의 접합 강도가 낮으므로 단독으로는 만족한 수지 접합 강도를 얻을 수 없었다.
그래서, Al이나 Cu 등의 금속 재료의 수지 접합성을 개량하는 것이 시도되어, 각종의 방법이 제안되어 있다. 예를 들어, 일본 특허 공개 소61-295692호 공보 및 일본 특허 공개 소61-295693호 공보에는, 인바아판 또는 구리 클래드 인바아판의 베이스 부재의 한 쪽면에 두께가 500 ㎛ 정도까지의 Al 등을 증착 또는 도금하여, 에폭시 등의 절연층을 거쳐서 배선 회로를 형성함으로써 베이스 부재와 수지 절연층의 접합 강도를 개선하는 방법이 개시되어 있다.
또한, 일본 특허 공개 평10-284643호 공보에는, Cu-W 또는 Cu-Mo 합금에 입경 0.1 내지 10 ㎛의 결정 입자로 이루어지는 Al 피복층을 실시하고, 그 Al 피복층의 표면에 두께 10 내지 800 Å의 산화층을 형성함으로써, 수지 접합 강도를 개선하는 방법이 개시되어 있다.
그러나, 최근에 있어서의 반도체 소자의 고속화에 수반하여 반도체 소자로부터의 발열이 한층 더 크게 되어 있으므로, 기판과 패키지 사이의 수지 접합 강도를 종래보다도 더욱 높이는 것, 특히 HAST 시험 등의 신뢰성 시험 후에 있어서도 수지 접합 강도의 열화를 적게 하는 것이 요망되고 있다.
[특허 문헌 1]
일본 특허 공개 소61-295692호 공보
[특허 문헌 2]
일본 특허 공개 소61-295693호 공보
[특허 문헌 3]
일본 특허 공개 평10-284643호 공보
본 발명은 상기한 종래의 사정에 비추어, Cu-W 또는 Cu-Mo, Al-SiC, Si-SiC 등의 합금 또는 복합체로 이루어지는 반도체 장치용 부재에 대해, 수지와의 접합에 있어서의 접합 강도를 개선하여 온도 사이클 시험 등의 각종 신뢰성 시험 후에 있어서도 높은 수지 접합 강도를 유지할 수 있는, 우수한 수지 접합성을 갖는 반도체 장치용 부재 및 이를 이용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해 본 발명이 제공하는 수지 접합성이 우수한 반도체 장치용 부재 중 하나는, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재 중 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으로 하는 것이다. 상기 W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체는 Cu를 5 내지 40 중량 ％ 함유하는 것이 바람직하다.
또한, 본 발명이 제공하는 수지 접합성이 우수한 반도체 장치용 부재 중 다른 하나는, Al-SiC를 주성분으로 하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재 중 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으 로 하는 것이다. 또한, 상기 Al-SiC를 주성분으로 하는 합금 또는 복합체는, SiC을 10 내지 70 중량 ％ 함유하는 것이 바람직하다.
또한, 본 발명이 제공하는 수지 접합성이 우수한 반도체 장치용 부재 중 다른 하나는, Si-SiC를 주성분으로 하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재 중 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으로 하는 것이다. 또한, 상기 Si-SiC를 주성분으로 하는 합금 또는 복합체는 Si를 10 내지 35 중량 ％ 함유하는 것이 바람직하다.
상기 본 발명의 각 반도체 장치용 부재에 있어서는, 상기 피복층의 두께는 모두 0.1 내지 10 ㎛인 것이 바람직하다. 상기 베이스 부재의 피복층을 형성하는 면은 그 표면 거칠기가 Rmax에서 0.1 내지 20 ㎛인 것이 바람직하고, 또한 그 표면에 존재하는 구멍의 깊이가 100 ㎛ 이하인 것이 바람직하다. 또한, 상기 베이스 부재의 피복층을 형성하는 면과 상기 피복층 사이에 Ni의 도금층을 구비하고 있는 것이 바람직하다.
또한 본 발명은, 상기한 본 발명의 반도체 장치용 부재를 이용한 반도체 장치를 제공하는 것이다.
도1은 본 발명에 의한 반도체 장치용 부재의 일구체예를 도시한 개략 단면도이다.
도2는 도1의 반도체 장치용 부재를 패키지와 수지 접합한 반도체 장치를 도 시한 개략 단면도이다.
도3은 베이스 부재 표면에 설치한 피복층과 수지 접합 강도의 관계를 나타낸 그래프이다.
본 발명에 있어서는, 반도체 장치용 부재의 베이스 부재로서 W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체, Al-SiC를 주성분으로 하는 합금 또는 복합체, 또는 Si-SiC를 주성분으로 하는 합금 또는 복합체를 사용한다. 이들 합금 또는 복합체는, 반도체 소자나 패키지 등의 재료와 근사한 열팽창율과 우수한 열전도율을 겸비하고 있다. 본 발명에 있어서는, 이들의 합금 또는 복합체로 구성된 베이스 부재로 이루어지는 반도체 장치용 부재에 대해, 패키지 등의 다른 부재와 수지로 접합할 때에 그 베이스 부재 중 적어도 수지와 접합해야 할 면에 경질 탄소막의 피복층을 설치함으로써 그 수지 접합 강도를 개선할 수 있다.
경질 탄소막이라 함은 다이아몬드형 탄소, 비정질 카본, i-C, DLC(다이아몬드형 카본) 등이라 불리워지고 있는 비정질형의 카본막이다. 그래파이트 등의 결정 탄소는 아니며, 다이아몬드 자체도 아니다. 이 경질 탄소막의 특성은 다이아몬드와 유사한 점이 많고, 특히 누프 경도가 2,000 내지 10,000 kg/㎟로 매우 단단한 재료이다.
이러한 경질 탄소막을 상기 합금 또는 복합체의 베이스 부재의 표면에 피복층으로서 형성함으로써, W-Cu나 Mo-Cu, Al-SiC, 또는 Si-SiC 중 어느 하나를 주성분으로 하는 합금 또는 복합체의 베이스 부재로 이루어지는 반도체 장치용 부재와 수지의 접합 강도를 높일 수 있고, 게다가 온도 사이클 시험 등의 각종 신뢰성 시험 후에 있어서도 수지 접합 강도의 열화가 작아 높은 수지 접합 강도를 유지할 수 있다. 이와 같이 우수한 수지 접착 특성은, 경질 탄소막과 수지 성분의 반응 속도가 매우 작기 때문이라 생각된다.
이 경질 탄소막으로 이루어지는 피복층의 막 두께에 대해서는, 0.1 내지 10 ㎛의 범위가 바람직하고, 0.5 내지 1.5 ㎛의 범위가 더욱 바람직하다. 경질 탄소막의 막 두께가 0.1 ㎛ 미만에서는 높은 수지 접착 강도를 얻을 수 없고, 0.5 ㎛ 이상으로 함으로써 특히 바람직한 수지 접착 강도를 얻을 수 있다. 또한, 경질 탄소막의 막 두께가 10 ㎛를 넘으면, 생산성이 저하되기 때문에 바람직하지 못하다. 경질 탄소막은 큰 압축 응력을 가지기 때문에 막 두께가 커지면 응력이 강해지고 베이스 부재로부터 박리되기 쉬워지므로, 1.5 ㎛ 이하의 막 두께로 하는 것이 바람직하다.
경질 탄소막의 성막에는, 예를 들어 플라즈마 CVD법이나 이온 빔 증착법을 이용할 수 있다. 플라즈마 CVD법은 고주파 방전, 직류 방전, 마이크로파 방전 등의 작용에 의해 탄소를 포함하는 원료를 플라즈마로 하여 베이스 부재 표면에 퇴적시키는 방법이다. 이 플라즈마 CVD법에 따르면, 플라즈마로 베이스 부재를 두드리기 때문에 표면을 활성화할 수 있어, 열CVD법 등과 비교하여 낮은 온도로 성막할 수 있다고 하는 장점이 있다. 또한, 이온 빔 증착법은 메탄 등의 탄화수소를 이온원에 있어서 플라즈마로 하고, 인출 전극계에서 가속하여 이온 빔으로 하고, 베이스 부재 표면에 조사하여 퇴적시키는 것이다. 이 이온 빔 증착법은, 가속 에너지 가 크기 때문에 통상의 증착과 비교하여 탄소가 베이스 부재 내부까지 침입하여, 베이스 부재와의 접착성이 좋다고 하는 이점이 있다.
플라즈마 CVD법과 이온 빔 증착법을 비교하면, 원료를 플라즈마로 하는 점은 동일하지만 플라즈마 CVD법에서는 플라즈마를 이온 빔으로서 취출하는 것은 아니며, 동일 공간 내에 있는 베이스 부재에 직접 퇴적시키기 때문에 성막이 신속하므로 생산성이 비약적으로 향상된다. 즉, 플라즈마 CVD법의 성막 속도는 이온 빔 증착법의 3배 이상이며, 배치당 처리수는 수배 내지 수십배이다. 또한, 플라즈마 CVD법과 이온 빔 증착법은, 모두 베이스 부재 온도 200 ℃ 이하에서 경질 탄소막을 성막할 수 있고, 저온에서의 성막이 가능하기 때문에 베이스 부재를 변질시킬 우려가 없다.
경질 탄소막의 피복층을 형성하는 베이스 부재는 종래부터 기판 재료 등으로서 사용되고 있는 W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체, Al-SiC를 주성분으로 하는 합금 또는 복합체, 혹은 Si-SiC를 주성분으로 하는 합금 또는 복합체 중 어느 하나이다. W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체는, 예를 들어 일본 특허 공개 소59-21032호 공보나 일본 특허 공개 소59-46050호 공보 등에 기재되어 있다. 또한, Al-SiC를 주성분으로 하는 합금 또는 복합체는 일본 특허 공개 평10-335538호 공보 등에 기재되어 있다. Si-SiC를 주성분으로 하는 합금 또는 복합체는 일본 특허 공개 평11-166214호 공보 등에 기재되어 있다.
이들 경질 탄소막의 제조 방법에 대해서는, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체는 W 분말 및/또는 Mo 분말에 Cu 분말을 첨가하여 소결하고, 이렇게 얻어진 스켈리턴에 Cu를 용침하는 용침법에 의하거나, 또는 W 분말 및/또는 Mo 분말과 Cu 분말의 성형체를 소결하는 소결법에 의해 제조할 수 있다. 또한, Al-SiC를 주성분으로 하는 합금 또는 복합체는, 주조법이나 SiC의 프리폼에 Al를 함침시키는 함침법, Al 분말과 SiC 분말 혹은 Al-SiC 합금 또는 복합체의 분말 성형체를 소결하는 소결법 등에 의해 제조할 수 있다. 또한, Si-SiC를 주성분으로 하는 합금 또는 복합체는, 주조법이나 SiC의 프리폼에 Si를 함침시키는 함침법, Si 분말과 SiC 분말 혹은 Si-SiC 합금 또는 복합체의 분말의 성형체를 소결하는 소결법 등에 의해 제조할 수 있다.
이들 합금 또는 복합체는, 반도체 소자나 패키지 등의 재료와 근사한 열팽창율과 우수한 열전도율을 겸비하고 있다. 예를 들어, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체인 경우, Cu 함유량이 5 내지 40 중량 ％의 범위에서 열팽창 계수가 통상 5 내지 12 × 10-6/℃가 된다. Al-SiC를 주성분으로 하는 합금 또는 복합체인 경우에는, SiC 함유량이 10 내지 70 중량 ％의 범위에서, 열팽창 계수가 8 내지 20 × 10-6/℃가 된다. Si-SiC를 주성분으로 하는 합금 또는 복합체인 경우에는, 넓은 조성역에 걸쳐 열팽창 계수가 5 × 10-6/℃ 이하인 것을 얻을 수 있는 데다가, 특히 Si 함유량이 10 내지 35 중량 ％의 범위에서 200 W/m·K 이상의 높은 열전도율의 것을 얻을 수 있다.
한편, Si, Ge, GaAs 등으로 이루어지는 현재 범용의 반도체 소자의 열팽창 계수는 3 내지 4 × 10-6/℃ 정도, 또한 기판에 접합하여 이용되는 패키지 부재의 열팽창 계수는 현재 범용의 세라믹 패키지에서 4 내지 10 × 10-6/℃ 정도, 플라스틱 패키지에서 7 내지 13 × 10-6/℃ 정도이다. 이들의 관계로부터, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체의 Cu의 함유량은 5 내지 40 중량 ％의 범위가 바람직하고, Al-SiC를 주성분으로 하는 합금 또는 복합체의 SiC 함유량은 10 내지 70 중량 ％의 범위가 바람직하고, Si-SiC를 주성분으로 하는 합금 또는 복합체의 Si 함유량은 10 내지 35 중량 ％의 범위가 바람직하다.
경질 탄소막의 피복층을 형성하는 베이스 부재의 표면 성상으로서는, 표면 거칠기를 JIS 규정에 있어서의 Rmax(최대 높이)에서 0.1 내지 20 ㎛의 범위로 제어하는 것이 바람직하다. 표면 거칠기가 Rmax에서 0.1 ㎛보다 작으면 그 표면에 경질 탄소막의 피복층을 형성해도 충분한 앵커 효과를 얻는 것이 곤란하다. 또한, Rmax가 20 ㎛보다 큰 경우에는 산소 등의 흡착 가스가 많아져 피복층 형성시에 방출되는 가스량이 많아지기 때문에, 성막에 필요한 진공도를 얻기 어렵게 되거나 베이스 부재와 피복층의 밀착성이 낮아지거나 한다. 그러나, 통상은 Rmax가 8 ㎛보다 커지면 수지 접합시에 수지와 베이스 부재 표면 사이에 공극이 생기기 쉬워져 수지 접합 강도의 변동이 커지므로, 베이스 부재 표면의 Rmax를 0.1 내지 8 ㎛의 범위로 하는 것이 더욱 바람직하다.
또한, 상기한 베이스 부재의 표면 거칠기의 조건을 충족시키기 위해, 베이스 부재 표면에 생긴 구멍의 깊이를 100 ㎛ 이하로 하는 것이 바람직하다. 구멍의 깊 이가 100 ㎛보다도 깊어지면, 전술한 베이스 부재 표면의 흡착 가스량이 많아지는 동시에, 베이스 부재 상에 피복층을 균일한 두께로 형성하는 것이 곤란해지므로, 피복층 표면에 피트가 생기기 쉽다. 또한, 접합을 위한 수지가 충분히 감겨 들어가기 어려워져, 충분한 수지 접합 강도를 유지하는 것이 어려워지기 때문이다.
또한, W 및/또는 Mo와 Cu를 주성분으로 하는 합금 또는 복합체, Al-SiC를 주성분으로 하는 합금 또는 복합체, 혹은 Si-SiC을 주성분으로 하는 합금 또는 복합체로 이루어지는 베이스 부재에는, 베이스 부재에 내식성을 부여하여 경질 탄소막과의 접합 강도를 확보하기 위해 그 표면에 미리 Ni 등의 도금층을 형성할 수 있다. 구체적으로는, 전해 Ni 도금, 혹은 무전해 Ni-P 또는 Ni-B 도금을 1 내지 2 ㎛의 막 두께로 실시하는 것이 바람직하다.
또한, 경질 탄소막의 밀착성을 향상시키기 위해 베이스 부재 또는 그 표면에 설치한 Ni 등의 도금층과 경질 탄소막 사이에 중간층을 형성해도 좋다. 중간층으로서는 비정질 실리콘, 다결정 실리콘, Ge, SiC 등을 예로 들 수 있다. 중간층의 막 두께로서는, 5 내지 500 nm 정도가 바람직하다. 이 막 두께가 5 nm 미만에서는 베이스 부재 표면을 완전하게 덮는 것이 곤란해, 중간층의 효과가 현저하게 나타나지 않는다. 막 두께의 상한은 수 ㎛라도 좋지만, 생산성을 고려하면 500 nm 이하가 바람직하다.
중간층의 성막에는, 예를 들어 PVD법이나 CVD법 등 종래의 모든 성막법을 이용하는 것이 가능하다. 그 경우, 중간층의 성막과 경질 탄소막의 성막은 동일한 진공조 혹은 다층식 진공 장치에 있어서, 장치 내의 진공을 대기압으로 복귀시키는 일 없이 연속하여 행하는 것이 효과적이다. 이에 의해, 베이스 부재가 대기에 닿은 일이 없으므로, 중간층과 경질 탄소 사이의 밀착성의 향상도 기대할 수 있다.
본 발명의 베이스 부재 표면에 경질 탄소막을 설치한 반도체 장치용 부재와 패키지 등의 다른 부재와의 접합에 이용하는 수지로서는, 은 필러나 실리카 등의 세라믹 필러가 첨가된 에폭시 수지, 영율을 저하시키기 위해 실리콘 수지를 첨가한 에폭시 수지, 이들의 첨가를 행하지 않은 에폭시 수지, 전술한 첨가를 행한 폴리이미드 수지, 첨가를 행하지 않은 폴리이미드 수지, 전술한 첨가를 행한 페놀 수지, 첨가를 행하지 않은 페놀 수지, 전술한 첨가를 행한 폴리에스테르 수지, 첨가를 행하지 않은 폴리에스테르 수지, 전술한 첨가를 행한 실리콘 수지, 첨가를 행하지 않은 실리콘 수지 등을 예로 들 수 있다.
본 발명의 베이스 부재 표면에 경질 탄소막을 설치한 부재를 이용하여 반도체 장치를 제공할 수 있다. 예를 들어, 도1에 도시한 바와 같이 베이스 부재(1)의 전체면에 두께 1 내지 2 ㎛의 Ni 도금층(3)을 형성한 후 소자 탑재부를 포함하는 일면에 플라즈마 CVD법에 의해 경질 탄소(DLC)막(2)의 피복층을 형성한다. 경질 탄소막의 수소 함유량은 통상 30 내지 40 atm ％의 범위이다. 이 베이스 부재(1)의 경질 탄소막(2)을 설치한 일면도 중앙부에 도2에 도시한 바와 같이 반도체 소자(4)를 탑재한 후, 그 경질 탄소막(2)을 설치한 일면의 외연부를 세라믹스 패키지(5)의 표면과 에폭시 수지(7)를 이용하여 접합한다. 또한, 도2의 부호 6a는 세라믹스 패키지(5)의 이면에 형성한 땜납 범프, 부호 6b는 반도체 소자(4)와 세라믹스 패키지(5)를 전기적으로 접속하는 땜납 범프이다.
반도체 장치용 부재의 베이스 부재 재료로서, 하기 표 1에 나타내는 조성을 갖는 각 복합체를 제조하였다. 즉, Cu-W 복합체 및 Cu-Mo 복합체는 용침법에 의해 밀도가 실질적으로 100 ％가 되도록 제조하였다. Al-SiC 복합체는 소결법에 의해 제조하였다. 또한, Si-SiC 복합체는 용침법에 의해 제조하였다.
이들 복합체를 세로 100 ㎜ × 가로 25 ㎜ × 두께 2 ㎜의 판형으로 가공한 후, 표면에 연삭 가공 또는 블라스트 가공을 실시하고, 표면 거칠기가 Rmax에서 0.5 내지 100 ㎛의 범위 내에서 각각 하기 표 1에 나타내는 값이 되도록 가공하였다. 이렇게 얻어진 각 베이스 부재의 표면에, 하기 표 1에 나타내는 막 두께를 갖는 경질 탄소(DLC)막의 피복층을 플라즈마 CVD법에 의해 형성하고, 본 발명의 시료 1 내지 17이라 하였다. 또한, 비교예로서 상기 DLC막을 형성하는 대신에, 시료 18에 대해서는 전해 니켈 도금에 의해 베이스 부재 표면에 Ni층을 형성하거나 또는 시료 19에 대해서는 증착법에 의해 베이스 부재 표면에 Al층을 형성하였다.
이와 같이 제작한 각 시료의 수지 접합 강도를 측정하기 위해, JIS K 6850을 기초로 하여 평가를 행하였다. 사용한 수지는 은 필러를 70 중량 ％ 함유하고 있는 액형의 에폭시 수지이며, 도3에 도시한 바와 같이 2개의 시료 기판 A의 각 일단부에 상기 에폭시 수지(B)를 두께 25 ㎛가 되도록 도포하고, 이 에폭시 수지(B)에 의해 2개의 시료 기판(A)끼리를 접합하여 180 ℃에서 1시간 경화시켰다. 에폭시 수지(B)의 경화 후 150 ℃에서 24시간의 건조를 실시하여 시험 부재로 하였다.
이와 같이 하여 얻어진 JIS K 6850의 각 시험 부재에 대해, 그 초기 접합 강도와 함께 온도 사이클 시험 후 PCT 시험(Pressure Cooker Test) 후 및 HAST 시험 (Highly Accelerated Stress Test) 후 각각 접합 강도를 측정하여, 그 결과를 하기 표 1에 아울러 나타내었다. 또한, 온도 사이클 시험은 150 ℃의 분위기 중에 30분 및 - 65 ℃에 30분 노출시키는 사이클을 1000사이클 행하였다. PCT 시험은 121 ℃ × 100 ％ RH × 2 atm의 불포화형의 PCT 시험으로 하여 300시간 행하였다. 또한, HAST 시험은 131 ℃ × 85 ％ RH × 2 atm의 시험 조건으로 하여 300시간 행하였다.
상기 접합 강도의 측정은, 정밀 만능 시험기(오토그래프)를 이용하여 행하였다. 즉, 도3에 도시한 바와 같이 2개의 시료 기판(A)을 접합한 시험 부재의 양단부에 설치한 손잡이부(C)를 시험기의 손잡이구로 파지하고, 시험 부재의 길이축과 손잡이구의 중심선이 일직선 상이 되도록 주의하면서, 50 mm/min의 속도로 시험 부재를 길이축 방향으로 인장하였다. 시험 부재가 파괴될 때의 최대 하중을 기록하여, 이 값을 시험 부재의 수지 접착 부분의 면적으로 나누어 접합 강도로 하였다.
Figure 112004060122773-pct00001
수지 접합 강도로서 기본적으로 요구되는 것은 수지 접합시의 초기 강도이며, 이것이 일반적으로 전단 강도로 1.5 kgf/㎟ 이상이면 문제없다. 단, 이에 덧붙여 온도 사이클 시험, PCT 시험, HAST 시험에서의 전단 강도가 중요해진다. 예를 들어, 1000사이클의 온도 사이클 시험 후, 혹은 300시간의 PCT 또는 HAST 시험 후에 있어서, 전단 강도로 1.0 kgf/㎟ 이상이면 전혀 문제가 없고, 충분히 실용에 기여할 수 있다.
본 발명의 각 시료 1 내지 17은 상기 표 1의 결과로부터 알 수 있는 바와 같이, 초기 접합 강도 및 각 신뢰성 시험 후의 접합 강도가 모두 상기 전단 강도의 조건을 충족시키고 있고, 양호한 수지 접합 강도를 갖고 있었다.
한편, 비교예의 시료에 대해서는 Ni층을 형성한 시료 18에서는 수지 접합 강 도가 초기로부터 1.5 kgf/㎟ 이하이며, 온도 사이클 시험 후, PCT 시험 후 및 HAST 시험 후는 모두 1.0 kgf/㎟ 이하에 지나지 않았다. 또한, 비교예의 Al층을 형성한 시료 19에서는, 초기로부터 온도 사이클 시험 후까지는 1.0 kgf/㎟ 이상이었지만, PCT 시험 및 HAST 시험 후에는 1.0 kgf/㎟ 또는 그 이하가 되어 수지 접합 강도의 열화가 현저하였다.
본 발명에 따르면, 열전도율과 열팽창율이 우수한 Cu-W 또는 Cu-Mo 합금 또는 복합체, Al-SiC 합금 또는 복합체, 또는 Si-SiC 합금 또는 복합체로 이루어지는 반도체 장치용 부재에 대해, 이 부재를 패키지 등의 다른 부재와 수지를 이용하여 접합할 때의 수지 접합 강도가 개선 향상되어, 온도 사이클 시험 등의 각종 신뢰성 시험 후에 있어서도 높은 수지 접합 강도를 유지할 수 있는 반도체 장치용 부재 및 이를 이용한 반도체 장치를 제공할 수 있다.

Claims (11)

  1. Cu-W 또는 Cu-Mo를 포함하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재의 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 Ni를 포함하는 도금층과 그 도금층 상에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으로 하는 반도체 장치용 부재.
  2. 제1항에 있어서, 상기 Cu-W 또는 Cu-Mo를 포함하는 합금 또는 복합체는 Cu를 5 내지 40 중량 ％ 함유하는 것을 특징으로 하는 반도체 장치용 부재.
  3. Al-SiC를 포함하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재의 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 Ni를 포함하는 도금층과 그 도금층 상에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으로 하는 반도체 장치용 부재.
  4. 제3항에 있어서, 상기 Al-SiC를 포함하는 합금 또는 복합체는 SiC를 10 내지 70 중량 ％ 함유하는 것을 특징으로 하는 반도체 장치용 부재.
  5. Si-SiC를 포함하는 합금 또는 복합체를 베이스 부재로 하는 반도체 장치용 부재이며, 상기 베이스 부재의 적어도 다른 반도체 장치용 부재를 수지에 의해 접합하는 면에 Ni를 포함하는 도금층과 그 도금층 상에 경질 탄소막으로 이루어지는 피복층을 갖는 것을 특징으로 하는 반도체 장치용 부재.
  6. 제5항에 있어서, 상기 Si-SiC를 포함하는 합금 또는 복합체는 Si를 10 내지 35 중량 ％ 함유하는 것을 특징으로 하는 반도체 장치용 부재.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 피복층의 두께가 0.1 내지 10 ㎛인 것을 특징으로 하는 반도체 장치용 부재.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 베이스 부재의 피복층을 형성하는 면은 그 표면 거칠기가 Rmax에서 0.1 내지 20 ㎛인 것을 특징으로 하는 반도체 장치용 부재.
  9. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 베이스 부재의 피복층을 형성하는 면은 그 표면에 존재하는 구멍의 깊이가 100 ㎛ 이하인 것을 특징으로 하는 반도체 장치용 부재.
  10. 삭제
  11. 제1항 내지 제6항 중 어느 한 항에 기재된 반도체 장치용 부재를 이용한 반도체 장치.
KR1020047020821A 2002-07-17 2003-07-07 반도체 장치용 부재 및 반도체 장치 KR100981837B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00207702 2002-07-17
JP2002207702 2002-07-17
JP2003098759A JP2004104074A (ja) 2002-07-17 2003-04-02 半導体装置用部材
JPJP-P-2003-00098759 2003-04-02

Publications (2)

Publication Number Publication Date
KR20050029128A KR20050029128A (ko) 2005-03-24
KR100981837B1 true KR100981837B1 (ko) 2010-09-13

Family

ID=30117472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020821A KR100981837B1 (ko) 2002-07-17 2003-07-07 반도체 장치용 부재 및 반도체 장치

Country Status (9)

Country Link
US (1) US20060102373A1 (ko)
EP (1) EP1542280A4 (ko)
JP (1) JP2004104074A (ko)
KR (1) KR100981837B1 (ko)
CN (1) CN100343986C (ko)
AU (1) AU2003281006A1 (ko)
CA (1) CA2485419A1 (ko)
TW (1) TWI283463B (ko)
WO (1) WO2004008530A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4382547B2 (ja) 2004-03-24 2009-12-16 株式会社アライドマテリアル 半導体装置用基板と半導体装置
US7749430B2 (en) * 2005-01-20 2010-07-06 A.L.M.T. Corp. Member for semiconductor device and production method thereof
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
US8266748B2 (en) * 2008-07-01 2012-09-18 Whirlpool Corporation Apparatus and method for controlling bulk dispensing of wash aid by sensing wash aid concentration
JP2012158783A (ja) * 2011-01-31 2012-08-23 Denki Kagaku Kogyo Kk アルミニウム−ダイヤモンド系複合体及びその製造方法
JP5893838B2 (ja) * 2011-03-18 2016-03-23 新光電気工業株式会社 放熱部品及びそれを有する半導体パッケージ、放熱部品の製造方法
CN103390596B (zh) * 2012-05-09 2017-03-01 旭宏科技有限公司 半导体的绝缘封装装置及其制造方法
KR102055361B1 (ko) 2013-06-05 2019-12-12 삼성전자주식회사 반도체 패키지
US20160021788A1 (en) * 2014-07-16 2016-01-21 General Electric Company Electronic device assembly
TWI570857B (zh) * 2014-12-10 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
KR20180037238A (ko) * 2015-08-28 2018-04-11 히타치가세이가부시끼가이샤 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2000097301A (ja) * 1998-09-25 2000-04-04 Nissan Motor Co Ltd 自動変速機の変速制御装置
WO2000076940A1 (en) * 1999-06-14 2000-12-21 Sumitomo Electric Industries, Ltd. Composite material and semiconductor device using the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946050A (ja) * 1982-09-09 1984-03-15 Narumi China Corp 半導体用セラミツクパツケ−ジ
JPS60128625A (ja) * 1983-12-15 1985-07-09 Sumitomo Electric Ind Ltd 半導体素子搭載用基板
US4725345A (en) * 1985-04-22 1988-02-16 Kabushiki Kaisha Kenwood Method for forming a hard carbon thin film on article and applications thereof
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
JPH02224265A (ja) * 1988-10-19 1990-09-06 Hitachi Ltd 半導体チップの冷却装置及びその製造方法
US5031029A (en) * 1990-04-04 1991-07-09 International Business Machines Corporation Copper device and use thereof with semiconductor devices
JPH0813706B2 (ja) * 1991-07-02 1996-02-14 工業技術院長 炭化珪素／金属珪素複合体及びその製造方法
EP0707741A4 (en) * 1994-05-05 1997-07-02 Siliconix Inc SURFACE MOUNTING AND PROTUBERANCE CHIP TECHNOLOGY
DE69516035T2 (de) * 1994-05-23 2000-08-31 Sumitomo Electric Industries, Ltd. Verfharen zum Herstellen eines mit hartem Material bedeckten Halbleiters
EP0882384A4 (en) * 1995-07-14 1999-03-24 Olin Corp WELDED GRID ELECTRONIC BOX
WO1997020347A1 (en) * 1995-11-28 1997-06-05 Hitachi, Ltd. Semiconductor device, process for producing the same, and packaged substrate
US5858537A (en) * 1996-05-31 1999-01-12 The United States Of America As Represented By The Secretary Of The Navy Compliant attachment
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
KR100292681B1 (ko) * 1998-07-28 2001-11-22 박호군 반도체용열방산체및그의제조방법
JP2000297301A (ja) * 1999-04-15 2000-10-24 Sumitomo Electric Ind Ltd 炭化珪素系複合材料とその粉末およびそれらの製造方法
US6485816B2 (en) * 2000-01-31 2002-11-26 Ngk Insulators, Ltd. Laminated radiation member, power semiconductor apparatus, and method for producing the same
RU2320775C2 (ru) * 2002-09-24 2008-03-27 Исикавадзима-Харима Хэви Индастриз Ко., Лтд. Способ нанесения покрытия на скользящую поверхность жаропрочного элемента, жаропрочный элемент и электрод для электроразрядной обработки поверхности
JP4572688B2 (ja) * 2004-04-27 2010-11-04 株式会社豊田中央研究所 低摩擦摺動部材
US7504344B2 (en) * 2004-08-09 2009-03-17 Asm Japan K.K. Method of forming a carbon polymer film using plasma CVD
US7296421B2 (en) * 2005-08-05 2007-11-20 Eminent Supply Corporation Protecting method of article

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996002942A1 (en) * 1994-07-18 1996-02-01 Olin Corporation Molded plastic semiconductor package including heat spreader
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2000097301A (ja) * 1998-09-25 2000-04-04 Nissan Motor Co Ltd 自動変速機の変速制御装置
WO2000076940A1 (en) * 1999-06-14 2000-12-21 Sumitomo Electric Industries, Ltd. Composite material and semiconductor device using the same

Also Published As

Publication number Publication date
KR20050029128A (ko) 2005-03-24
EP1542280A4 (en) 2011-02-02
AU2003281006A1 (en) 2004-02-02
CN1663042A (zh) 2005-08-31
TW200409308A (en) 2004-06-01
US20060102373A1 (en) 2006-05-18
CN100343986C (zh) 2007-10-17
WO2004008530A1 (ja) 2004-01-22
JP2004104074A (ja) 2004-04-02
EP1542280A1 (en) 2005-06-15
TWI283463B (en) 2007-07-01
CA2485419A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JP4080030B2 (ja) 半導体基板材料、半導体基板、半導体装置、及びその製造方法
US6104090A (en) Integrated circuit subassembly with thermally anisotropic heat transfer element
KR100981837B1 (ko) 반도체 장치용 부재 및 반도체 장치
KR20010079642A (ko) 복합 재료 및 그를 이용한 반도체 장치
WO2005091360A1 (ja) 半導体装置用基板と半導体装置
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
JPH10107190A (ja) 半導体パッケージ
JPH0243700B2 (ko)
JP3814924B2 (ja) 半導体装置用基板
JPH09298260A (ja) 放熱板
JPS58103156A (ja) 半導体素子塔載用基板
US6914330B2 (en) Heat sink formed of diamond-containing composite material with a multilayer coating
JPH0613494A (ja) 半導体装置用基板
JPS61270263A (ja) 高熱伝導性窒化アルミニウム焼結体の製造法
JP2650044B2 (ja) 半導体装置用部品間の接続構造
JPH04949B2 (ko)
JPS59115544A (ja) 半導体素子搭載用基板
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JP2721258B2 (ja) セラミック基板の製造方法
JP4876097B2 (ja) ヒートスプレッダとその製造方法および半導体装置
JP4048914B2 (ja) 回路基板の製造方法および回路基板
JPH04950B2 (ko)
JP2024033469A (ja) 半導体装置及び接合方法
JPS62167277A (ja) 金属化面を有する窒化アルミニウム焼結体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee