JP3814924B2 - 半導体装置用基板 - Google Patents
半導体装置用基板 Download PDFInfo
- Publication number
- JP3814924B2 JP3814924B2 JP08490597A JP8490597A JP3814924B2 JP 3814924 B2 JP3814924 B2 JP 3814924B2 JP 08490597 A JP08490597 A JP 08490597A JP 8490597 A JP8490597 A JP 8490597A JP 3814924 B2 JP3814924 B2 JP 3814924B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- coating layer
- substrate
- alloy
- bonding strength
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【発明の属する技術分野】
本発明は、半導体装置を構成するヒートシンク、放熱基板、ハウジング等に用いられる基板材料に関するもので、特に良好な樹脂接合が可能な半導体装置用基板に関するものである。
【0002】
【従来の技術】
半導体装置用の基板を構成する材料には、他の装置用部材を組み合わせた場合に、組み合わせ界面において熱応力による歪みを発生しないことが求められる。そのため、基板材料の熱膨張率は、半導体素子あるいはパッケージ等の材料と大きな差がないことが要求される。特に、最近の半導体装置の小型軽量化に伴い、放熱基板としては熱伝導率が高く、同時に熱膨張率が半導体素子やパッケージ等と大差なく、しかも軽量な基板材料が要求されている。
【0003】
これらの要求を満たす有望な基板材料として、W及び/又はMoとCuとを主成分とする合金、即ちCu−W又はCu−Mo合金が知られている。しかし、放熱基板を含めた半導体用部材には高度な耐食性が要求されるが、Cu−W及びCu−Mo合金は裸材では耐食性が得られないため、従来からNiやAu等のめっきが施されてきた。これらのめっき層は、従来から行われているCu−W又はCu−Mo基板材料とパッケージ等の材料との半田付けの際に、濡れ性や接合強度を保つためにも必要である。
【0004】
しかし、近年においては、放熱基板とパッケージ等の接合方法として、半田付けよりも低コストであり、低い温度で接合が可能な樹脂を用いる接合が主流になりつつある。従来の樹脂を用いたパッケージ等においては、めっき前の放熱基板とリードフレーム等の半導体装置用部材とをトランスファーモールド等の方法で接合した後、めっきを施していた。しかし近年では、放熱基板等に予めめっきを施した後、エポキシ系、ポリイミド系等の液状樹脂、シート状樹脂等を用いてパッケージ基板等に接合する方法が用いられるようになってきた。
【0005】
かかる樹脂接合法の場合、従来からめっき層として通常使用されているNiやAuは一般的に樹脂との接合性が悪く、必要な接合強度を得ることができないという問題が生じている。樹脂の接合メカニズムとしては、樹脂表面の−OH基と金属表面の−O基との水素結合が主要因であるが、NiやAuは表面の−O基が少ないため、充分な水素結合ができないからである。特に、−65℃と+150℃の温度に交互にさらす温度サイクル試験や、温度121℃、相対湿度(RH)100%、2気圧の状態にさらすPCT試験、あるいは温度125℃、85%RH、2気圧の状態にさらすHAST試験等の各種信頼性試験後に、樹脂接合強度の劣化が激しい。
【0006】
樹脂接合性の高い金属材料としては、自然酸化膜が形成されやすいAl及びCuがある。しかし、AlやCuにおいても、バルク材の自然酸化膜と樹脂との接合強度は、特に前記信頼性試験後の接合強度が充分でない。また、Cu−W及びCu−Mo等のW及び/又はMoとCuとを主成分とする合金は、部分的にCuの自然酸化膜生成面が存在するが、これだけでは樹脂との接合強度が低いため、単独では満足な樹脂接合強度を得ることができなかった。
【0007】
【発明が解決しようとする課題】
そこで、AlやCu等の金属材料の樹脂接合性を改良することが試みられ、各種の方法が提案されている。例えば、特開昭61−295692号公報及び特開昭61−295693号公報には、インバー板又は銅クラッドインバー板の基材の一面に厚みが500μm程度までのAl等を蒸着又はめっきし、エポキシ樹脂等の絶縁層を介して配線回路を形成することにより、基材と樹脂絶縁層との接合強度を改善する方法が開示されている。
【0008】
しかし、この方法では、Alは耐食性がないので、後に樹脂で覆われるため耐食性を必要としない樹脂接合面にのみAlを形成する必要がある。樹脂接合面にAl等を形成する手法としては、めっきも挙げられているが、Alめっきは水溶性のめっき液が無いため、有機溶媒を用いる必要がある。有機溶媒は水に比べ揮発性が高くなるため、めっき液の濃度管理が困難であり、且つ爆発の危険性があるため高価な防爆設備が必要になるなど、実現が困難である。このため、蒸着法によるAl形成が望ましいが、Al蒸着時の真空度等の条件により樹脂接合性に適したものと適さないものがあるという問題があり、樹脂接合強度のばらつきが大きいという欠点があった。
【0009】
また、特開昭58−183733号公報には、プラスチック成形物の表面に1000Å程度までの厚みのAlやアルミナ等を蒸着し、同面に変性ポリオレフィンを加熱融着する方法が開示されている。しかし、Alの蒸着には上記した欠点があり、また蒸着材としてアルミナを用いた場合にはAlに比べ母材との接合強度が低くなり、またアルミナが絶縁性材料であるため放熱板の導電性を保つことができないという問題がある。即ち、放熱板を通してIC素子の電気的な接地を保つ構造が現在多く用いられているため、アルミナ層により母材の導電性が失われることは、その応用範囲を極端に狭める結果となる。
【0010】
特開平4−32577号公報には、Al又はAl合金材に、真の表面積が平滑と見なしたときの見かけの表面積に比較して3倍以上となるように粗面化もしくは多孔質化され、表層側に20〜60重量%の酸素を含有する厚み1000Å以上の皮膜を形成し、この皮膜上に水素結合により樹脂塗膜を形成して、母材表面の粗面化によるアンカー効果によって接着性を改良する方法が開示されている。しかし、皮膜形成法として開示しているアルマイト処理においては、母材の導電性がなくなるという問題がある。
【0011】
特開昭57−160631号公報にも、上記と同様の考え方により、Raが2μm以上のAlに多孔質アルマイトを形成する方法が開示されている。また、特開昭60−65550号公報には、SiC等の非酸化物基材上にスパッタ法等によりアルミナ層を形成する方法が開示されている。しかし、これらの方法についても、上述のように母材の導電性がなくなるという欠点がある。
【0012】
更に、特開平2−101752号公報には、樹脂封止型半導体装置のSiチップ上のAl電極とリードフレームとの間の接続に用いるAlボンディングワイヤの接合性改良に関連して、大気炉加熱等により99.99%以上の高純度Alワイヤの表面に、厚み500〜2500Åのアルミナ層を形成する方法が開示されている。この方法では、アルミナにより母材の導電性がなくなるという問題の他に、大気炉等で酸化した酸化膜は脆く、母材との接合強度を充分確保することが困難であるという問題がある。
【0013】
本発明は、かかる従来の事情に鑑み、Cu−W又はCu−Mo等の合金からなる基板材料について、樹脂との接合における接合強度を改善し、温度サイクル試験等の信頼性試験後においても十分な樹脂接合強度を保持し得るように、優れた樹脂接合性を有する半導体装置用基板を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明が提供する樹脂接合性に優れた半導体装置用基板は、W及び/又はMoとCuとを主成分とする合金からなる基材と、該基材の少なくとも一面に形成された、Alを主成分とし、粒径が0.1〜10μmのAlを含む結晶粒子からなる被覆層と、該被覆層の表面の厚さ10〜800Åの酸化層とを有することを特徴とする。
【0015】
【発明の実施の形態】
本発明においては、基板の母材としてW及び/又はMoとCuとを主成分とする合金を使用する。これらの合金、即ちCu−W、Cu−Mo、Cu−W−Mo合金は、半導体素子やパッケージ等の材料と近似した熱膨張率と優れた熱伝導率とを兼ね備えている。本発明では、これらの合金の基板を樹脂で接合する際の接合強度を改善するために、この合金からなる母材の樹脂と接合すべき面にAlを主成分とする被覆層を設け、この被覆層の結晶粒子の粒径を0.1〜10μmに制御する。また、この被覆層の表面には、自然酸化による酸化層が10〜800Åの厚みに形成されている。
【0016】
前述したように、樹脂接合強度は樹脂の−OH基と金属表面の−O基の水素結合、及び材料同士のアンカー効果により発生している。温度サイクル試験、PCT試験、HAST試験といった信頼性試験を経た後にも、充分な樹脂接合強度を保持するためには、中でも特にアンカー効果が重要であることが判った。このアンカー効果を得るためには、従来から表面粗さ等のマクロ的指標が用いられてきたが、本発明者らは表面状態を検討した結果、むしろ結晶粒径等のミクロ的指標がアンカー効果と深く関係することを突き止めた。
【0017】
即ち、蒸着等により母材上にAl又はAl合金の被覆層を形成すると、多角形型のAlを含む結晶粒子が生成される。これらの結晶粒間には1μm以下の微小な段差が存在するが、この段差は表面粗さ測定時には検出できないものである。しかし、この結晶粒子と、その結晶間の微小な段差が、充分なアンカー効果を生み出し、優れた樹脂接合強度が達成されるのである。
【0018】
具体的には、結晶粒径を0.1〜10μmの範囲に制御することにより、充分なアンカー効果を生み出すことができる。結晶粒径が0.1μmより小さくなると、接合に用いる樹脂が結晶間に充分に入り込むことができないために空孔が生じやすくなり、この空孔が起点となって接合部の破壊が生じやすい。また、結晶粒径が10μmより大きくなると、樹脂は結晶間に入り込むことができるが、単位面積当たりでアンカー効果に寄与する粒子が少なくなるため、充分な樹脂接合強度を得ることができない。
【0019】
上述のように充分なアンカー効果が得られる本発明の基板においても、表面に酸化層がない状態であると、樹脂との間に水素結合が生じないために充分な接合強度を保つことができない。しかし、積極的に酸化層を形成する必要はなく、Alを主成分とする被覆層の表面に自然酸化により形成される膜厚10〜800Å程度の酸化層が望ましい。尚、厚さ800Å以上の酸化層を形成すると、樹脂と酸化層との間の接合強度は問題ないが、金属の酸化層は脆いため酸化層と母材金属との間の接合強度を保つことができない。また、Al被覆層上に自然酸化によって形成された10〜800Åの酸化層は、母材の導電性を損なうことがない。即ち、積極的に酸化層を形成しないことにより、母材であるCu−W及び/又は−Mo合金の導電性は保証される。
【0020】
かかる本発明の基板を接合するための樹脂としては、例えば、銀フィラーやシリカ等のセラミックフィラーが添加されたエポキシ樹脂、ヤング率を低下させるためにシリコーン樹脂を添加したエポキシ樹脂、これらの添加を行っていないエポキシ樹脂、前述のような添加を行ったポリイミド樹脂、添加を行っていないポリイミド樹脂、前述のような添加を行ったフェノール樹脂、添加を行っていないフェノール樹脂、前述のような添加を行ったポリエステル樹脂、添加を行っていないポリエステル樹脂、前述のような添加を行ったシリコーン樹脂、添加を行っていないシリコーン樹脂等が挙げられる。
【0021】
Cu−W及び/又は−Mo合金の母材表面に形成する被覆層としては、Al又はAl合金のいずれでもよい。ただし、Al合金の被覆層は膜形成時に組成の制御が困難であるうえ、母材との密着性にばらつきが生じやすいので、純度99.9重量%以上が好ましく、更に99.99重量%以上のAlが母材との密着度のばらつきが生じないこと等から特に好ましい。また、被覆層の膜厚は1〜100μmが好ましく、1〜20μmが更に好ましい。この被覆層の膜厚が1μmより薄いと、アンカー効果を生み出すのに充分な構造を形成できないことがあり、逆に100μmより厚ければ層内での破壊が生じやすくなるからである。尚、膜厚が20μmより厚くなると膜形成に手間がかかるので、通常は1〜20μmとする。
【0022】
次に、Alを主成分とする被覆層の形成方法について述べる。被覆層の形成方法としては、真空蒸着法が代表的な方法である。まず、母材を蒸着用真空チャンバーに入れ、蒸着前にチャンバー内を真空排気する。この時の真空度は、形成されるAl被覆層の性状に影響を与える。即ち、真空排気時の真空度は10-5Torr以下が好ましく、これ以上の真空度であると蒸着中に母材から付着ガスが放出され、形成されるAlの結晶粒径が0.1μm未満にまで小さくなる傾向にある。
【0023】
真空排気後Alの蒸着を行うが、蒸着源としては純度99.9重量%以上のAlを用いるのが好ましい。純度が99重量%程度のAl又はAl合金では、組成の制御が困難であり、且つ母材との密着性のばらつきが生じやすい。また、蒸着中の真空度は10-3Torr以下にするのが好ましい。これ以上の真空度であると、形成されるAl粒径が0.1μmよりも小さくなるからである。母材は蒸着中特に加熱してもしなくてもよいが、加熱しない場合でも蒸着中に表面温度が100〜200℃程度になるのが普通である。
【0024】
また、被覆層の形成方法として、有機溶媒中に分散させたAl粉末を、母材にスクリーン印刷法により印刷するか又は浸漬により塗布した後、真空もしくは不活性又は還元性雰囲気中で焼結することによっても得ることができる。更には、不活性もしくは還元性ガスを用いた溶射によりAl膜を形成し、真空もしくは不活性又は還元性雰囲気中で焼結することも可能である。これらの方法においても、所望の結晶粒径のAl被覆層を得るためには、焼結中の雰囲気が非常に重要にである。即ち、真空の場合には上記蒸着法と同様であるが、不活性雰囲気及び還元性雰囲気の場合にも母材から放出される酸素等の付着ガスにより、形成されるAlの粒径が0.1μm未満にまで小さくなるからである。従って、これらの原因となる不純物ガスは、一般的に500ppm以下に制御する必要がある。
【0025】
上記被覆層を形成する母材の表面性状としては、表面粗さをJIS規定のRmaxで0.1〜20μmの範囲にコントロールするのが好ましい。表面粗さがRmaxで0.1μmより小さいと、上述のような被覆層構造を形成しても充分なアンカー効果を得ることが困難である。また、Rmaxが20μmより粗いと、吸着ガスが多くなり、被覆層形成時に酸素を放出する量が多くなるため、上記の10-3Torr以下の真空度を得ることが困難になり、被覆層の結晶粒径が0.1μmより小さくなったり、母材との密着が低くなったりする。しかしながら、通常はRmaxが8μmより粗くなると、樹脂接合を施したときに樹脂と接合表面との間に空隙が生じやすくなり、接合強度のばらつきが大きくなるため、最大でもRmaxを8μmとすることが更に好ましい。
【0026】
また、母材の表面粗さの条件を満たすために、母材表面に生じた孔の深さを100μm以下にすることが望ましい。孔の深さが100μmより深くなると、前述の吸着ガスが多くなるとともに、母材上に被覆層を均一な厚みで形成することが困難になり、表面にピットが生じやすい。また、接合のための樹脂が充分に回り込みにくくなり、充分な接合強度を保つことができないからである。
【0027】
上述した被覆層を形成する母材は、従来から基板材料として使用されているW及び/又はMoとCuとを主成分とする合金あり、例えば特開昭59−21032号公報や特開昭59−46050号公報等に記載されている。このW及び/又はMoとCuを主成分とする合金は、半導体素子やパッケージ等の材料と近似した熱膨張率と優れた熱伝導率とを兼ね備え、特にCuの含有量が5〜40重量%の範囲が好ましい。例えば、上記合金はCu含有量が5〜40重量%の範囲で、熱膨張率が通常5〜12×10-6/℃となる。一方、Si、Ge、GaAs等の現在汎用の半導体素子の熱膨張率は3〜4×10-6/℃程度、また基板に接合して用いられるパッケージ部材の熱膨張率は現在汎用のセラミックパッケージで4〜10×10-6/℃程度である。これらの関係から、W及び/又はMoとCuを主成分とする合金のCuの含有量は上記5〜40重量%の範囲が好ましい。
【0028】
また、これらのW及び/又はMoとCuを主成分とする合金は、W粉末及び/又はMo粉末にCu粉末を加えて焼結し、得られたスケルトンにCuを溶浸する溶浸法によるか、又はW粉末及び/又はMo粉末とCu粉末の成形体を焼結する焼結法によって製造することができる。
【0029】
【実施例】
実施例1
溶浸法により密度が実質的に100%となるように、各種銅組成にて、銅−タングステン合金、銅−モリブデン合金を製造した。得られた銅−タングステン合金は、試料1が10重量%Cu−W、試料2が15重量%Cu−W、試料3が20重量%Cu−Wである。また、銅−モリブデン合金は、試料4として10重量%Cu−Mo、試料5として15重量%Cu−Mo、及び試料6として20重量%Cu−Moである。
【0030】
これらの各合金を、縦100mm×横25mm×厚み2mmの板状に加工した後、表面に研削加工またはブラスト加工を施して、全ての試料について表面粗さがRmaxで1μmとなるように加工した。得られた各基材の断面をSEM観察することにより、表面に形成されている孔の深さを測定したところ、表1に示すように全ての基材において1μm以下であった。
【0031】
得られた各基材の一面をに、蒸着法によりAlの被覆層を形成した。即ち、基材を蒸着用真空チャンバーに投入し、10-5Torr以下の真空度になるまで真空排気した後、蒸着源として純度99.9重量%以上のAlを用いて、全ての試料についてAl被覆層を2μmの膜厚に蒸着した。蒸着中の真空度は10-3Torr〜10-5Torrの範囲に制御し、このときの基材表面の温度は100〜200℃あった。
【0032】
各基材上に形成されたAl被覆層の厚み、及び結晶粒径は下記表1に示す通りであった。また、Al被覆層上に自然酸化により形成された酸化層の膜厚をマイクロオージェ電子分光法で測定し、その結果を表1に併せて示した。
【0033】
【表1】
【0034】
このように作成した各試料の樹脂接合強度を測定するために、JIS K 6850に基づいて評価を行った。使用した樹脂は銀フィラーを70重量%含有している液状のエポキシ樹脂であり、図1に示すように、2つの試料基板Aの各一端に樹脂Bを厚さ25μmとなるように塗布し、2つの試料基板A同士を接合して、180℃で1時間硬化させた。この硬化後、150℃で24時間の乾燥を施して試験片とした。
【0035】
得られたJIS K 6850の各試験片について、その初期接合強度と共に、温度サイクル試験後、PCT試験(Pressure Cooker Test)後、及びHAST試験(Highly Accelerated Stress Test)後、それぞれ接合強度を測定し、結果を表2に示した。尚、温度サイクル試験は、150℃の雰囲気中に30分及び−65℃に30分さらすサイクルを、100サイクル行った。PCT試験は、121℃×100%RH×2atmの不飽和型のPCT試験とした。また、HAST試験は、125℃×85%RH×2atmの試験条件とした。
【0036】
接合強度の測定は、精密万能試験機(オートグラフ)を用いて行った。即ち、図1に示すごとく、2つの試料基板Aを接合した試験片の両端に設けたつかみ部Cを試験機のつかみ具で把持し、試験片の長軸とつかみ具の中心線が一直線上になるように注意しながら、50mm/minの速度で試験片を長軸方向に引っ張った。試験片が破壊するときの最大荷重を記録し、この値を試験片の樹脂接着部分の面積で割り、接合強度とした。尚、試験片の破壊モードは樹脂接着部が破壊するものであった。
【0037】
【表2】
【0038】
上記の結果から分かるように、各試料とも初期接合強度、信頼性試験後の接合強度ともに、0.5kgf/mm2以上の良好な接合強度を発揮し得る。参考のために、接合に用いた樹脂単体の引張強度を測定した。即ち、液状樹脂をシート状に成形して180℃で1時間硬化し、硬化後150℃で24時間乾燥した。乾燥後の樹脂の強度は2kgf/mm2、100サイクルの温度サイクル後は1.6kgf/mm2、100時間のPCT試験後は1.2kgf/mm2、100時間のHAST試験後は1.3kgf/mm2であった。また、1000サイクルの温度サイクル後は1.0kgf/mm2、300時間のPCT試験後は0.7kgf/mm2、300時間のHAST試験後は0.9kgf/mm2であった。
【0039】
尚、樹脂接合強度として基本的に要求されるのは、樹脂接合時の強度であり、これが一般的に剪断強度で0.5kgf/mm2以上であれば問題ない。ただし、これに加えて温度サイクル試験、PCT試験、HAST試験の初期段階での剪断強度が重要となる。例えば、温度サイクル試験の初期100サイクル後、若しくはPCT又はHAST試験の初期100時間後等であり、このときも剪断強度で0.5kgf/mm2以上あれば全く問題がなく、充分実用に供することができる。ただし、まれに温度サイクル試験で1000サイクル後や、PCT又はHAST試験では300時間後の剪断強度が問われることがある。この領域では接合に用いる樹脂自体の劣化も生じているため、要求される剪断強度は前述ほどは高くなく、通常は0.3kgf/mm2を越えるレベルとされる。
【0040】
このように、半導体装置用基板に要求されるのは、樹脂との初期接合強度と、温度サイクル試験、PCT試験及びHAST試験の初期段階での接合強度である。ただし、上記のように温度サイクル試験の1000サイクル後や、PCT及びHAST試験での300時間後においても、要求剪断強度を満足することが好ましい。
【0041】
比較例1
上記実施例1と同様な方法で、上記試料1〜6に相当するCu−W合金、Cu−Mo合金を製造した。これらの各合金上にAl被覆層を蒸着する際に、真空度を10-2Torr〜10-3Torrとした以外は、実施例1と同様な方法でAl被覆層を形成した。得られた各試料1’〜6’について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果をAl被覆層の結晶粒径と共に下記表3に示した。
【0042】
【表3】
【0043】
上記結果から分かるように、各試料とも初期接合強度については問題ないが、信頼性試験後の接合強度の劣化が著しく、特にPCT及びHAST試験での100時間後を含めて接合強度はいずれも0.5kgf/mm2以下となり、実用可能な樹脂接合強度を保持することができなかった。
【0044】
実施例2
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。次に、この合金上に実施例1と同様にAl被覆層を形成したが、その際に真空度を10-2Torr〜10-6Torrとすることにより、Al被覆層の結晶粒径を下記表4に示すごとく変化させた。尚、全ての試料において、合金表面のRmaxは1μm、孔深さは0.9μm、及びAl被覆層の膜厚は2μmであり、その上の自然酸化層の膜厚は500Åである。
【0045】
得られた各試料について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて接合強度を測定し、その結果を表4に併せて示した。表4の結果から分かるように、Al被覆層の結晶粒径が0.1〜10μmの試料は、信頼性試験後も0.5Kgf/mm2以上と充分な樹脂接合性を保っている。しかし、結晶粒径がこの範囲以外の試料は、信頼性試験後の樹脂接合強度の劣化が著しく、特にPCT及びHAST試験後の接合強度は0.5kgf/mm2以下となり、充分な接合強度を保つことができなかった。
【0046】
【表4】
【0047】
実施例3
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。得られた合金にブラスト処理を施し、その時間を調節することにより表面に存在する孔深さを下記表5に示すごとく変化させた。次に、実施例1と同様な方法でAl被覆層を形成したが、孔深さが200μm以上のものは孔内に吸着されたガスが真空系内に拡散し、成膜中に10-3Torr〜10-5Torrの真空度を保つことができず、10-2Torr〜10-3Torrとなった。
【0048】
【表5】
【0049】
得られた各試料について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果を表6に示した。表6の結果より分かるように、孔深さが100μm以下のものは信頼性試験後も0.5kgf/mm2以上と充分な樹脂接合性を保っているが、孔深さが100μmを越える試料は300時間の信頼性試験後の樹脂接合強度の劣化が著しく、特に300時間のPCT及びHAST試験後の接合強度は0.5kgf/mm2以下となった。
【0050】
【表6】
【0051】
実施例4
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。その後、各合金に施すブラスト処理の時間を調節することにより、その表面粗さRmaxを下記表7に示すように変化させた。次に、実施例1と同様な方法で、各合金上にAl被覆層を形成し、その表面を自然酸化させた。各試料における合金表面のRmaxと孔深さ、Al被覆層の厚さと結晶粒径、及び酸化層の厚さを表7に示した。
【0052】
【表7】
【0053】
次に、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果を表8に示した。その結果から分かるように、Al被覆層の結晶粒径が0.1〜10μmの範囲内でも、Rmaxが0.1μmより小さいか又は100μmより大きい試料は、PCT及びHAST試験の初期(100時間まで)段階では接合強度が実用上支障のない0.5kgf/mm2以上であったが、特に300時間のPCT及びHAST試験後の接合強度は0.5kgf/mm2以下となり、充分な接合強度を保つことができなかった。
【0054】
【表8】
【0055】
また、上記の実施例でRmaxが8μm近傍の試料も確認したが、8μmを越えると接合強度値のレベルには問題がないものの、そのバラツキが大きくなることが分かった。更に、PCT試験及びHAST試験で300時間を越える長時間の耐久性を確認したところ、これらRmaxが8μmの試料の中で、接合強度が0.3kgf/mm2以下のものが10%未満の割合で確認された。
【0056】
比較例2
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。この合金上に、実施例1と同様な方法でAl被覆層を形成した。尚、合金表面に形成された孔深さは0.9μm、その表面のRmaxは1μmであり、Al被覆層の厚さは2μm、その結晶粒径は1.0μmであった。
【0057】
その後、大気炉中300℃にて加熱することにより、Al被覆層上に膜厚1500Åの酸化膜を形成し、これを試料22とした。また、同様に製造したAl被覆層の上に、酸化層として厚さ500Åのアルマイト層を形成し、これを試料23とした。これらの各試料22及び23について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果を下記表9に示した。
【0058】
【表9】
【0059】
加熱酸化により形成した厚い酸化層を有する試料22では、信頼性試験後の樹脂接合強度の劣化が著しく、全て接合強度が0.5kgf/mm2以下となり、充分な接合強度を保つことができなかった。尚、試料22の破壊モードは、他の実施例が全て樹脂とAl被覆層の界面であるのに対して、酸化膜とAl被覆層の界面であった。
【0060】
一方、酸化層としてアルマイト層を形成した試料23では、初期接合強度、信頼性試験後の接合強度とも、0.5kgf/mm2以上の良好な接合強度を保持できることが分かるが、表面にアルマイト処理を施したためにCu−W合金の導電性は失なわれた。
【0061】
実施例5
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。この合金表面のRmaxは1μm、孔深さは0.9μmであった。次に、この合金上に、実施例1と同様な方法でAl被覆層を形成し、そのAl被覆層の膜厚を下記表10に示すように変化させた。尚、各試料とも、Al被覆層の結晶粒径は1.0μmであった。また、各Al被覆層の表面に自然酸化により形成された酸化層の膜厚は、全て500Åであった。
【0062】
その後、各試料について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果を表10に併せて示した。
【0063】
【表10】
【0064】
上記の結果から分かるように、Al被覆層の厚さが0.1μmより小さい試料及び100μmより大きい試料では、信頼性試験後の樹脂接合強度の劣化が著しく、PCT及びHAST試験100時間後の接合強度は0.5kgf/mm2以上で実用上問題はないものの、特に300時間の同試験後の樹脂接合強度は0.3kgf/mm2以下となり、最も望ましい信頼性レベルは達成できなかった。尚、Al被覆層の厚さが100μmより大きい試料の破壊モードは、全てAl被覆層内の破壊であった。また、膜厚100μmのAl被覆層の形成には、10時間以上の蒸着時間が必要であった。更に、上記実施例において、Al被覆層の膜厚20μm近傍の試料も別途試行したが、その膜形成時間は1時間程度であり、厚み100μmのものと評価値に殆ど差異はなかった。従って、生産性を考慮すると、Al被覆層の厚みは20μm程度で充分である。
【0065】
実施例6
上記実施例1と同様な方法で、10重量%Cu−W合金を製造した。その後、各合金の表面に、下記表11に示すように、試料ごとに異なる組成のAl被覆層を全て厚さ2μmに形成した。尚、上記合金の表面粗さRmaxは全て1μm、孔深さは全て0.9μmであり、Al被覆層の結晶粒径は全て1.0μm、及びAl被覆層上の自然酸化層の厚さは全て500Åであった。
【0066】
【表11】
試料29:99重量%Al−Mg合金
試料30:99重量%Al−Mn合金
試料31:99重量%Al−Si合金
試料32:99重量%Al−Cu合金
試料33:99重量%Al−Cu−Si合金
試料34:90重量%Al−Mg合金
試料35:90重量%Al−Mn合金
試料36:90重量%Al−Si合金
試料37:90重量%Al−Cu合金
試料38:ジュラルミン(94.5重量%Al−4重量%Cu−0.5重量%Mg−0.5重量%Mn−残部Fe及びSi)
【0067】
上記各試料はAl被覆層の組成毎に50ケずつ用意したが、その組成は50ケの中でばらついた。この中でも以上の試料組成に近いものを各10ケずつ選び、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定した。その結果を、下記表12に示した。
【0068】
【表12】
【0069】
この結果より、初期接合強度、及び信頼性試験後の接合強度とも、0.5kgf/mm2以上の良好な接合強度が得られることが分かる。尚、Al含有量の少ない試料34〜38では、Alが99重量%の試料29〜33に比べると、長時間での信頼性試験後の接合強度レベルは低いものの、0.5kgf/mm2以上の接合強度が確保できることが分かる。
【0070】
実施例7
上記実施例1と同様にして、50重量%Cu−W合金を製造し、その後厚さ2μmのAl被覆層を次の方法で形成した。即ち、試料39では有機溶媒中に分散させたAl粉末をスクリーン印刷法により50μm塗布し、窒素雰囲気下に600℃で1時間焼結した。試料40では有機溶媒中に分散させたAl粉末に焼結体を浸漬して50μm塗布し、同様に焼結した。試料41ではAl粉末を不活性ガスを用いた溶射により50μm塗布し、同様に焼結した。
【0071】
その後、各試料について、実施例1と同様の樹脂を用いてJIS K 6850に基づいて樹脂接合強度を測定し、その結果を下記表13に示した。尚、各合金のRmaxは全て1μm、その表面に形成された孔深さは全て0.9μm、Al被覆層の結晶粒径は全て1.0μm、及びAl被覆層上の自然酸化層の厚さは全て500Åであった。
【0072】
【表13】
【0073】
上記の結果から、上記のいずれの方法によって形成したAl被覆層をもつ試料であっても、初期接合強度及び信頼性試験後の接合強度とも0.5kgf/mm2以上であり、良好な接合強度を保持できることが分かる。
【0074】
実施例8
上記実施例1と同様にして、Cu−W合金又はCu−Mo合金を製造し、その合金を基材として、その表面にAl被覆層を形成し、更にその上に自然酸化による酸化層が形成された半導体装置用基板を得た。この本発明の基板を用いて、図2〜8に示すICパッケージを作製した。
【0075】
図2にICパッケージでは、本発明の基板1のAl被覆層(図示せず、以下同じ)のある表面とパッケージ本体2とが、樹脂3により接合されている。パッケージ本体2の中央部には、半導体チップ4が樹脂などの接合材5により接合搭載されるダイアタッチ部6を備え、このダイアタッチ部6に搭載された半導体チップ4と外部回路との電気的接続のために、半導体チップ4のパッドにボンディングワイヤー7の一端が接続され、ボンディングワイヤー7の他端はパッケージ本体2に形成された配線に接続され、この配線を介してパッケージ本体2に取り付けられた外部回路接続用の金属リードピン8に接続されている。尚、半導体チップ4の搭載後、パッケージ本体2には蓋9が被着される。
【0076】
図3のICパッケージは、図2のパッケージと比較して、半導体チップ4が基板1に樹脂などの接合材5により直接搭載されている点が異なる。即ち、パッケージ本体2はダイアタッチ部6にあたる底面が開口しており、この開口面を覆うように反対側から基板1が接合材5により接合され、基板1に搭載された半導体チップ4がダイアタッチ部6に収納されている。従って、このICパッケージでは、本発明の基板1のAl被覆層を設けた表面が、パッケージ本体1及び半導体チップ4とそれぞれ樹脂接合されている。
【0077】
このように半導体チップ4を基板1に直接搭載する構造のICパッケージにおいては、半導体チップ4を搭載する側の基板1の形状は特に制限されず、例えば図4に示すように、凸状の段付き形状とすることもできる。尚、図4において、その他の構成は図2及び図3の場合と同様である。
【0078】
以上の図2〜4におけるパッケージ本体2の材質は、特に制限されるものではなく、例えば現状で一般的に用いられているアルミナ含有率90%前後のアルミナセラミック多層基板や、信号の高速処理に対応したガラスセラミックを含み且つ焼成温度が1000℃前後の低温焼成ガラスセラミック多層基板などのセラミック材からなるもの、あるいは安価で汎用性に対応したエポキシ樹脂やポリイミド樹脂、BTレジン等からなるプラスチック多層基板などのプラスチック材からなるものであってよい。
【0079】
ただし、これらのパッケージ本体2に対して用いる基板1の熱膨張率は、パッケージ本体2及び半導体チップ4の熱膨張率と整合が取れている必要がある。即ち、基板1の熱膨張率をパッケージ本体2の熱膨張率に近づけるか、若しくはパッケージ本体2と半導体チップ4の中間程度の熱膨張率とする必要があるが、この点で本発明の基板はこれらの整合性に優れている。
【0080】
また、外部回路と接合するためにパッケージ本体2に取り付けられた金属リードピン8の代わりに、図5及び図6に示すように、半田ボール10をパッケージ本体2に取り付けた構造のものがある。これらのICパッケージにおいても、本発明の基板1を使用して、そのAl被覆層を設けた表面を接合材5を用いて半導体チップ4に接合する。
【0081】
即ち、図5のパッケージでは、パッケージ本体2はCu箔回路配線12付きのポリイミドテープ11を有し、その中央部に半導体チップ4がTAB(TapeAutomated Bonding)実装により接合搭載され、パッケージ本体2を補強するためのサポートリング13が接合されている。また、図6のパッケージでは、外部回路に接続するための半田ボール10付きの配線基板14に、基板1に接合された半導体チップ4がそのパッドに形成された半田ボール10を介してFlip Chip実装され、その側面を半田チップ4を保護するための樹脂15で固めている。尚、図5及び図6のパッケージへの半導体チップ4の実装法は上記に限定されず、基板1についても平板形状に制限されず、キャップ形状などであっても良い。
【0082】
図7のICパッケージは樹脂モールドタイプであり、リードフレーム16に絶縁フィルム17を介して本発明の基板1が接合してある。この基板1のAl被覆層を備えた表面には、Agペーストなどの接合材5を介して半導体チップ4が接合され、リードフレーム16と半導体チップ4はトランスファーモールド法によりボンディングワイヤー7を含めてモールド樹脂18でモールドされている。尚、このICパッケージでは、基板1は一面を除いて全て樹脂接合されるため、これらの樹脂接合される面にはAl被覆層を形成する必要がある。
【0083】
これら図2〜図7のICパッケージでは、更に放熱性を向上させるために、一般に表面を陽極酸化処理したAlフィンを基板1に接合する場合がある。例えば図2のタイプのパッケージを例に説明すると、その基板1に図8に示すようにAlフィン19をシリコーン樹脂20等を介して接合する。更に、図2〜8のICパッケージにおいては、複数個の半導体チップを搭載するMCM(Multi Chip Module)タイプのパッケージにも当然適用可能である。
【0084】
尚、図2〜8のICパッケージににおいて、基板1との接合材5として使用される樹脂としては、Agフィラーやシリカ等のセラミックフィラーが添加されたエポキシ樹脂、フィラーが添加されていないエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、シリコーン樹脂などが挙げられるが、特にこれらに限定されるものではない。
【0085】
実際に、図2〜8の各ICパッケージに半導体チップ4を搭載して、温度サイクル試験100サイクル、PCT試験100時間、HAST試験100時間を実施した。その結果、Al被覆層を有するAl−SiC焼結体から構成された本発明の基板1を用いたICパッケージでは、異常動作が全く起こらなかった。しかし、Al被覆層を形成しなかったAl−SiC焼結体からなる基板を用いたICパッケージでは、接合用の樹脂にクラックの発生が認められ、このクラックに起因してパッケージの熱抵抗が増加したことにより、ICに異常動作が生じることが認められた。
【0086】
【発明の効果】
本発明によれば、熱伝導率と熱膨張率に優れたW及び/又はMoとCuを主成分とする合金からなる基板材料について、樹脂を用いて他の部材と接合する際の接合性が改善され、優れた樹脂接合強度を有しており、温度サイクル試験等の信頼性信頼性後においても実用上十分な樹脂接合強度を保持し得る半導体装置用基板を提供することができる。
【図面の簡単な説明】
【図1】樹脂接合強度の測定に用いる試験片を示す断面図である。
【図2】本発明の半導体装置用基板を用いたICパッケージの一具体例を示す概略の断面図である。
【図3】本発明の半導体装置用基板を用いたICパッケージの他の具体例を示す概略の断面図である。
【図4】本発明の半導体装置用基板を用いたICパッケージの更に別の具体例を示す概略の断面図である。
【図5】本発明の半導体装置用基板を用いた半田ボールを有するICパッケージの一具体例を示す概略の断面図である。
【図6】本発明の半導体装置用基板を用いた半田ボールを有するICパッケージの他の具体例を示す概略の断面図である。
【図7】本発明の半導体装置用基板を用いたモールドタイプのICパッケージの一具体例を示す概略の断面図である。
【図8】本発明の半導体装置用基板にAlフィンを接合したICパッケージの一具体例を示す概略の断面図である。
【符号の説明】
A 試料基板
B 樹脂
C つかみ部
1 基板
2 パッケージ本体
3 樹脂
4 半導体チップ
5 接合材
6 ダイアタッチ部
7 ボンディングワイヤー
8 キンゾクリードピン
9 蓋
10 半田ボール
11 ポリイミドテープ
12 Cu箔回路配線
13 サポートリング
14 配線基板
15 樹脂
16 リードフレーム
17 絶縁フィルム
18 モールド樹脂
19 Alフィン
20 シリコーン樹脂
Claims (7)
- W及び/又はMoとCuとを主成分とする合金からなる基材と、該基材の少なくとも一面に形成された、Alを主成分とし、粒径が0.1〜10μmのAlを含む結晶粒子からなる被覆層と、該被覆層の表面の厚さ10〜800Åの酸化層とを有することを特徴とする半導体装置用基板。
- 前記合金はCuを5〜40重量%含有することを特徴とする、請求項1に記載の半導体装置用基板。
- 前記被覆層を形成する基材の表面は、表面粗さがRmaxで0.1〜20μmであることを特徴とする、請求項1又は2に記載の半導体装置用基板。
- 前記被覆層を形成する基材表面に存在する孔の深さが100μm以下であることを特徴とする、請求項1〜3のいずれかに記載の半導体装置用基板。
- 前記被覆層は純度99.9重量%以上のAlであることを特徴とする、請求項1〜4のいずれかに記載の半導体装置用基板。
- 前記被覆層は厚みが1〜100μmであることを特徴とする、請求項1〜5のいずれかに記載の半導体装置用基板。
- 請求項1〜6のいずれかに記載の半導体装置用基板を用いた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08490597A JP3814924B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08490597A JP3814924B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10284643A JPH10284643A (ja) | 1998-10-23 |
JP3814924B2 true JP3814924B2 (ja) | 2006-08-30 |
Family
ID=13843761
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08490597A Expired - Fee Related JP3814924B2 (ja) | 1997-04-03 | 1997-04-03 | 半導体装置用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3814924B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4574071B2 (ja) * | 2001-06-25 | 2010-11-04 | 京セラ株式会社 | 放熱部材および半導体素子収納用パッケージ |
JP2004104074A (ja) * | 2002-07-17 | 2004-04-02 | Sumitomo Electric Ind Ltd | 半導体装置用部材 |
JP4382547B2 (ja) | 2004-03-24 | 2009-12-16 | 株式会社アライドマテリアル | 半導体装置用基板と半導体装置 |
JP5108423B2 (ja) * | 2007-09-06 | 2012-12-26 | Fdkエナジー株式会社 | アルカリ電池 |
JP2016012692A (ja) * | 2014-06-30 | 2016-01-21 | 富士電機株式会社 | 電子部品の樹脂パッケージの形成方法 |
JP7362761B2 (ja) * | 2019-10-31 | 2023-10-17 | 京セラ株式会社 | 光導波路パッケージおよび発光装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07100850B2 (ja) * | 1984-01-27 | 1995-11-01 | 日立電線株式会社 | Al蒸着膜の形成方法 |
DE69128601T2 (de) * | 1990-10-26 | 1998-06-04 | Sumitomo Electric Industries | Verfahren zum Herstellen von wärmestrahlender Substraten zum Montieren von Halbleitern und gemäss diesem Verfahren hergestellte Halbleiterpackung |
JPH05211248A (ja) * | 1991-10-28 | 1993-08-20 | Sumitomo Electric Ind Ltd | 半導体搭載用複合放熱基板及びその製造方法 |
JP2984116B2 (ja) * | 1991-10-30 | 1999-11-29 | 日新製鋼株式会社 | 半導体素子搭載基板 |
JPH0786450A (ja) * | 1993-09-17 | 1995-03-31 | Shinko Electric Ind Co Ltd | 半導体装置用回路基板の製造方法 |
JP3493833B2 (ja) * | 1995-10-09 | 2004-02-03 | 住友電気工業株式会社 | 半導体素子搭載用プラスチックパッケージおよびその製造方法 |
-
1997
- 1997-04-03 JP JP08490597A patent/JP3814924B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10284643A (ja) | 1998-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4080030B2 (ja) | 半導体基板材料、半導体基板、半導体装置、及びその製造方法 | |
US4830820A (en) | Method for producing material for semiconductor device | |
JP3493844B2 (ja) | 半導体基板材料とその製造方法及び該基板を用いた半導体装置 | |
JP3126977B2 (ja) | 補強された直接結合銅構造体 | |
KR910007016B1 (ko) | 반도체 장치용 부품간의 접속 구조물 | |
JP3845925B2 (ja) | 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法 | |
WO2017126344A1 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
US6783867B2 (en) | Member for semiconductor device using an aluminum nitride substrate material, and method of manufacturing the same | |
US5326623A (en) | Circuit board | |
JP3814924B2 (ja) | 半導体装置用基板 | |
US6011305A (en) | Semiconductor device having metal alloy for electrodes | |
JP2004104074A (ja) | 半導体装置用部材 | |
JP2002231850A (ja) | 半導体素子収納用配線基板 | |
JPS5933851A (ja) | 気密封止半導体容器 | |
JPH07105464B2 (ja) | 半導体素子搭載用半導体装置 | |
JP2650044B2 (ja) | 半導体装置用部品間の接続構造 | |
JP2735708B2 (ja) | セラミック配線基板 | |
JPH0786444A (ja) | 半導体用複合放熱基板の製造方法 | |
JP2764340B2 (ja) | 半導体素子収納用パッケージ | |
JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
JP4071893B2 (ja) | 配線基板およびその実装構造 | |
JPS63289950A (ja) | 半導体用パツケ−ジ | |
JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
JP3559457B2 (ja) | ロウ材 | |
JP2813073B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |