JP4574071B2 - 放熱部材および半導体素子収納用パッケージ - Google Patents

放熱部材および半導体素子収納用パッケージ Download PDF

Info

Publication number
JP4574071B2
JP4574071B2 JP2001191962A JP2001191962A JP4574071B2 JP 4574071 B2 JP4574071 B2 JP 4574071B2 JP 2001191962 A JP2001191962 A JP 2001191962A JP 2001191962 A JP2001191962 A JP 2001191962A JP 4574071 B2 JP4574071 B2 JP 4574071B2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal particles
heat
heat radiating
radiating member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001191962A
Other languages
English (en)
Other versions
JP2003007940A (ja
Inventor
義博 芭蕉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001191962A priority Critical patent/JP4574071B2/ja
Publication of JP2003007940A publication Critical patent/JP2003007940A/ja
Application granted granted Critical
Publication of JP4574071B2 publication Critical patent/JP4574071B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子から発生する熱を効果的に外部へ伝熱するための放熱部材およびその放熱部材を用いた半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
近年、半導体素子の高集積化・高速化に伴い、半導体素子から発生する熱量が増加しており、これらの半導体素子を正常に動作させるために半導体素子から発生する熱をいかに放散させるかが問題になっている。
【0003】
その対策として、銅とその他の金属とからなる高熱伝導複合体が放熱部材として用いられている。この放熱部材は、半導体素子を搭載する絶縁基体の裏面に接合したり、あるいは半導体素子を直接搭載することにより、半導体素子に発生する熱をこの放熱部材を介して外部へ放熱させるものである。
【0004】
一般に、銅とその他の金属とからなる放熱部材は、例えば銅とタングステンとの場合、それぞれの金属粉末を原料とする粉末焼成法や、タングステンの焼結体に銅を含浸させる含浸法により形成される。通常、銅−タングステン複合体は、半導体素子や絶縁基体との熱膨張差を小さくするために5〜20重量%程度の銅を含有しており、その熱伝導率は150から200W/mKである。
【0005】
これに対し、近年の半導体素子のさらなる高集積化・高速化に伴いさらに高熱伝導性を有する材料が必要となってきており、その結果、銅の含有率をさらに増加させることにより熱伝導率を向上させた放熱部材が提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、前述の放熱部材において熱伝導率を向上させるために銅の含有率を増加させた場合、銅の含有率の増加に伴い熱膨張率が大きくなり、その結果、半導体素子を搭載する絶縁基体あるいは半導体素子との熱膨張率差が大きくなることによって放熱部材と絶縁基体や絶縁枠体あるいは半導体素子との接合界面に高い熱ストレスが発生し、高熱伝導複合体と絶縁基体との剥離や半導体素子の剥離または破壊が発生するという問題点があった。
【0007】
本発明は、上記従来技術における問題点を解決すべく完成されたものであり、その目的は、熱膨張率を大きくさせることなく熱伝導率を向上させた放熱部材であって、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない、高い信頼性を有する半導体素子収納用パッケージに好適な放熱部材を提供することにある。
【0008】
また、本発明の目的は、熱膨張率を大きくさせることなく熱伝導率を向上させた放熱部材を具備し、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することにある。
【0009】
【課題を解決するための手段】
本発明の放熱部材は、少なくとも1種類の金属粒子と該金属粒子間の空隙を埋める銅とから成る板状体から成り、前記金属粒子の粒径が厚み方向の中央部で小さくかつ表面側で大きいことを特徴とするものである。
【0010】
また、本発明の放熱部材は、上記構成において、前記金属粒子の組成比が65乃至95重量%であることを特徴とするものである。
【0011】
また、本発明の放熱部材は、上記構成において、前記金属粒子がタングステン、モリブデン、シリコンのうちの少なくとも1種類であることを特徴とするものである。
【0012】
本発明の半導体素子収納用パッケージは、主面の中央部に半導体素子の搭載部を有する上記本発明の放熱部材と、この放熱部材の主面上に前記搭載部を取り囲むようにして接合され、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁枠体と、この絶縁枠体に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とするものである。
【0013】
また、本発明の半導体素子収納用パッケージは、一方の主面の中央部に半導体素子の搭載部を有するとともに、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁基体と、この絶縁基体の他方の主面の前記搭載部と対向する部位に接合された上記本発明の放熱部材と、前記絶縁基体の一方の主面に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とするものである。
【0014】
本発明の放熱部材によれば、少なくとも1種類の金属粒子と該金属粒子間の空隙を埋める銅とから成る板状体から成り、前記金属粒子の粒径が厚み方向の中央部で小さくかつ表面側で大きいことから、放熱部材の中央部においては金属粒子間の空隙が狭くなることによって銅の比率が低くなり、その領域は放熱部材の表面付近と比べてより低い熱膨張率有することとなって、その結果、放熱部材全体の熱膨張率を下げることができる。一方、放熱部材の表面付近においては大きい伝熱ロスが発生する金属粒子同士の接触数が少なくなり、また、金属粒子間の空隙が大きくなることによってその空隙を埋める銅の比率が高くなることにより、その領域は中央部に比べてより高熱伝導率を有することとなって、半導体素子で発生した熱をより広く放熱部材の主面方向に拡散させることができ、その結果、半導体素子で発生した熱を効果的に放散させることができる。
【0015】
また、本発明の放熱部材によれば、放熱部材を構成する金属粒子の組成比が65乃至95重量%である場合、また金属粒子がタングステン、モリブデン、シリコンのうちの少なくとも1種類である場合には、放熱部材の熱伝導率を向上させると同時に低熱膨張を達成でき、その結果、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスを発生させない放熱部材を提供できる。
【0016】
また、本発明の半導体素子収納用パッケージによれば、主面の中央部に半導体素子の搭載部を有する上記構成の本発明の放熱部材と、この放熱部材の主面上に前記搭載部を取り囲むようにして接合され、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁枠体と、この絶縁枠体に前記搭載部を覆うように取着される蓋体とを具備した半導体素子収納用パッケージであって、熱膨張率を大きくさせることなく熱伝導率を向上させた本発明の放熱部材を具備することから、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することができる。
【0017】
また、本発明の半導体素子収納用パッケージによれば、一方の主面の中央部に半導体素子の搭載部を有するとともに、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁基体と、この絶縁基体の他方の主面の前記搭載部と対向する部位に接合された放熱部材と、前記絶縁基体の一方の主面に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とする半導体素子収納用パッケージであって、熱膨張率を大きくさせることなく熱伝導率を向上させた本発明の放熱部材を具備することから、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することができる。
【0018】
【発明の実施の形態】
以下、本発明を図面に基づいて詳細に説明する。
【0019】
図1は、本発明の放熱部材を具備した本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。図1において、1は放熱部材、2は放熱部材1の主面上に接合された、配線導体が形成された絶縁枠体、3は放熱部材1の主面の中央部に設けられた半導体素子の搭載部に搭載された半導体素子であり、4は外部リード端子、5は半導体素子3の電極と絶縁枠体2の配線導体を電気的に接続するためのボンディングワイヤ、6は絶縁枠体2に搭載部を覆うように取着された蓋体である。これら放熱部材1、絶縁枠体2および蓋体6で半導体素子収納用パッケージ7が構成される。
【0020】
放熱部材1は、半導体素子3から発生する熱を放散させる作用をなし、少なくとも1種類の金属粒子と銅とから成る高熱伝導複合体の板状体である。この放熱部材1における金属粒子は、放熱部材1の熱放散を高めるために高熱伝導率を有することが必要である。そのため金属粒子の熱伝導率は100W/mK以上であることが望ましい。
【0021】
また、金属粒子は放熱部材1と絶縁枠体2あるいは半導体素子3との接合界面に高い熱ストレスを発生させないために低熱膨張率を有することが必要である。
その熱膨張率は低いほど良く、特に5ppm以下であることが望ましい。
【0022】
また、金属粒子と銅とから成る放熱部材1内において、通常は金属粒子同士は溶融した銅で接合されることとなるために、この金属粒子は銅より高融点であることが必要である。
【0023】
そのような高熱伝導率を有し、また低熱膨張率を有すると同時に銅より高融点である金属粒子としては、それらの特性がとりわけ良好なタングステン・モリブデン・シリコンのうちの少なくとも1種類を用いることが望ましい。
【0024】
通常、放熱部材1の熱伝導率が高いほど、半導体素子3から発生する熱をより効率よく放散できる。また、放熱部材1が異なる熱伝導率の複数の材料からなる層構造を有する場合、最も効率よく熱を放散させるためには放熱部材1の主面方向に広く拡散させることが有効である。そのため、熱の発生する半導体素子3に最も近い層を高熱伝導材料にすることが望ましく、これについて本発明の放熱部材1においては、金属粒子の粒径を厚み方向の中央部で小さくかつ表面側で大きいものとしている。これにより、本発明の放熱部材1は、その表面側では大きい伝熱ロスが発生する原因となる金属粒子同士の接触数が少なくなり、また、金属粒子間の空隙が大きくなることによってその空隙を埋める銅の比率が高くなることにより、中央部に比べてより高熱伝導率を有することとなって、半導体素子で発生した熱をより広く放熱部材の主面方向に拡散させて効率よく放散させることができるものとなる。
【0025】
このような本発明の放熱部材1は、例えば、銅とタングステンからなる場合であれば、タングステンの金属粒子と銅粒子とを混合し板状体に成形した後、温度600℃から1000℃、また圧力50MPaから300MPa程度で加圧焼成することにより形成される。
【0026】
その際、使用するタングステン粒子の粒径を放熱部材1の厚み方向に沿って変化させることにより傾斜構造の放熱部材1を得ることができる。すなわち、放熱部材1を成形する型内にまず粒径の大きなタングステン粒子と銅粒子との混合粒子を配置し、その後、放熱部材1の厚み方向の中央付近までタングステン粒子の粒径が漸次小径化するよう配置する。また、中央付近からは逆にタングステン粒子の径が漸次大径化するよう配置する。その後、ホットプレス機等を用いてこれら積層された混合粒子を高温および高圧状態にすることにより、タングステン粒子の粒径が厚み方向の中央部で小さくかつ表面側で大きい放熱部材1を得ることができる。
【0027】
放熱部材1の厚み方向の中央部における金属粒子の粒径は、平均粒径が15μm以上の場合は、金属粒子間の空隙が大きくなることによってその空隙を埋める銅の比率が高くなり、放熱部材1全体の熱膨張率が高くなることによって半導体素子3の剥離または破壊が発生するという恐れがある。よって、放熱部材1の厚み方向の中央部における金属粒子の粒径は、平均粒径で15μm未満であることが望ましい。
【0028】
一方、放熱部材1の厚み方向の両方の表面側の金属粒子の粒径は、平均粒径で同じまたは5μm以内の差であることが望ましい。両方の表面側の金属粒子の平均粒径が5μm以上異なる場合は、金属粒子間の空隙を埋める銅の量も異なることとなるため、半導体素子3の発熱時に放熱部材1の厚み方向の両方の表面側それぞれの熱膨張量が異なることによって放熱部材1が大きくたわんでしまい、その結果、半導体素子3の剥離が発生することがある。
【0029】
なお、放熱部材1の表面側の金属粒子の最大粒径が100μmを超える場合は、放熱部材1表面の表面粗さが大きくなり、その結果、半導体素子3の搭載不良や絶縁枠体2との接合不良を引き起こす恐れがある。また、半導体素子3を搭載する際に半導体素子3と放熱部材1との接合部分に空気を巻き込む恐れがあり、その結果、半導体素子3で発生した熱を効果的に放散することができなくなる恐れもある。よって放熱部材1の表面側の金属粒子の最大粒径は100μm以内であることが望ましい。
【0030】
また、放熱部材1の表面側の金属粒子の平均粒径が30μm未満の場合は、放熱部材1の表面において大きい伝熱ロスが発生する金属粒子同士の接触数が多くなり、また金属粒子間の空隙が小さくなることによってその空隙を埋める銅の比率が低くなることにより、表面近傍の領域において高熱伝導率を有することが困難となり、半導体素子3で発生した熱をより広く放熱部材1の主面方向に拡散させることができなくなる傾向がある。よって、放熱部材1の表面側の金属粒子の粒径は、平均粒径で30μm以上であることが望ましい。
【0031】
絶縁枠体2は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス焼結体やエポキシ樹脂・ガラス−エポキシ樹脂複合体等の電気絶縁材料から成り、その内部および表面に半導体素子3の電極が電気的に接続される配線導体を有しており、放熱部材1の主面上にその搭載部を取り囲むようにして接合されている。
【0032】
この絶縁枠体2は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤・可塑剤・分散材等を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことにより、複数枚のセラミックグリーンシートを得て、しかる後、このセラミックグリーンシートに適当な打抜き加工を施すとともに、タングステン・モリブデン・マンガン・銅・銀・ニッケル・パラジウム・金等の金属材料粉末に適当な有機バインダ・溶剤を混合してなる導電ペーストをスクリーン印刷法等により所定パターンに印刷塗布することによって配線導体を形成後、このグリーンシートを必要に応じて複数枚上下に積層し、これを約1600℃の温度で焼成することによって製作される。
【0033】
次に、図2は本発明の放熱部材を具備した本発明の半導体素子収納用パッケージの実施の形態の他の例を示す断面図である。図2において、11は本発明の放熱部材、12は配線導体が形成された絶縁基体、13は絶縁基体12の一方の主面の中央部に設けられた半導体素子の搭載部に搭載された半導体素子であり、14は外部リード端子、15は半導体素子13の電極と絶縁基体12の配線導体とを電気的に接続するためのボンディングワイヤ、16は絶縁基体12に搭載部を覆うように取着された蓋体である。これら放熱部材11、絶縁基体12および蓋体16で半導体素子収納用パッケージ17が構成される。
【0034】
絶縁基体12の他方の主面の搭載部と対向する部位に接合された放熱部材11は、半導体素子13から発生し絶縁基体12を伝わってきた熱を放散させる作用をなし、少なくとも1種類の金属粒子と銅とから成る高熱伝導複合体の板状体である。この放熱部材11における金属粒子は、放熱部材11の熱放散を高めるために高熱伝導率を有することが必要である。そのため金属粒子の熱伝導率は100W/mK以上であることが望ましい。
【0035】
また、金属粒子は放熱部材11と絶縁体12あるいは半導体素子13との接合界面に高い熱ストレスを発生させないために低熱膨張率を有することが必要である。その熱膨張率は低いほど良く、特に5ppm以下であることが望ましい。
【0036】
絶縁基体12は、窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体等の高い熱伝導率を有する電気絶縁材料から成る略板状体であり、その一方の主面の中央部に半導体素子13の搭載部を有するとともに、内部および表面に半導体素子13の電極が電気的に接続される配線導体を有している。この絶縁基体12も前述の絶縁枠体2と同様の方法で作製される。
【0037】
なお、図2に示す例では、絶縁基体12の一方の主面の中央部の搭載部が絶縁基体12の凹部に設けられ、蓋体16が平板状であるが、絶縁基体12を略平板状としてその一方の主面の中央部に搭載部を設け、蓋体16を半導体素子13を覆うような凹状としてもよいことは言うまでもない。
【0038】
絶縁基体12には、半導体素子13の搭載部を有する主面とは反対側の他方の主面の搭載部と対向する部位に、放熱部材11が高熱伝導接着剤で接合される。これにより、半導体素子13が作動中に発した熱は、絶縁基体12を介して放熱部材11に伝えられ、放熱部材11から効率よく放散される。放熱部材11を絶縁基体12に接合するのに用いられる高熱伝導接着剤としては、銀-エポキシ等の樹脂や金ロウ・銀ロウ・アルミニウムロウ等のロウ材を用いることができる。
【0039】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。例えば、以上の実施の形態の例において放熱部材1・11は平板状の板状体であったが、さらに放熱効果を高めるために、放熱部材1においては半導体素子3の搭載部と反対側の主面に、また放熱部材11においては絶縁基体12に接合される側と反対側の主面に、放熱部材1・11の表面積を大きくすることを目的とした複数のフィン状の突起をもつフィン形状であっても構わない。
【0040】
【発明の効果】
以上のように、本発明の放熱部材によれば、少なくとも1種類の金属粒子と該金属粒子間の空隙を埋める銅とから成る板状体から成り、前記金属粒子の粒径が厚み方向の中央部で小さくかつ表面側で大きいことから、放熱部材の中央部においては金属粒子間の空隙が狭くなることによって銅の比率が低くなり、その領域は放熱部材の表面付近と比べてより低い熱膨張率を有することとなって、その結果、放熱部材全体の熱膨張率を下げることができる。一方、放熱部材の表面付近においては大きい伝熱ロスが発生する金属粒子同士の接触数が少なくなり、また、金属粒子間の空隙が大きくなることによってその空隙を埋める銅の比率が高くなることにより、その領域は中央部に比べてより高熱伝導率を有することとなって、半導体素子で発生した熱をより広く放熱部材の主面方向に拡散させることができ、その結果、半導体素子で発生した熱を効果的に放散させることができる。
【0041】
また、本発明の放熱部材によれば、放熱部材を構成する金属粒子の組成比が65乃至95重量%である場合、また金属粒子がタングステン、モリブデン、シリコンのうちの少なくとも1種類である場合には、放熱部材の熱伝導率を向上させると同時に低熱膨張を達成でき、その結果、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスを発生させない放熱部材を提供できる。
【0042】
また、本発明の半導体素子収納用パッケージによれば、主面の中央部に半導体素子の搭載部を有する上記構成の本発明の放熱部材と、この放熱部材の主面上に前記搭載部を取り囲むようにして接合され、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁枠体と、この絶縁枠体に前記搭載部を覆うように取着される蓋体とを具備した半導体素子収納用パッケージであって、熱膨張率を大きくさせることなく熱伝導率を向上させた本発明の放熱部材を具備することから、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することができる。
【0043】
また、本発明の半導体素子収納用パッケージによれば、一方の主面の中央部に半導体素子の搭載部を有するとともに、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁基体と、この絶縁基体の他方の主面の前記搭載部と対向する部位に接合された放熱部材と、前記絶縁基体の一方の主面に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とする半導体素子収納用パッケージであって、熱膨張率を大きくさせることなく熱伝導率を向上させた本発明の放熱部材を具備することから、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することができる。
【0044】
以上により、本発明によれば、熱膨張率を大きくさせることなく熱伝導率を向上させた放熱部材であって、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない、高い信頼性を有する半導体素子収納用パッケージに好適な放熱部材を提供することができた。
【0045】
また、本発明によれば、熱膨張率を大きくさせることなく熱伝導率を向上させた放熱部材を具備し、半導体素子から発生する熱を効果的に放散することができると同時に絶縁枠体および半導体素子あるいは絶縁基体との接合界面に高い熱ストレスが発生しない高い信頼性を有する半導体素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図1】本発明の放熱部材を具備した本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】本発明の放熱部材を具備した本発明の半導体素子収納用パッケージの実施の形態の他の例を示す断面図である。
【符号の説明】
1、11・・・・放熱部材
2・・・・・・絶縁枠体
3、13・・・・半導体素子
4、14・・・・外部リード端子
6、16・・・・蓋体
7、17・・・・半導体素子収納用パッケージ
12・・・・・・絶縁基体

Claims (5)

  1. 少なくとも1種類の金属粒子と該金属粒子間の空隙を埋める銅とから成る板状体から成り、前記金属粒子の粒径が厚み方向の中央部で小さくかつ表面側で大きいことを特徴とする放熱部材。
  2. 前記金属粒子の組成比が65乃至95重量%であることを特徴とする請求項1記載の放熱部材。
  3. 前記金属粒子がタングステン、モリブデン、シリコンのうちの少なくとも1種類であることを特徴とする請求項1記載の放熱部材。
  4. 主面の中央部に半導体素子の搭載部を有する請求項1乃至請求項3のいずれかに記載の放熱部材と、該放熱部材の主面上に前記搭載部を取り囲むようにして接合され、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁枠体と、該絶縁枠体に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とする半導体素子収納用パッケージ。
  5. 一方の主面の中央部に半導体素子の搭載部を有するとともに、前記半導体素子の電極が電気的に接続される配線導体が形成された絶縁基体と、該絶縁基体の他方の主面の前記搭載部と対向する部位に接合された請求項1乃至請求項3のいずれかに記載の放熱部材と、前記絶縁基体の一方の主面に前記搭載部を覆うように取着される蓋体とを具備したことを特徴とする半導体素子収納用パッケージ。
JP2001191962A 2001-06-25 2001-06-25 放熱部材および半導体素子収納用パッケージ Expired - Fee Related JP4574071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001191962A JP4574071B2 (ja) 2001-06-25 2001-06-25 放熱部材および半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001191962A JP4574071B2 (ja) 2001-06-25 2001-06-25 放熱部材および半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2003007940A JP2003007940A (ja) 2003-01-10
JP4574071B2 true JP4574071B2 (ja) 2010-11-04

Family

ID=19030489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001191962A Expired - Fee Related JP4574071B2 (ja) 2001-06-25 2001-06-25 放熱部材および半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP4574071B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347371A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 伝熱部材
JPH0633104A (ja) * 1992-07-16 1994-02-08 Nippon Tungsten Co Ltd 傾斜組成を有する無歪合金体及びその製造法
JPH0657304A (ja) * 1992-08-11 1994-03-01 Yoshida Kogyo Kk <Ykk> 粉末合金製ビレットの製造方法
JPH06268099A (ja) * 1993-03-12 1994-09-22 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
JPH06268117A (ja) * 1993-03-15 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置用放熱基板およびその製造方法
JPH0725658A (ja) * 1993-07-07 1995-01-27 Res Dev Corp Of Japan 傾斜機能成形材とその焼結品
JPH09181220A (ja) * 1995-12-25 1997-07-11 Kyocera Corp 半導体装置
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347371A (ja) * 1992-06-15 1993-12-27 Seiko Epson Corp 伝熱部材
JPH0633104A (ja) * 1992-07-16 1994-02-08 Nippon Tungsten Co Ltd 傾斜組成を有する無歪合金体及びその製造法
JPH0657304A (ja) * 1992-08-11 1994-03-01 Yoshida Kogyo Kk <Ykk> 粉末合金製ビレットの製造方法
JPH06268099A (ja) * 1993-03-12 1994-09-22 Shinko Electric Ind Co Ltd 半導体装置用セラミックパッケージ
JPH06268117A (ja) * 1993-03-15 1994-09-22 Sumitomo Electric Ind Ltd 半導体装置用放熱基板およびその製造方法
JPH0725658A (ja) * 1993-07-07 1995-01-27 Res Dev Corp Of Japan 傾斜機能成形材とその焼結品
JPH09181220A (ja) * 1995-12-25 1997-07-11 Kyocera Corp 半導体装置
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板

Also Published As

Publication number Publication date
JP2003007940A (ja) 2003-01-10

Similar Documents

Publication Publication Date Title
JP2001102400A (ja) 電気機器およびその製造方法
JP2006303400A (ja) 電子部品収納用パッケージおよび電子装置ならびに電子装置の実装構造
JP6010333B2 (ja) 配線基板および電子装置
JP6046421B2 (ja) 配線基板および電子装置
JP4574071B2 (ja) 放熱部材および半導体素子収納用パッケージ
JP4596698B2 (ja) 放熱部材および半導体素子収納用パッケージ
JP2006060247A (ja) 放熱基体およびその製造方法
JP4459031B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4514598B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2004296726A (ja) 放熱部材および半導体素子収納用パッケージおよび半導体装置
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP2003068954A (ja) 半導体素子収納用パッケージ
JP2004247514A (ja) 半導体素子収納用パッケージおよび半導体装置
JP6166094B2 (ja) 配線基板および電子装置
JP4485893B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP3559458B2 (ja) ロウ材
JP2004221328A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228414A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP2005340560A (ja) 電子部品収納用パッケージおよび電子装置
JP2571571Y2 (ja) 半導体素子収納用パッケージ
JP3766639B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004063561A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees