JPH10284643A - 半導体装置用基板 - Google Patents

半導体装置用基板

Info

Publication number
JPH10284643A
JPH10284643A JP9084905A JP8490597A JPH10284643A JP H10284643 A JPH10284643 A JP H10284643A JP 9084905 A JP9084905 A JP 9084905A JP 8490597 A JP8490597 A JP 8490597A JP H10284643 A JPH10284643 A JP H10284643A
Authority
JP
Japan
Prior art keywords
resin
substrate
coating layer
strength
bonding strength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9084905A
Other languages
English (en)
Other versions
JP3814924B2 (ja
Inventor
Yoshiyuki Hirose
義幸 廣瀬
Akira Fukui
彰 福井
Yuugaku Abe
誘岳 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP08490597A priority Critical patent/JP3814924B2/ja
Publication of JPH10284643A publication Critical patent/JPH10284643A/ja
Application granted granted Critical
Publication of JP3814924B2 publication Critical patent/JP3814924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

(57)【要約】 【課題】 Ｗ及び／又はＭｏ−Ｃｕ合金の基板につい
て、樹脂を用いた接合における樹脂接合強度を改善し、
温度サイクル試験等の信頼性試験後においても十分な樹
脂接合強度を保持し得る半導体装置用基板を提供する。 【解決手段】 Ｗ及び／又はＭｏ−Ｃｕ合金からなる基
材と、基材の樹脂接合すべき面に形成された、粒径が
０.１〜１０μｍの結晶粒子からなるＡｌ被覆層と、Ａ
ｌ被覆層の表面の自然酸化による厚み１０〜８００Åの
酸化層とを有する。この基板１は各種のパッケージ本体
２等の部材と樹脂３によって接合され、信頼性試験後に
おいても実用し得る樹脂接合強度を保持する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置を構成
するヒートシンク、放熱基板、ハウジング等に用いられ
る基板材料に関するもので、特に良好な樹脂接合が可能
な半導体装置用基板に関するものである。
【０００２】
【従来の技術】半導体装置用の基板を構成する材料に
は、他の装置用部材を組み合わせた場合に、組み合わせ
界面において熱応力による歪みを発生しないことが求め
られる。そのため、基板材料の熱膨張率は、半導体素子
あるいはパッケージ等の材料と大きな差がないことが要
求される。特に、最近の半導体装置の小型軽量化に伴
い、放熱基板としては熱伝導率が高く、同時に熱膨張率
が半導体素子やパッケージ等と大差なく、しかも軽量な
基板材料が要求されている。
【０００３】これらの要求を満たす有望な基板材料とし
て、Ｗ及び／又はＭｏとＣｕとを主成分とする合金、即
ちＣｕ−Ｗ又はＣｕ−Ｍｏ合金が知られている。しか
し、放熱基板を含めた半導体用部材には高度な耐食性が
要求されるが、Ｃｕ−Ｗ及びＣｕ−Ｍｏ合金は裸材では
耐食性が得られないため、従来からＮｉやＡｕ等のめっ
きが施されてきた。これらのめっき層は、従来から行わ
れているＣｕ−Ｗ又はＣｕ−Ｍｏ基板材料とパッケージ
等の材料との半田付けの際に、濡れ性や接合強度を保つ
ためにも必要である。
【０００４】しかし、近年においては、放熱基板とパッ
ケージ等の接合方法として、半田付けよりも低コストで
あり、低い温度で接合が可能な樹脂を用いる接合が主流
になりつつある。従来の樹脂を用いたパッケージ等にお
いては、めっき前の放熱基板とリードフレーム等の半導
体装置用部材とをトランスファーモールド等の方法で接
合した後、めっきを施していた。しかし近年では、放熱
基板等に予めめっきを施した後、エポキシ系、ポリイミ
ド系等の液状樹脂、シート状樹脂等を用いてパッケージ
基板等に接合する方法が用いられるようになってきた。
【０００５】かかる樹脂接合法の場合、従来からめっき
層として通常使用されているＮｉやＡｕは一般的に樹脂
との接合性が悪く、必要な接合強度を得ることができな
いという問題が生じている。樹脂の接合メカニズムとし
ては、樹脂表面の−ＯＨ基と金属表面の−Ｏ基との水素
結合が主要因であるが、ＮｉやＡｕは表面の−Ｏ基が少
ないため、充分な水素結合ができないからである。特
に、−６５℃と＋１５０℃の温度に交互にさらす温度サ
イクル試験や、温度１２１℃、相対湿度（ＲＨ）１００
％、２気圧の状態にさらすＰＣＴ試験、あるいは温度１
２５℃、８５％ＲＨ、２気圧の状態にさらすＨＡＳＴ試
験等の各種信頼性試験後に、樹脂接合強度の劣化が激し
い。
【０００６】樹脂接合性の高い金属材料としては、自然
酸化膜が形成されやすいＡｌ及びＣｕがある。しかし、
ＡｌやＣｕにおいても、バルク材の自然酸化膜と樹脂と
の接合強度は、特に前記信頼性試験後の接合強度が充分
でない。また、Ｃｕ−Ｗ及びＣｕ−Ｍｏ等のＷ及び／又
はＭｏとＣｕとを主成分とする合金は、部分的にＣｕの
自然酸化膜生成面が存在するが、これだけでは樹脂との
接合強度が低いため、単独では満足な樹脂接合強度を得
ることができなかった。
【０００７】
【発明が解決しようとする課題】そこで、ＡｌやＣｕ等
の金属材料の樹脂接合性を改良することが試みられ、各
種の方法が提案されている。例えば、特開昭６１−２９
５６９２号公報及び特開昭６１−２９５６９３号公報に
は、インバー板又は銅クラッドインバー板の基材の一面
に厚みが５００μｍ程度までのＡｌ等を蒸着又はめっき
し、エポキシ樹脂等の絶縁層を介して配線回路を形成す
ることにより、基材と樹脂絶縁層との接合強度を改善す
る方法が開示されている。
【０００８】しかし、この方法では、Ａｌは耐食性がな
いので、後に樹脂で覆われるため耐食性を必要としない
樹脂接合面にのみＡｌを形成する必要がある。樹脂接合
面にＡｌ等を形成する手法としては、めっきも挙げられ
ているが、Ａｌめっきは水溶性のめっき液が無いため、
有機溶媒を用いる必要がある。有機溶媒は水に比べ揮発
性が高くなるため、めっき液の濃度管理が困難であり、
且つ爆発の危険性があるため高価な防爆設備が必要にな
るなど、実現が困難である。このため、蒸着法によるＡ
ｌ形成が望ましいが、Ａｌ蒸着時の真空度等の条件によ
り樹脂接合性に適したものと適さないものがあるという
問題があり、樹脂接合強度のばらつきが大きいという欠
点があった。
【０００９】また、特開昭５８−１８３７３３号公報に
は、プラスチック成形物の表面に１０００Å程度までの
厚みのＡｌやアルミナ等を蒸着し、同面に変性ポリオレ
フィンを加熱融着する方法が開示されている。しかし、
Ａｌの蒸着には上記した欠点があり、また蒸着材として
アルミナを用いた場合にはＡｌに比べ母材との接合強度
が低くなり、またアルミナが絶縁性材料であるため放熱
板の導電性を保つことができないという問題がある。即
ち、放熱板を通してＩＣ素子の電気的な接地を保つ構造
が現在多く用いられているため、アルミナ層により母材
の導電性が失われることは、その応用範囲を極端に狭め
る結果となる。
【００１０】特開平４−３２５７７号公報には、Ａｌ又
はＡｌ合金材に、真の表面積が平滑と見なしたときの見
かけの表面積に比較して３倍以上となるように粗面化も
しくは多孔質化され、表層側に２０〜６０重量％の酸素
を含有する厚み１０００Å以上の皮膜を形成し、この皮
膜上に水素結合により樹脂塗膜を形成して、母材表面の
粗面化によるアンカー効果によって接着性を改良する方
法が開示されている。しかし、皮膜形成法として開示し
ているアルマイト処理においては、母材の導電性がなく
なるという問題がある。
【００１１】特開昭５７−１６０６３１号公報にも、上
記と同様の考え方により、Ｒａが２μｍ以上のＡｌに多
孔質アルマイトを形成する方法が開示されている。ま
た、特開昭６０−６５５５０号公報には、ＳｉＣ等の非
酸化物基材上にスパッタ法等によりアルミナ層を形成す
る方法が開示されている。しかし、これらの方法につい
ても、上述のように母材の導電性がなくなるという欠点
がある。
【００１２】更に、特開平２−１０１７５２号公報に
は、樹脂封止型半導体装置のＳｉチップ上のＡｌ電極と
リードフレームとの間の接続に用いるＡｌボンディング
ワイヤの接合性改良に関連して、大気炉加熱等により９
９.９９％以上の高純度Ａｌワイヤの表面に、厚み５０
０〜２５００Åのアルミナ層を形成する方法が開示され
ている。この方法では、アルミナにより母材の導電性が
なくなるという問題の他に、大気炉等で酸化した酸化膜
は脆く、母材との接合強度を充分確保することが困難で
あるという問題がある。
【００１３】本発明は、かかる従来の事情に鑑み、Ｃｕ
−Ｗ又はＣｕ−Ｍｏ等の合金からなる基板材料につい
て、樹脂との接合における接合強度を改善し、温度サイ
クル試験等の信頼性試験後においても十分な樹脂接合強
度を保持し得るように、優れた樹脂接合性を有する半導
体装置用基板を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明が提供する樹脂接合性に優れた半導体装置用
基板は、Ｗ及び／又はＭｏとＣｕとを主成分とする合金
からなる基材と、該基材の少なくとも一面に形成され
た、Ａｌを主成分とし、粒径が０.１〜１０μｍのＡｌ
を含む結晶粒子からなる被覆層と、該被覆層の表面の厚
さ１０〜８００Åの酸化層とを有することを特徴とす
る。
【００１５】
【発明の実施の形態】本発明においては、基板の母材と
してＷ及び／又はＭｏとＣｕとを主成分とする合金を使
用する。これらの合金、即ちＣｕ−Ｗ、Ｃｕ−Ｍｏ、Ｃ
ｕ−Ｗ−Ｍｏ合金は、半導体素子やパッケージ等の材料
と近似した熱膨張率と優れた熱伝導率とを兼ね備えてい
る。本発明では、これらの合金の基板を樹脂で接合する
際の接合強度を改善するために、この合金からなる母材
の樹脂と接合すべき面にＡｌを主成分とする被覆層を設
け、この被覆層の結晶粒子の粒径を０.１〜１０μｍに
制御する。また、この被覆層の表面には、自然酸化によ
る酸化層が１０〜８００Åの厚みに形成されている。
【００１６】前述したように、樹脂接合強度は樹脂の−
ＯＨ基と金属表面の−Ｏ基の水素結合、及び材料同士の
アンカー効果により発生している。温度サイクル試験、
ＰＣＴ試験、ＨＡＳＴ試験といった信頼性試験を経た後
にも、充分な樹脂接合強度を保持するためには、中でも
特にアンカー効果が重要であることが判った。このアン
カー効果を得るためには、従来から表面粗さ等のマクロ
的指標が用いられてきたが、本発明者らは表面状態を検
討した結果、むしろ結晶粒径等のミクロ的指標がアンカ
ー効果と深く関係することを突き止めた。
【００１７】即ち、蒸着等により母材上にＡｌ又はＡｌ
合金の被覆層を形成すると、多角形型のＡｌを含む結晶
粒子が生成される。これらの結晶粒間には１μｍ以下の
微小な段差が存在するが、この段差は表面粗さ測定時に
は検出できないものである。しかし、この結晶粒子と、
その結晶間の微小な段差が、充分なアンカー効果を生み
出し、優れた樹脂接合強度が達成されるのである。
【００１８】具体的には、結晶粒径を０.１〜１０μｍ
の範囲に制御することにより、充分なアンカー効果を生
み出すことができる。結晶粒径が０.１μｍより小さく
なると、接合に用いる樹脂が結晶間に充分に入り込むこ
とができないために空孔が生じやすくなり、この空孔が
起点となって接合部の破壊が生じやすい。また、結晶粒
径が１０μｍより大きくなると、樹脂は結晶間に入り込
むことができるが、単位面積当たりでアンカー効果に寄
与する粒子が少なくなるため、充分な樹脂接合強度を得
ることができない。
【００１９】上述のように充分なアンカー効果が得られ
る本発明の基板においても、表面に酸化層がない状態で
あると、樹脂との間に水素結合が生じないために充分な
接合強度を保つことができない。しかし、積極的に酸化
層を形成する必要はなく、Ａｌを主成分とする被覆層の
表面に自然酸化により形成される膜厚１０〜８００Å程
度の酸化層が望ましい。尚、厚さ８００Å以上の酸化層
を形成すると、樹脂と酸化層との間の接合強度は問題な
いが、金属の酸化層は脆いため酸化層と母材金属との間
の接合強度を保つことができない。また、Ａｌ被覆層上
に自然酸化によって形成された１０〜８００Åの酸化層
は、母材の導電性を損なうことがない。即ち、積極的に
酸化層を形成しないことにより、母材であるＣｕ−Ｗ及
び／又は−Ｍｏ合金の導電性は保証される。
【００２０】かかる本発明の基板を接合するための樹脂
としては、例えば、銀フィラーやシリカ等のセラミック
フィラーが添加されたエポキシ樹脂、ヤング率を低下さ
せるためにシリコーン樹脂を添加したエポキシ樹脂、こ
れらの添加を行っていないエポキシ樹脂、前述のような
添加を行ったポリイミド樹脂、添加を行っていないポリ
イミド樹脂、前述のような添加を行ったフェノール樹
脂、添加を行っていないフェノール樹脂、前述のような
添加を行ったポリエステル樹脂、添加を行っていないポ
リエステル樹脂、前述のような添加を行ったシリコーン
樹脂、添加を行っていないシリコーン樹脂等が挙げられ
る。
【００２１】Ｃｕ−Ｗ及び／又は−Ｍｏ合金の母材表面
に形成する被覆層としては、Ａｌ又はＡｌ合金のいずれ
でもよい。ただし、Ａｌ合金の被覆層は膜形成時に組成
の制御が困難であるうえ、母材との密着性にばらつきが
生じやすいので、純度９９.９重量％以上が好ましく、
更に９９.９９重量％以上のＡｌが母材との密着度のば
らつきが生じないこと等から特に好ましい。また、被覆
層の膜厚は１〜１００μｍが好ましく、１〜２０μｍが
更に好ましい。この被覆層の膜厚が１μｍより薄いと、
アンカー効果を生み出すのに充分な構造を形成できない
ことがあり、逆に１００μｍより厚ければ層内での破壊
が生じやすくなるからである。尚、膜厚が２０μｍより
厚くなると膜形成に手間がかかるので、通常は１〜２０
μｍとする。
【００２２】次に、Ａｌを主成分とする被覆層の形成方
法について述べる。被覆層の形成方法としては、真空蒸
着法が代表的な方法である。まず、母材を蒸着用真空チ
ャンバーに入れ、蒸着前にチャンバー内を真空排気す
る。この時の真空度は、形成されるＡｌ被覆層の性状に
影響を与える。即ち、真空排気時の真空度は１０-5Ｔｏ
ｒｒ以下が好ましく、これ以上の真空度であると蒸着中
に母材から付着ガスが放出され、形成されるＡｌの結晶
粒径が０.１μｍ未満にまで小さくなる傾向にある。
【００２３】真空排気後Ａｌの蒸着を行うが、蒸着源と
しては純度９９.９重量％以上のＡｌを用いるのが好ま
しい。純度が９９重量％程度のＡｌ又はＡｌ合金では、
組成の制御が困難であり、且つ母材との密着性のばらつ
きが生じやすい。また、蒸着中の真空度は１０-3Ｔｏｒ
ｒ以下にするのが好ましい。これ以上の真空度である
と、形成されるＡｌ粒径が０.１μｍよりも小さくなる
からである。母材は蒸着中特に加熱してもしなくてもよ
いが、加熱しない場合でも蒸着中に表面温度が１００〜
２００℃程度になるのが普通である。
【００２４】また、被覆層の形成方法として、有機溶媒
中に分散させたＡｌ粉末を、母材にスクリーン印刷法に
より印刷するか又は浸漬により塗布した後、真空もしく
は不活性又は還元性雰囲気中で焼結することによっても
得ることができる。更には、不活性もしくは還元性ガス
を用いた溶射によりＡｌ膜を形成し、真空もしくは不活
性又は還元性雰囲気中で焼結することも可能である。こ
れらの方法においても、所望の結晶粒径のＡｌ被覆層を
得るためには、焼結中の雰囲気が非常に重要にである。
即ち、真空の場合には上記蒸着法と同様であるが、不活
性雰囲気及び還元性雰囲気の場合にも母材から放出され
る酸素等の付着ガスにより、形成されるＡｌの粒径が
０.１μｍ未満にまで小さくなるからである。従って、
これらの原因となる不純物ガスは、一般的に５００ｐｐ
ｍ以下に制御する必要がある。
【００２５】上記被覆層を形成する母材の表面性状とし
ては、表面粗さをＪＩＳ規定のＲｍａｘで０.１〜２０
μｍの範囲にコントロールするのが好ましい。表面粗さ
がＲｍａｘで０.１μｍより小さいと、上述のような被
覆層構造を形成しても充分なアンカー効果を得ることが
困難である。また、Ｒｍａｘが２０μｍより粗いと、吸
着ガスが多くなり、被覆層形成時に酸素を放出する量が
多くなるため、上記の１０-3Ｔｏｒｒ以下の真空度を得
ることが困難になり、被覆層の結晶粒径が０.１μｍよ
り小さくなったり、母材との密着が低くなったりする。
しかしながら、通常はＲｍａｘが８μｍより粗くなる
と、樹脂接合を施したときに樹脂と接合表面との間に空
隙が生じやすくなり、接合強度のばらつきが大きくなる
ため、最大でもＲｍａｘを８μｍとすることが更に好ま
しい。
【００２６】また、母材の表面粗さの条件を満たすため
に、母材表面に生じた孔の深さを１００μｍ以下にする
ことが望ましい。孔の深さが１００μｍより深くなる
と、前述の吸着ガスが多くなるとともに、母材上に被覆
層を均一な厚みで形成することが困難になり、表面にピ
ットが生じやすい。また、接合のための樹脂が充分に回
り込みにくくなり、充分な接合強度を保つことができな
いからである。
【００２７】上述した被覆層を形成する母材は、従来か
ら基板材料として使用されているＷ及び／又はＭｏとＣ
ｕとを主成分とする合金あり、例えば特開昭５９−２１
０３２号公報や特開昭５９−４６０５０号公報等に記載
されている。このＷ及び／又はＭｏとＣｕを主成分とす
る合金は、半導体素子やパッケージ等の材料と近似した
熱膨張率と優れた熱伝導率とを兼ね備え、特にＣｕの含
有量が５〜４０重量％の範囲が好ましい。例えば、上記
合金はＣｕ含有量が５〜４０重量％の範囲で、熱膨張率
が通常５〜１２×１０-6／℃となる。一方、Ｓｉ、Ｇ
ｅ、ＧａＡｓ等の現在汎用の半導体素子の熱膨張率は３
〜４×１０-6／℃程度、また基板に接合して用いられる
パッケージ部材の熱膨張率は現在汎用のセラミックパッ
ケージで４〜１０×１０-6／℃程度である。これらの関
係から、Ｗ及び／又はＭｏとＣｕを主成分とする合金の
Ｃｕの含有量は上記５〜４０重量％の範囲が好ましい。
【００２８】また、これらのＷ及び／又はＭｏとＣｕを
主成分とする合金は、Ｗ粉末及び／又はＭｏ粉末にＣｕ
粉末を加えて焼結し、得られたスケルトンにＣｕを溶浸
する溶浸法によるか、又はＷ粉末及び／又はＭｏ粉末と
Ｃｕ粉末の成形体を焼結する焼結法によって製造するこ
とができる。
【００２９】
【実施例】実施例１ 溶浸法により密度が実質的に１００％となるように、各
種銅組成にて、銅−タングステン合金、銅−モリブデン
合金を製造した。得られた銅−タングステン合金は、試
料１が１０重量％Ｃｕ−Ｗ、試料２が１５重量％Ｃｕ−
Ｗ、試料３が２０重量％Ｃｕ−Ｗである。また、銅−モ
リブデン合金は、試料４として１０重量％Ｃｕ−Ｍｏ、
試料５として１５重量％Ｃｕ−Ｍｏ、及び試料６として
２０重量％Ｃｕ−Ｍｏである。
【００３０】これらの各合金を、縦１００ｍｍ×横２５
ｍｍ×厚み２ｍｍの板状に加工した後、表面に研削加工
またはブラスト加工を施して、全ての試料について表面
粗さがＲｍａｘで１μｍとなるように加工した。得られ
た各基材の断面をＳＥＭ観察することにより、表面に形
成されている孔の深さを測定したところ、表１に示すよ
うに全ての基材において１μｍ以下であった。
【００３１】得られた各基材の一面をに、蒸着法により
Ａｌの被覆層を形成した。即ち、基材を蒸着用真空チャ
ンバーに投入し、１０-5Ｔｏｒｒ以下の真空度になるま
で真空排気した後、蒸着源として純度９９.９重量％以
上のＡｌを用いて、全ての試料についてＡｌ被覆層を２
μｍの膜厚に蒸着した。蒸着中の真空度は１０-3Ｔｏｒ
ｒ〜１０-5Ｔｏｒｒの範囲に制御し、このときの基材表
面の温度は１００〜２００℃あった。
【００３２】各基材上に形成されたＡｌ被覆層の厚み、
及び結晶粒径は下記表１に示す通りであった。また、Ａ
ｌ被覆層上に自然酸化により形成された酸化層の膜厚を
マイクロオージェ電子分光法で測定し、その結果を表１
に併せて示した。
【００３３】
【表１】
【００３４】このように作成した各試料の樹脂接合強度
を測定するために、ＪＩＳ Ｋ ６８５０に基づいて評価
を行った。使用した樹脂は銀フィラーを７０重量％含有
している液状のエポキシ樹脂であり、図１に示すよう
に、２つの試料基板Ａの各一端に樹脂Ｂを厚さ２５μｍ
となるように塗布し、２つの試料基板Ａ同士を接合し
て、１８０℃で１時間硬化させた。この硬化後、１５０
℃で２４時間の乾燥を施して試験片とした。
【００３５】得られたＪＩＳ Ｋ ６８５０の各試験片に
ついて、その初期接合強度と共に、温度サイクル試験
後、ＰＣＴ試験（Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅ
ｓｔ）後、及びＨＡＳＴ試験（Ｈｉｇｈｌｙ Ａｃｃｅ
ｌｅｒａｔｅｄ ＳｔｒｅｓｓＴｅｓｔ）後、それぞれ
接合強度を測定し、結果を表２に示した。尚、温度サイ
クル試験は、１５０℃の雰囲気中に３０分及び−６５℃
に３０分さらすサイクルを、１００サイクル行った。Ｐ
ＣＴ試験は、１２１℃×１００％ＲＨ×２ａｔｍの不飽
和型のＰＣＴ試験とした。また、ＨＡＳＴ試験は、１２
５℃×８５％ＲＨ×２ａｔｍの試験条件とした。
【００３６】接合強度の測定は、精密万能試験機（オー
トグラフ）を用いて行った。即ち、図１に示すごとく、
２つの試料基板Ａを接合した試験片の両端に設けたつか
み部Ｃを試験機のつかみ具で把持し、試験片の長軸とつ
かみ具の中心線が一直線上になるように注意しながら、
５０ｍｍ／ｍｉｎの速度で試験片を長軸方向に引っ張っ
た。試験片が破壊するときの最大荷重を記録し、この値
を試験片の樹脂接着部分の面積で割り、接合強度とし
た。尚、試験片の破壊モードは樹脂接着部が破壊するも
のであった。
【００３７】
【表２】 樹 脂 接 合 強 度 (kgf／mm2) 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 1 2.1 1.5 0.9 1.2 0.6 1.2 0.7 2 2.1 1.5 0.9 1.2 0.6 1.2 0.7 3 2.0 1.5 0.9 1.2 0.6 1.2 0.7 4 2.0 1.5 0.9 1.2 0.6 1.2 0.7 5 2.1 1.5 0.9 1.2 0.6 1.2 0.7 6 2.1 1.5 0.9 1.2 0.6 1.2 0.7
【００３８】上記の結果から分かるように、各試料とも
初期接合強度、信頼性試験後の接合強度ともに、０.５
ｋｇｆ／ｍｍ2以上の良好な接合強度を発揮し得る。参
考のために、接合に用いた樹脂単体の引張強度を測定し
た。即ち、液状樹脂をシート状に成形して１８０℃で１
時間硬化し、硬化後１５０℃で２４時間乾燥した。乾燥
後の樹脂の強度は２ｋｇｆ／ｍｍ2、１００サイクルの
温度サイクル後は１.６ｋｇｆ／ｍｍ2、１００時間のＰ
ＣＴ試験後は１.２ｋｇｆ／ｍｍ2、１００時間のＨＡＳ
Ｔ試験後は１.３ｋｇｆ／ｍｍ2であった。また、１００
０サイクルの温度サイクル後は１.０ｋｇｆ／ｍｍ2、３
００時間のＰＣＴ試験後は０.７ｋｇｆ／ｍｍ2、３００
時間のＨＡＳＴ試験後は０.９ｋｇｆ／ｍｍ2であった。
【００３９】尚、樹脂接合強度として基本的に要求され
るのは、樹脂接合時の強度であり、これが一般的に剪断
強度で０.５ｋｇｆ／ｍｍ2以上であれば問題ない。ただ
し、これに加えて温度サイクル試験、ＰＣＴ試験、ＨＡ
ＳＴ試験の初期段階での剪断強度が重要となる。例え
ば、温度サイクル試験の初期１００サイクル後、若しく
はＰＣＴ又はＨＡＳＴ試験の初期１００時間後等であ
り、このときも剪断強度で０.５ｋｇｆ／ｍｍ2以上あれ
ば全く問題がなく、充分実用に供することができる。た
だし、まれに温度サイクル試験で１０００サイクル後
や、ＰＣＴ又はＨＡＳＴ試験では３００時間後の剪断強
度が問われることがある。この領域では接合に用いる樹
脂自体の劣化も生じているため、要求される剪断強度は
前述ほどは高くなく、通常は０.３ｋｇｆ／ｍｍ2を越え
るレベルとされる。
【００４０】このように、半導体装置用基板に要求され
るのは、樹脂との初期接合強度と、温度サイクル試験、
ＰＣＴ試験及びＨＡＳＴ試験の初期段階での接合強度で
ある。ただし、上記のように温度サイクル試験の１００
０サイクル後や、ＰＣＴ及びＨＡＳＴ試験での３００時
間後においても、要求剪断強度を満足することが好まし
い。
【００４１】比較例１ 上記実施例１と同様な方法で、上記試料１〜６に相当す
るＣｕ−Ｗ合金、Ｃｕ−Ｍｏ合金を製造した。これらの
各合金上にＡｌ被覆層を蒸着する際に、真空度を１０-2
Ｔｏｒｒ〜１０-3Ｔｏｒｒとした以外は、実施例１と同
様な方法でＡｌ被覆層を形成した。得られた各試料１’
〜６’について、実施例１と同様の樹脂を用いてＪＩＳ
Ｋ ６８５０に基づいて樹脂接合強度を測定し、その結
果をＡｌ被覆層の結晶粒径と共に下記表３に示した。
【００４２】
【表３】 結晶 樹 脂 接 合 強 度 (kgf／mm2) 粒径 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 (μｍ) 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 1’ 0.05 1.5 0.7 0.5 0.3 0.1 0.3 0.2 2’ 0.05 1.5 0.7 0.5 0.3 0.1 0.3 0.2 3’ 0.05 1.4 0.7 0.5 0.3 0.1 0.3 0.2 4’ 0.05 1.4 0.7 0.5 0.3 0.1 0.3 0.2 5’ 0.04 1.4 0.7 0.4 0.2 0.1 0.3 0.2 6’ 0.04 1.3 0.5 0.4 0.2 0.1 0.3 0.2
【００４３】上記結果から分かるように、各試料とも初
期接合強度については問題ないが、信頼性試験後の接合
強度の劣化が著しく、特にＰＣＴ及びＨＡＳＴ試験での
１００時間後を含めて接合強度はいずれも０.５ｋｇｆ
／ｍｍ2以下となり、実用可能な樹脂接合強度を保持す
ることができなかった。
【００４４】実施例２ 上記実施例１と同様な方法で、１０重量％Ｃｕ−Ｗ合金
を製造した。次に、この合金上に実施例１と同様にＡｌ
被覆層を形成したが、その際に真空度を１０-2Ｔｏｒｒ
〜１０-6Ｔｏｒｒとすることにより、Ａｌ被覆層の結晶
粒径を下記表４に示すごとく変化させた。尚、全ての試
料において、合金表面のＲｍａｘは１μｍ、孔深さは
０.９μｍ、及びＡｌ被覆層の膜厚は２μｍであり、そ
の上の自然酸化層の膜厚は５００Åである。
【００４５】得られた各試料について、実施例１と同様
の樹脂を用いてＪＩＳ Ｋ ６８５０に基づいて接合強度
を測定し、その結果を表４に併せて示した。表４の結果
から分かるように、Ａｌ被覆層の結晶粒径が０.１〜１
０μｍの試料は、信頼性試験後も０.５Ｋｇｆ／ｍｍ2以
上と充分な樹脂接合性を保っている。しかし、結晶粒径
がこの範囲以外の試料は、信頼性試験後の樹脂接合強度
の劣化が著しく、特にＰＣＴ及びＨＡＳＴ試験後の接合
強度は０.５ｋｇｆ／ｍｍ2以下となり、充分な接合強度
を保つことができなかった。
【００４６】
【表４】 結晶 樹 脂 接 合 強 度 (kgf／mm2) 粒径 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 (μｍ) 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 7＊ 0.05 1.4 0.7 0.5 0.2 0.1 0.3 0.2 8 0.1 1.5 1.2 1.0 0.9 0.7 1.0 0.9 9 1.0 1.9 1.4 1.2 1.1 0.9 1.2 1.0 10 10 1.4 1.0 0.8 0.8 0.6 0.9 0.7 11＊ 20 1.4 0.7 0.6 0.2 0.1 0.3 0.1 （注）表中の＊を付した試料は比較例である。
【００４７】実施例３ 上記実施例１と同様な方法で、１０重量％Ｃｕ−Ｗ合金
を製造した。得られた合金にブラスト処理を施し、その
時間を調節することにより表面に存在する孔深さを下記
表５に示すごとく変化させた。次に、実施例１と同様な
方法でＡｌ被覆層を形成したが、孔深さが２００μｍ以
上のものは孔内に吸着されたガスが真空系内に拡散し、
成膜中に１０-3Ｔｏｒｒ〜１０-5Ｔｏｒｒの真空度を保
つことができず、１０-2Ｔｏｒｒ〜１０-3Ｔｏｒｒとな
った。
【００４８】
【表５】
【００４９】得られた各試料について、実施例１と同様
の樹脂を用いてＪＩＳ Ｋ ６８５０に基づいて樹脂接合
強度を測定し、その結果を表６に示した。表６の結果よ
り分かるように、孔深さが１００μｍ以下のものは信頼
性試験後も０.５ｋｇｆ／ｍｍ2以上と充分な樹脂接合性
を保っているが、孔深さが１００μｍを越える試料は３
００時間の信頼性試験後の樹脂接合強度の劣化が著し
く、特に３００時間のＰＣＴ及びＨＡＳＴ試験後の接合
強度は０.５ｋｇｆ／ｍｍ2以下となった。
【００５０】
【表６】 樹 脂 接 合 強 度 (kgf／mm2) 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 12 1.9 1.4 0.9 1.1 0.7 1.2 0.8 13 1.9 1.4 0.8 1.1 0.7 1.2 0.8 14 1.7 1.2 0.8 1.0 0.6 1.1 0.8 15 1.4 1.0 0.8 0.8 0.4 0.9 0.5 16 1.4 0.7 0.8 0.6 0.2 0.7 0.3
【００５１】実施例４ 上記実施例１と同様な方法で、１０重量％Ｃｕ−Ｗ合金
を製造した。その後、各合金に施すブラスト処理の時間
を調節することにより、その表面粗さＲｍａｘを下記表
７に示すように変化させた。次に、実施例１と同様な方
法で、各合金上にＡｌ被覆層を形成し、その表面を自然
酸化させた。各試料における合金表面のＲｍａｘと孔深
さ、Ａｌ被覆層の厚さと結晶粒径、及び酸化層の厚さを
表７に示した。
【００５２】
【表７】
【００５３】次に、実施例１と同様の樹脂を用いてＪＩ
Ｓ Ｋ ６８５０に基づいて樹脂接合強度を測定し、その
結果を表８に示した。その結果から分かるように、Ａｌ
被覆層の結晶粒径が０.１〜１０μｍの範囲内でも、Ｒ
ｍａｘが０.１μｍより小さいか又は１００μｍより大
きい試料は、ＰＣＴ及びＨＡＳＴ試験の初期（１００時
間まで）段階では接合強度が実用上支障のない０.５ｋ
ｇｆ／ｍｍ2以上であったが、特に３００時間のＰＣＴ
及びＨＡＳＴ試験後の接合強度は０.５ｋｇｆ／ｍｍ2以
下となり、充分な接合強度を保つことができなかった。
【００５４】
【表８】 樹 脂 接 合 強 度 (kgf／mm2) 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 17 1.4 0.7 0.5 0.6 0.2 0.7 0.3 18 1.4 1.0 1.0 0.8 0.6 0.9 0.7 19 1.9 1.4 1.2 1.1 0.7 1.2 0.8 20 1.4 0.9 0.7 0.7 0.5 0.8 0.6 21 1.4 0.7 0.5 0.6 0.2 0.7 0.3
【００５５】また、上記の実施例でＲｍａｘが８μｍ近
傍の試料も確認したが、８μｍを越えると接合強度値の
レベルには問題がないものの、そのバラツキが大きくな
ることが分かった。更に、ＰＣＴ試験及びＨＡＳＴ試験
で３００時間を越える長時間の耐久性を確認したとこ
ろ、これらＲｍａｘが８μｍの試料の中で、接合強度が
０.３ｋｇｆ／ｍｍ2以下のものが１０％未満の割合で確
認された。
【００５６】比較例２ 上記実施例１と同様な方法で、１０重量％Ｃｕ
−Ｗ合金を製造した。この合金上に、実施例１と同様な
方法でＡｌ被覆層を形成した。尚、合金表面に形成され
た孔深さは０.９μｍ、その表面のＲｍａｘは１μｍで
あり、Ａｌ被覆層の厚さは２μｍ、その結晶粒径は１.
０μｍであった。
【００５７】その後、大気炉中３００℃にて加熱するこ
とにより、Ａｌ被覆層上に膜厚１５００Åの酸化膜を形
成し、これを試料２２とした。また、同様に製造したＡ
ｌ被覆層の上に、酸化層として厚さ５００Åのアルマイ
ト層を形成し、これを試料２３とした。これらの各試料
２２及び２３について、実施例１と同様の樹脂を用いて
ＪＩＳ Ｋ ６８５０に基づいて樹脂接合強度を測定し、
その結果を下記表９に示した。
【００５８】
【表９】 樹 脂 接 合 強 度 (kgf／mm2) 酸化層 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 (Å) 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 22 1500 0.8 0.4 − 0.1 − 0.2 − 23 500 1.8 1.4 0.9 1.1 0.7 1.2 0.8
【００５９】加熱酸化により形成した厚い酸化層を有す
る試料２２では、信頼性試験後の樹脂接合強度の劣化が
著しく、全て接合強度が０.５ｋｇｆ／ｍｍ2以下とな
り、充分な接合強度を保つことができなかった。尚、試
料２２の破壊モードは、他の実施例が全て樹脂とＡｌ被
覆層の界面であるのに対して、酸化膜とＡｌ被覆層の界
面であった。
【００６０】一方、酸化層としてアルマイト層を形成し
た試料２３では、初期接合強度、信頼性試験後の接合強
度とも、０.５ｋｇｆ／ｍｍ2以上の良好な接合強度を保
持できることが分かるが、表面にアルマイト処理を施し
たためにＣｕ−Ｗ合金の導電性は失なわれた。
【００６１】実施例５ 上記実施例１と同様な方法で、１０重量％Ｃｕ−Ｗ合金
を製造した。この合金表面のＲｍａｘは１μｍ、孔深さ
は０.９μｍであった。次に、この合金上に、実施例１
と同様な方法でＡｌ被覆層を形成し、そのＡｌ被覆層の
膜厚を下記表１０に示すように変化させた。尚、各試料
とも、Ａｌ被覆層の結晶粒径は１.０μｍであった。ま
た、各Ａｌ被覆層の表面に自然酸化により形成された酸
化層の膜厚は、全て５００Åであった。
【００６２】その後、各試料について、実施例１と同様
の樹脂を用いてＪＩＳ Ｋ ６８５０に基づいて樹脂接合
強度を測定し、その結果を表１０に併せて示した。
【００６３】
【表１０】 Ａｌ層 樹 脂 接 合 強 度 (kgf／mm2) の膜厚 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 (μｍ) 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 24 0.08 1.0 0.8 0.6 0.6 0.3 0.7 0.3 25 0.1 1.2 0.9 0.7 0.7 0.5 0.8 0.5 26 2 1.9 1.4 0.8 1.1 0.6 1.2 0.7 27 100 1.4 1.0 0.7 0.8 0.5 0.9 0.6 28 150 1.0 0.8 0.6 0.5 0.3 0.6 0.3
【００６４】上記の結果から分かるように、Ａｌ被覆層
の厚さが０.１μｍより小さい試料及び１００μｍより
大きい試料では、信頼性試験後の樹脂接合強度の劣化が
著しく、ＰＣＴ及びＨＡＳＴ試験１００時間後の接合強
度は０.５ｋｇｆ／ｍｍ2以上で実用上問題はないもの
の、特に３００時間の同試験後の樹脂接合強度は０.３
ｋｇｆ／ｍｍ2以下となり、最も望ましい信頼性レベル
は達成できなかった。尚、Ａｌ被覆層の厚さが１００μ
ｍより大きい試料の破壊モードは、全てＡｌ被覆層内の
破壊であった。また、膜厚１００μｍのＡｌ被覆層の形
成には、１０時間以上の蒸着時間が必要であった。更
に、上記実施例において、Ａｌ被覆層の膜厚２０μｍ近
傍の試料も別途試行したが、その膜形成時間は１時間程
度であり、厚み１００μｍのものと評価値に殆ど差異は
なかった。従って、生産性を考慮すると、Ａｌ被覆層の
厚みは２０μｍ程度で充分である。
【００６５】実施例６ 上記実施例１と同様な方法で、１０重量％Ｃｕ−Ｗ合金
を製造した。その後、各合金の表面に、下記表１１に示
すように、試料ごとに異なる組成のＡｌ被覆層を全て厚
さ２μｍに形成した。尚、上記合金の表面粗さＲｍａｘ
は全て１μｍ、孔深さは全て０.９μｍであり、Ａｌ被
覆層の結晶粒径は全て１.０μｍ、及びＡｌ被覆層上の
自然酸化層の厚さは全て５００Åであった。
【００６６】
【表１１】 試料２９：９９重量％Ａｌ−Ｍｇ合金 試料３０：９９重量％Ａｌ−Ｍｎ合金 試料３１：９９重量％Ａｌ−Ｓｉ合金 試料３２：９９重量％Ａｌ−Ｃｕ合金 試料３３：９９重量％Ａｌ−Ｃｕ−Ｓｉ合金 試料３４：９０重量％Ａｌ−Ｍｇ合金 試料３５：９０重量％Ａｌ−Ｍｎ合金 試料３６：９０重量％Ａｌ−Ｓｉ合金 試料３７：９０重量％Ａｌ−Ｃｕ合金 試料３８：ジュラルミン（９４.５重量％Ａｌ−４重量
％Ｃｕ−０.５重量％Ｍｇ−０.５重量％Ｍｎ−残部Ｆｅ
及びＳｉ）
【００６７】上記各試料はＡｌ被覆層の組成毎に５０ケ
ずつ用意したが、その組成は５０ケの中でばらついた。
この中でも以上の試料組成に近いものを各１０ケずつ選
び、実施例１と同様の樹脂を用いてＪＩＳ Ｋ ６８５０
に基づいて樹脂接合強度を測定した。その結果を、下記
表１２に示した。
【００６８】
【表１２】 樹 脂 接 合 強 度 (kgf／mm2) 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 29 1.8 1.3 0.9 1.0 0.6 1.1 0.7 30 1.7 1.2 0.9 1.0 0.6 1.1 0.7 31 1.9 1.4 1.0 1.1 0.7 1.2 0.8 32 1.5 1.1 0.8 1.0 0.6 1.1 0.8 33 1.7 1.1 0.7 0.8 0.6 0.9 0.7 34 1.3 1.2 0.7 0.9 0.5 1.0 0.6 35 1.4 1.1 0.9 1.0 0.5 1.0 0.7 36 1.5 1.3 0.9 1.0 0.5 1.0 0.7 37 1.5 1.2 0.8 1.0 0.5 1.0 0.6 38 1.4 1.3 0.8 0.9 0.5 1.0 0.5
【００６９】この結果より、初期接合強度、及び信頼性
試験後の接合強度とも、０.５ｋｇｆ／ｍｍ2以上の良好
な接合強度が得られることが分かる。尚、Ａｌ含有量の
少ない試料３４〜３８では、Ａｌが９９重量％の試料２
９〜３３に比べると、長時間での信頼性試験後の接合強
度レベルは低いものの、０.５ｋｇｆ／ｍｍ2以上の接合
強度が確保できることが分かる。
【００７０】実施例７ 上記実施例１と同様にして、５０重量％Ｃｕ−Ｗ合金を
製造し、その後厚さ２μｍのＡｌ被覆層を次の方法で形
成した。即ち、試料３９では有機溶媒中に分散させたＡ
ｌ粉末をスクリーン印刷法により５０μｍ塗布し、窒素
雰囲気下に６００℃で１時間焼結した。試料４０では有
機溶媒中に分散させたＡｌ粉末に焼結体を浸漬して５０
μｍ塗布し、同様に焼結した。試料４１ではＡｌ粉末を
不活性ガスを用いた溶射により５０μｍ塗布し、同様に
焼結した。
【００７１】その後、各試料について、実施例１と同様
の樹脂を用いてＪＩＳ Ｋ ６８５０に基づいて樹脂接合
強度を測定し、その結果を下記表１３に示した。尚、各
合金のＲｍａｘは全て１μｍ、その表面に形成された孔
深さは全て０.９μｍ、Ａｌ被覆層の結晶粒径は全て１.
０μｍ、及びＡｌ被覆層上の自然酸化層の厚さは全て５
００Åであった。
【００７２】
【表１３】 樹 脂 接 合 強 度 (kgf／mm2) 初期 温度サイクル後強度 ＰＣＴ後強度 ＨＡＳＴ後強度 試料 強度 100サイクル 1000サイクル 100時間 300時間 100時間 300時間 39 1.8 1.2 0.9 0.9 0.6 1.0 0.7 40 1.8 1.2 0.9 0.9 0.6 1.0 0.7 41 1.7 1.2 0.9 0.9 0.6 1.0 0.7
【００７３】上記の結果から、上記のいずれの方法によ
って形成したＡｌ被覆層をもつ試料であっても、初期接
合強度及び信頼性試験後の接合強度とも０.５ｋｇｆ／
ｍｍ2以上であり、良好な接合強度を保持できることが
分かる。
【００７４】実施例８ 上記実施例１と同様にして、Ｃｕ−Ｗ合金又はＣｕ−Ｍ
ｏ合金を製造し、その合金を基材として、その表面にＡ
ｌ被覆層を形成し、更にその上に自然酸化による酸化層
が形成された半導体装置用基板を得た。この本発明の基
板を用いて、図２〜８に示すＩＣパッケージを作製し
た。
【００７５】図２にＩＣパッケージでは、本発明の基板
１のＡｌ被覆層（図示せず、以下同じ）のある表面とパ
ッケージ本体２とが、樹脂３により接合されている。パ
ッケージ本体２の中央部には、半導体チップ４が樹脂な
どの接合材５により接合搭載されるダイアタッチ部６を
備え、このダイアタッチ部６に搭載された半導体チップ
４と外部回路との電気的接続のために、半導体チップ４
のパッドにボンディングワイヤー７の一端が接続され、
ボンディングワイヤー７の他端はパッケージ本体２に形
成された配線に接続され、この配線を介してパッケージ
本体２に取り付けられた外部回路接続用の金属リードピ
ン８に接続されている。尚、半導体チップ４の搭載後、
パッケージ本体２には蓋９が被着される。
【００７６】図３のＩＣパッケージは、図２のパッケー
ジと比較して、半導体チップ４が基板１に樹脂などの接
合材５により直接搭載されている点が異なる。即ち、パ
ッケージ本体２はダイアタッチ部６にあたる底面が開口
しており、この開口面を覆うように反対側から基板１が
接合材５により接合され、基板１に搭載された半導体チ
ップ４がダイアタッチ部６に収納されている。従って、
このＩＣパッケージでは、本発明の基板１のＡｌ被覆層
を設けた表面が、パッケージ本体１及び半導体チップ４
とそれぞれ樹脂接合されている。
【００７７】このように半導体チップ４を基板１に直接
搭載する構造のＩＣパッケージにおいては、半導体チッ
プ４を搭載する側の基板１の形状は特に制限されず、例
えば図４に示すように、凸状の段付き形状とすることも
できる。尚、図４において、その他の構成は図２及び図
３の場合と同様である。
【００７８】以上の図２〜４におけるパッケージ本体２
の材質は、特に制限されるものではなく、例えば現状で
一般的に用いられているアルミナ含有率９０％前後のア
ルミナセラミック多層基板や、信号の高速処理に対応し
たガラスセラミックを含み且つ焼成温度が１０００℃前
後の低温焼成ガラスセラミック多層基板などのセラミッ
ク材からなるもの、あるいは安価で汎用性に対応したエ
ポキシ樹脂やポリイミド樹脂、ＢＴレジン等からなるプ
ラスチック多層基板などのプラスチック材からなるもの
であってよい。
【００７９】ただし、これらのパッケージ本体２に対し
て用いる基板１の熱膨張率は、パッケージ本体２及び半
導体チップ４の熱膨張率と整合が取れている必要があ
る。即ち、基板１の熱膨張率をパッケージ本体２の熱膨
張率に近づけるか、若しくはパッケージ本体２と半導体
チップ４の中間程度の熱膨張率とする必要があるが、こ
の点で本発明の基板はこれらの整合性に優れている。
【００８０】また、外部回路と接合するためにパッケー
ジ本体２に取り付けられた金属リードピン８の代わり
に、図５及び図６に示すように、半田ボール１０をパッ
ケージ本体２に取り付けた構造のものがある。これらの
ＩＣパッケージにおいても、本発明の基板１を使用し
て、そのＡｌ被覆層を設けた表面を接合材５を用いて半
導体チップ４に接合する。
【００８１】即ち、図５のパッケージでは、パッケージ
本体２はＣｕ箔回路配線１２付きのポリイミドテープ１
１を有し、その中央部に半導体チップ４がＴＡＢ（Ｔａ
ｐｅＡｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）実装により
接合搭載され、パッケージ本体２を補強するためのサポ
ートリング１３が接合されている。また、図６のパッケ
ージでは、外部回路に接続するための半田ボール１０付
きの配線基板１４に、基板１に接合された半導体チップ
４がそのパッドに形成された半田ボール１０を介してＦ
ｌｉｐ Ｃｈｉｐ実装され、その側面を半田チップ４を
保護するための樹脂１５で固めている。尚、図５及び図
６のパッケージへの半導体チップ４の実装法は上記に限
定されず、基板１についても平板形状に制限されず、キ
ャップ形状などであっても良い。
【００８２】図７のＩＣパッケージは樹脂モールドタイ
プであり、リードフレーム１６に絶縁フィルム１７を介
して本発明の基板１が接合してある。この基板１のＡｌ
被覆層を備えた表面には、Ａｇペーストなどの接合材５
を介して半導体チップ４が接合され、リードフレーム１
６と半導体チップ４はトランスファーモールド法により
ボンディングワイヤー７を含めてモールド樹脂１８でモ
ールドされている。尚、このＩＣパッケージでは、基板
１は一面を除いて全て樹脂接合されるため、これらの樹
脂接合される面にはＡｌ被覆層を形成する必要がある。
【００８３】これら図２〜図７のＩＣパッケージでは、
更に放熱性を向上させるために、一般に表面を陽極酸化
処理したＡｌフィンを基板１に接合する場合がある。例
えば図２のタイプのパッケージを例に説明すると、その
基板１に図８に示すようにＡｌフィン１９をシリコーン
樹脂２０等を介して接合する。更に、図２〜８のＩＣパ
ッケージにおいては、複数個の半導体チップを搭載する
ＭＣＭ（ＭｕｌｔｉＣｈｉｐ Ｍｏｄｕｌｅ）タイプの
パッケージにも当然適用可能である。
【００８４】尚、図２〜８のＩＣパッケージににおい
て、基板１との接合材５として使用される樹脂として
は、Ａｇフィラーやシリカ等のセラミックフィラーが添
加されたエポキシ樹脂、フィラーが添加されていないエ
ポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ポリエ
ステル樹脂、シリコーン樹脂などが挙げられるが、特に
これらに限定されるものではない。
【００８５】実際に、図２〜８の各ＩＣパッケージに半
導体チップ４を搭載して、温度サイクル試験１００サイ
クル、ＰＣＴ試験１００時間、ＨＡＳＴ試験１００時間
を実施した。その結果、Ａｌ被覆層を有するＡｌ−Ｓｉ
Ｃ焼結体から構成された本発明の基板１を用いたＩＣパ
ッケージでは、異常動作が全く起こらなかった。しか
し、Ａｌ被覆層を形成しなかったＡｌ−ＳｉＣ焼結体か
らなる基板を用いたＩＣパッケージでは、接合用の樹脂
にクラックの発生が認められ、このクラックに起因して
パッケージの熱抵抗が増加したことにより、ＩＣに異常
動作が生じることが認められた。
【００８６】
【発明の効果】本発明によれば、熱伝導率と熱膨張率に
優れたＷ及び／又はＭｏとＣｕを主成分とする合金から
なる基板材料について、樹脂を用いて他の部材と接合す
る際の接合性が改善され、優れた樹脂接合強度を有して
おり、温度サイクル試験等の信頼性信頼性後においても
実用上十分な樹脂接合強度を保持し得る半導体装置用基
板を提供することができる。
【図面の簡単な説明】
【図１】樹脂接合強度の測定に用いる試験片を示す断面
図である。
【図２】本発明の半導体装置用基板を用いたＩＣパッケ
ージの一具体例を示す概略の断面図である。
【図３】本発明の半導体装置用基板を用いたＩＣパッケ
ージの他の具体例を示す概略の断面図である。
【図４】本発明の半導体装置用基板を用いたＩＣパッケ
ージの更に別の具体例を示す概略の断面図である。
【図５】本発明の半導体装置用基板を用いた半田ボール
を有するＩＣパッケージの一具体例を示す概略の断面図
である。
【図６】本発明の半導体装置用基板を用いた半田ボール
を有するＩＣパッケージの他の具体例を示す概略の断面
図である。
【図７】本発明の半導体装置用基板を用いたモールドタ
イプのＩＣパッケージの一具体例を示す概略の断面図で
ある。
【図８】本発明の半導体装置用基板にＡｌフィンを接合
したＩＣパッケージの一具体例を示す概略の断面図であ
る。
【符号の説明】
Ａ 試料基板 Ｂ 樹脂 Ｃ つかみ部 １ 基板 ２ パッケージ本体 ３ 樹脂 ４ 半導体チップ ５ 接合材 ６ ダイアタッチ部 ７ ボンディングワイヤー ８ キンゾクリードピン ９ 蓋 １０ 半田ボール １１ ポリイミドテープ １２ Ｃｕ箔回路配線 １３ サポートリング １４ 配線基板 １５ 樹脂 １６ リードフレーム １７ 絶縁フィルム １８ モールド樹脂 １９ Ａｌフィン ２０ シリコーン樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 Ｗ及び／又はＭｏとＣｕとを主成分とす
    る合金からなる基材と、該基材の少なくとも一面に形成
    された、Ａｌを主成分とし、粒径が０.１〜１０μｍの
    Ａｌを含む結晶粒子からなる被覆層と、該被覆層の表面
    の厚さ１０〜８００Åの酸化層とを有することを特徴と
    する半導体装置用基板。
  2. 【請求項２】 前記合金はＣｕを５〜４０重量％含有す
    ることを特徴とする、請求項１に記載の半導体装置用基
    板。
  3. 【請求項３】 前記被覆層を形成する基材の表面は、表
    面粗さがＲｍａｘで０.１〜２０μｍであることを特徴
    とする、請求項１又は２に記載の半導体装置用基板。
  4. 【請求項４】 前記被覆層を形成する基材表面に存在す
    る孔の深さが１００μｍ以下であることを特徴とする、
    請求項１〜３のいずれかに記載の半導体装置用基板。
  5. 【請求項５】 前記被覆層は純度９９.９重量％以上の
    Ａｌであることを特徴とする、請求項１〜４のいずれか
    に記載の半導体装置用基板。
  6. 【請求項６】 前記被覆層は厚みが１〜１００μｍであ
    ることを特徴とする、請求項１〜５のいずれかに記載の
    半導体装置用基板。 【請求庫７】 請求項１〜６のいずれかに記載の半導体
    装置用基板を用いた半導体装置。
JP08490597A 1997-04-03 1997-04-03 半導体装置用基板 Expired - Fee Related JP3814924B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08490597A JP3814924B2 (ja) 1997-04-03 1997-04-03 半導体装置用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08490597A JP3814924B2 (ja) 1997-04-03 1997-04-03 半導体装置用基板

Publications (2)

Publication Number Publication Date
JPH10284643A true JPH10284643A (ja) 1998-10-23
JP3814924B2 JP3814924B2 (ja) 2006-08-30

Family

ID=13843761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08490597A Expired - Fee Related JP3814924B2 (ja) 1997-04-03 1997-04-03 半導体装置用基板

Country Status (1)

Country Link
JP (1) JP3814924B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007940A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 放熱部材および半導体素子収納用パッケージ
WO2004008530A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Electric Industries, Ltd. 半導体装置用部材
US7470982B2 (en) 2004-03-24 2008-12-30 A.L.M.T. Corp. Substrate for semiconductor device and semiconductor device
JP2009064651A (ja) * 2007-09-06 2009-03-26 Fdk Energy Co Ltd アルカリ電池、ニッケルめっき鋼板
JP2016012692A (ja) * 2014-06-30 2016-01-21 富士電機株式会社 電子部品の樹脂パッケージの形成方法
EP4053608A4 (en) * 2019-10-31 2023-11-29 Kyocera Corporation OPTICAL WAVEGUIDE PACKAGE AND LIGHT-EMITTING DEVICE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159166A (ja) * 1984-01-27 1985-08-20 Hitachi Cable Ltd Ａｌ蒸着膜の製造法
JPH053265A (ja) * 1990-10-26 1993-01-08 Sumitomo Electric Ind Ltd 半導体搭載用複合放熱基板及びその製造方法
JPH05129467A (ja) * 1991-10-30 1993-05-25 Nisshin Steel Co Ltd 半導体基板
JPH05211248A (ja) * 1991-10-28 1993-08-20 Sumitomo Electric Ind Ltd 半導体搭載用複合放熱基板及びその製造方法
JPH0786450A (ja) * 1993-09-17 1995-03-31 Shinko Electric Ind Co Ltd 半導体装置用回路基板の製造方法
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60159166A (ja) * 1984-01-27 1985-08-20 Hitachi Cable Ltd Ａｌ蒸着膜の製造法
JPH053265A (ja) * 1990-10-26 1993-01-08 Sumitomo Electric Ind Ltd 半導体搭載用複合放熱基板及びその製造方法
JPH05211248A (ja) * 1991-10-28 1993-08-20 Sumitomo Electric Ind Ltd 半導体搭載用複合放熱基板及びその製造方法
JPH05129467A (ja) * 1991-10-30 1993-05-25 Nisshin Steel Co Ltd 半導体基板
JPH0786450A (ja) * 1993-09-17 1995-03-31 Shinko Electric Ind Co Ltd 半導体装置用回路基板の製造方法
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007940A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 放熱部材および半導体素子収納用パッケージ
JP4574071B2 (ja) * 2001-06-25 2010-11-04 京セラ株式会社 放熱部材および半導体素子収納用パッケージ
WO2004008530A1 (ja) * 2002-07-17 2004-01-22 Sumitomo Electric Industries, Ltd. 半導体装置用部材
JP2004104074A (ja) * 2002-07-17 2004-04-02 Sumitomo Electric Ind Ltd 半導体装置用部材
CN100343986C (zh) * 2002-07-17 2007-10-17 住友电气工业株式会社 半导体器件所用部件
KR100981837B1 (ko) * 2002-07-17 2010-09-13 스미토모덴키고교가부시키가이샤 반도체 장치용 부재 및 반도체 장치
US7470982B2 (en) 2004-03-24 2008-12-30 A.L.M.T. Corp. Substrate for semiconductor device and semiconductor device
JP2009064651A (ja) * 2007-09-06 2009-03-26 Fdk Energy Co Ltd アルカリ電池、ニッケルめっき鋼板
JP2016012692A (ja) * 2014-06-30 2016-01-21 富士電機株式会社 電子部品の樹脂パッケージの形成方法
EP4053608A4 (en) * 2019-10-31 2023-11-29 Kyocera Corporation OPTICAL WAVEGUIDE PACKAGE AND LIGHT-EMITTING DEVICE
US12124079B2 (en) 2019-10-31 2024-10-22 Kyocera Corporation Optical waveguide package and light-emitting device

Also Published As

Publication number Publication date
JP3814924B2 (ja) 2006-08-30

Similar Documents

Publication Publication Date Title
JP4080030B2 (ja) 半導体基板材料、半導体基板、半導体装置、及びその製造方法
US4830820A (en) Method for producing material for semiconductor device
JP3493844B2 (ja) 半導体基板材料とその製造方法及び該基板を用いた半導体装置
US5278429A (en) Semiconductor device having improved adhesive structure and method of producing same
JPS5896757A (ja) 半導体装置
WO2017126344A1 (ja) 電力用半導体装置および電力用半導体装置を製造する方法
JPH11150135A (ja) 熱伝導性が良好な導電性ペースト及び電子部品
US5326623A (en) Circuit board
JPH04152642A (ja) 接着用ペースト
JPH10107190A (ja) 半導体パッケージ
JP3814924B2 (ja) 半導体装置用基板
KR100981837B1 (ko) 반도체 장치용 부재 및 반도체 장치
US6011305A (en) Semiconductor device having metal alloy for electrodes
JP2002231850A (ja) 半導体素子収納用配線基板
JP3493833B2 (ja) 半導体素子搭載用プラスチックパッケージおよびその製造方法
JP2000252392A (ja) 半導体素子搭載配線基板およびその実装構造
JP2650044B2 (ja) 半導体装置用部品間の接続構造
JP3987649B2 (ja) 半導体素子収納用パッケージ
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP7192100B2 (ja) 窒化珪素回路基板、及び、電子部品モジュール
KR102671539B1 (ko) 전자 부품 모듈, 및 질화규소 회로 기판
JPH10275879A (ja) 半導体パッケージ
JP4071893B2 (ja) 配線基板およびその実装構造
JP3502759B2 (ja) 半導体素子の実装構造、並びに配線基板の実装構造
JP2601313B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120616

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees