JPH05211248A - 半導体搭載用複合放熱基板及びその製造方法 - Google Patents

半導体搭載用複合放熱基板及びその製造方法

Info

Publication number
JPH05211248A
JPH05211248A JP31396892A JP31396892A JPH05211248A JP H05211248 A JPH05211248 A JP H05211248A JP 31396892 A JP31396892 A JP 31396892A JP 31396892 A JP31396892 A JP 31396892A JP H05211248 A JPH05211248 A JP H05211248A
Authority
JP
Japan
Prior art keywords
copper
heat dissipation
composite
semiconductor
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31396892A
Other languages
English (en)
Inventor
Kenichiro Kawamoto
健一郎 河本
Mitsuo Osada
光生 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3309934A external-priority patent/JPH053265A/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP31396892A priority Critical patent/JPH05211248A/ja
Publication of JPH05211248A publication Critical patent/JPH05211248A/ja
Priority to US08/420,901 priority patent/US5481136A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

(57)【要約】 【目的】 プラスチックパッケージあるいはフレキシブ
ルプリント配線盤に使用される半導体放熱基板におい
て、放熱基板と半導体またはプラスチックパッケージ等
との熱膨張差異による半導体やパッケージの信頼性の低
下等の問題が発生しない信頼性の高い半導体パッケージ
を提供することを目的とする。 【構成】 半導体搭載用複合放熱基板であって、その半
導体素子搭載部が溶浸法により作られた銅を５〜２５重
量％含むＣｕ−ＷまたはＣｕ−Ｍｏ複合合金１からな
り、プラスチックパッケージに隣接する部分が銅を９５
％以上含む銅または銅合金２からなっており、当該部両
部分を接合し一体化した基板４。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高い放熱性を有し、
かつプラスチックパッケージ、フレキシブルプリント配
線盤とも高い信頼性で接合される半導体搭載用複合放熱
基板に関するものである。
【０００２】
【従来の技術】近年、プラスチックパッケージあるいは
フレキシブルプリント配線盤の高密度配線技術、気密封
止技術及び信号応答速度が向上し、高集積、高速、大容
量のＬＳＩ、ＩＣ等の半導体素子が搭載可能になってき
た。しかしながら、高集積化、高速化にともない半導体
素子の発生する熱量が増加し、これらの素子を正常に動
作させるために素子より発生する熱をいかに放散させる
かが重要な課題となっている。
【０００３】従来、この課題を解決するために、半導体
搭載部に銅または銅合金を放熱基板として使用したプラ
スチックパッケージあるいはフレキシブルプリント配線
盤が提案されている。この代表的な構造断面図を図１０
及び図１１に示す。
【０００４】図１０及び図１１において、１９，２０は
銅または銅合金からなる基板、５は例えばポリイミドよ
りなる多層プラスチック基板、６は基板１９，２０上に
搭載したＳｉ半導体素子、２１は銅ピン、２２はボンデ
ィングワイヤ、２３はポリイミドよりなるリッドであ
る。このうち図１０に示すパッケージに用いられる放熱
基板１９は平板形状のものであり、図１１に示すパッケ
ージに用いられる基板２０は半導体素子のマウント部分
を高くした段付形状のもので多層プラスチック基板５の
端子取付部の高さと半導体素子６の高さを同一にするこ
とができ、図１０の構造に比べ素子実装上利点を有する
ものである。
【０００５】
【発明が解決しようとする課題】ところで上記のパッケ
ージにおいては、熱放散の問題は解決できるが、銅の熱
膨張率は17×10-6（deg-1 ）であるのに対し半導体素子
は 4.2×10-6（deg-1 ）であるので、基板１９，２０と
半導体素子６の熱膨張差異が大きく、上記のいずれの構
造においても熱応力による半導体素子搭載界面での接合
信頼性の問題があった。
【０００６】ここで、上記銅及び銅合金に代替して、低
熱膨張性と高熱伝導性を有するＣｕ−ＷまたはＣｕ−Ｍ
ｏ複合合金の使用が検討された。このＣｕ−ＷまたはＣ
ｕ−Ｍｏ複合合金を放熱基板として使用したプラスチッ
クパッケージの代表的な構造断面図を図１２及び図１３
に示す。
【０００７】この構成にすることによってＣｕ−Ｗまた
はＣｕ−Ｍｏと半導体素子との熱膨張差の問題は解決さ
れたが、銅の微細配線の断線が生じる問題があった。そ
こで銅の微細配線の断線等を防止するため熱膨張率を13
〜17×10-6（deg-1 ）としたプラスチック基板５を用い
ることが考案された。しかしこの場合でもＣｕ−Ｗまた
はＣｕ−Ｍｏ複合放熱合金２４，２５との熱膨張差によ
り、その接合界面にキレツ欠陥が発生し易く、気密封止
の点で問題があった。
【０００８】以上述べたように、銅または銅合金あるい
はＣｕ−ＷまたはＣｕ−Ｍｏ複合合金の単一材料をプラ
スチックパッケージあるいはフレキシブルプリント配線
盤に半導体の放熱基板として適用する場合、熱膨張差異
による半導体またはパッケージの気密信頼性が低下する
という問題点があった。
【０００９】この問題点を解決するためには接合界面で
の熱膨張の整合が必要であり、銅または銅合金とＣｕ−
ＷまたはＣｕ−Ｍｏ複合合金を接合した複合材料をプラ
スチックパッケージ、あるいはフレキシブルプリント配
線盤を搭載するパッケージの放熱基板として適用するこ
とに思い至った。
【００１０】そこで図１４に示すように、銅板とＣｕ−
Ｗ複合合金をロウ接合した放熱基板を検討した。検討内
容の１例を詳細に述べれば、図１４において２６は20mm
×20mm×1.0mm の銅の含有量１５重量％のＣｕ−Ｗ複合
合金、２７は30mm×30mm×1.2mm の無酸素銅板、２８は
20mm×20mm×0.05mmの２８０℃の融点を持つＡｕ−Ｓｎ
共晶ハンダである。
【００１１】ここで融点２８０℃のＡｕ−Ｓｎ共晶ハン
ダを採用した理由は、プラスチックパッケージあるいは
フレキシブルプリント配線盤に放熱基板が接合される温
度が２６０℃であるため２６０℃以上の耐熱温度が放熱
基板に要求される。また銅板（熱膨張率17×10-6（deg
-1 ））とＣｕ−Ｗ複合合金（熱膨張率 7×10-6（deg- 1
））の熱膨張差異による残留応力及び歪を最小限にす
るためである。
【００１２】このＣｕ−Ｗ複合合金２６と無酸素銅板２
７をＮｉ，Ａｕメッキ後３００℃の還元雰囲気中に投入
してＡｕ−Ｓｎ共晶ハンダにより接合し、２９に示す段
付形状の半導体搭載用複合放熱基板を得た。しかしこの
場合には、低融点ハンダにより接合したにもかかわらず
この放熱基板には銅板とＣｕ−Ｗ複合合金の熱膨張差異
により 0.2mm／20mmの反りが３０及び３１に示す面に発
生した。この反りは、放熱基板をプラスチックパッケー
ジあるいはフレキシブルプリント配線盤への組み付け時
に支障をきたすとともに、３０面へ搭載する搭載する半
導体との密着性が確保できず、放熱性が著しく劣化して
しまうという問題を生じた。
【００１３】また、図１５に示すようなＣｕ−Ｗまたは
Ｃｕ−Ｍｏ複合合金３２と銅または銅合金の板３３をロ
ウ材３４により接合する場合、接合する面積が大きいた
めロウ材から発生するガスあるいは接合面の空気の残留
等により複合基板３５断面図に示すように接合層に欠陥
が発生して放熱基板の放熱性を阻害してしまうという問
題点が生じた。
【００１４】
【課題を解決するための手段】発明者は、プラスチック
パッケージあるいはフレキシブルプリント配線盤に半導
体放熱基板を適用するにあたり、上記の問題点を解決す
べくさらに鋭意検討した結果、この発明に至ったもので
ある。
【００１５】すなわち、本発明は以下の構成の複合放熱
基板によって構成される。まず第１に、基板の半導体素
子搭載部を溶浸法により作られた銅を５〜２５重量％含
むＣｕ−ＷまたはＣｕ−Ｍｏ複合合金とし、これとは別
にプラスチックパッケージに隣接する部分を溶浸法によ
り作られた銅を４０〜７０重量％含むＣｕ−ＷまたはＣ
ｕ−Ｍｏ複合合金として準備し、得られたその両複合合
金部を接合一体化した複合放熱基板とする。
【００１６】さらに第２に基板の半導体素子搭載部は上
記と同一の銅量からなる５〜２５重量％のＣｕ−Ｗまた
はＣｕ−Ｍｏ複合合金とし、これとは別にプラスチック
パッケージに隣接する部分を銅を９５％以上含む銅また
は銅合金とし、得られたその両部を接合一体化して複合
放熱基板とする。
【００１７】一体化接合の方法は、接合材が軟質で熱応
力を充分に吸収できるものであればどのような方法でも
よいが、特に、以下に述べるような生産性・品質信頼性
に優れた種々の手段が考えられる。
【００１８】（ａ）まず銅量の異なるＣｕ−ＷまたはＣ
ｕ−Ｍｏ複合合金を一体化接合する方法としては、それ
ぞれの所望の銅が溶浸可能な空孔率のＷまたはＭｏの多
孔焼結体もしくはＣｕとＷ，ＣｕとＭｏからなる複合多
孔焼結体を準備し、これらの両多孔焼結体を予め必要形
状に成形した後、これらを組み合わせてセットし、それ
ぞれの多孔焼結体空孔部に銅を溶浸させると同時に、接
合界面に欠陥がなく強固に接合された銅層を形成する一
体化方法がある。この場合の組み合わせは双方が平板で
あれば例えば平板の積層した形状のものが得られる。接
合される界面は平面が好ましいが、それにこだわる必要
もなく、又、外周の形状も種々の形状のものが考えられ
る。又、薄いものを多層重ねて銅層を介して接合し一体
化することも可能である。
【００１９】（ｂ）次にＣｕ−ＷまたはＣｕ−Ｍｏ部と
銅又は銅合金部を接合する方法としては、ロウ付によっ
て行なう方法がある。この場合接合層であるロウ層は熱
応力を充分に吸収し、その後のメッキ等の表面処理およ
び実使用時の熱ストレスに耐え、熱放散性の良いもの
で、かつ被接合部と強固に接合されるものであればどの
ようなものでも構わないが、特に銀を５０重量％以上含
み、残部が銅又は銅，インジウムからなるロウ材を用い
ると好ましい結果が得られる。
【００２０】（ｃ）さらにＣｕ−ＷまたはＣｕ−Ｍｏ部
と銅又は銅合金部を接合する方法としては、銅粉を介在
させてこれに貫通して銅粉の通電焼結と同時に両部を接
合一体化する方法がある。この場合も介在接合層として
は上記（ｂ）項で述べたような接合部特性が得られるも
のであればどのようなものでも構わないが、特に本発明
の組み合わせにおいては銅を用いるのが効果的である。
【００２１】（ｄ）さらにＣｕ−ＷまたはＣｕ−Ｍｏ部
と銅部を接合する方法としては、Ｗ又はＭｏの多孔焼結
体を鋳型内にセットし別途銅粉もしくは銅板等の銅供給
源を置いて、この銅を溶融して鋳型内に流し込み、多孔
焼結体に銅を溶浸させてＣｕ−ＷまたはＣｕ−Ｍｏ複合
合金を形成させると同時に、予め定めた鋳型形状によっ
て銅部を形成して複合一体化する方法がある。この場合
も上記（ａ）で述べたように様々な形状の組み合わせが
可能であり、また接合部の品質についても（ｂ）項で述
べたような優れた特性が得られることは言うまでもな
い。
【００２２】又、本発明のパッケージ用基板構造として
は実施例に示されるように特に段付形状と平板形状の二
つの型が考えられる。その場合、半導体素子の熱膨張率
に近似させたいわゆる半導体搭載部とプラスチックパッ
ケージの熱膨張係数に近似させたプラスチックパッケー
ジとの隣接部の一体化構造としては、両部を二つの平板
として積層して段付形状にするものと、中板とそれをは
め込む外枠の組み合わせによって、それぞれを同一厚み
にして一体化し一枚の複合平板形状にするものが経済性
・生産性・品質信頼性の点で好ましい。
【００２３】さらにプラスチックパッケージ部とフレキ
シブルプリント配線盤部との双方の部分に本発明の複合
放熱基板を用いることは可能である。
【００２４】
【作用】以上の構成によって半導体素子との接合部およ
びプラスチックパッケージとの隣接接合部の双方での当
該基板との熱膨張係数の差が小さくなり、これによって
両接合界面における熱応力による熱キレツ・欠陥の発生
が防止できるとともに、高い接合強度が得られる。又溶
浸法によって作られたＣｕ−ＷまたはＣｕ−Ｍｏ複合合
金部は実質密度比１００％のものが得られるため表層空
孔がなく、接合部の当該基板表面に施したメッキ層の密
着性が良い。
【００２５】又メッキ液が浸透して残留することもな
く、メッキ層との界面に残留することもないので、経時
的なメッキ液又はそれから発生するガス体によるメッキ
の膨れ、剥れも生じない。又接合方法ならびに複合化の
組み合せ（材質，寸法）を適切に組み合せることによっ
て、接合後の残留熱応力による反りは実用上問題のない
程度に抑えることが可能となる。
【００２６】従って、接合界面における接合強度が確保
され、かつキレツや欠陥が生じないために気密性が高く
熱の放散性にも優れた信頼性の高い複合放熱基板が提供
できる。又本発明の方法によれば、接合の方法が極めて
容易にできるものであり、生産性においても優れた方法
である。
【００２７】まず、本発明では高熱伝導性を有するＣｕ
−Ｗ複合合金の中で半導体素子搭載に適した低熱膨張性
を持つＣｕ量５〜２５％のＣｕ−ＷまたはＣｕ−Ｍｏ複
合合金とプラスチックパッケージまたはフレキシブル多
層配線盤との接合に適した高熱膨張性を有するＣｕ量が
４０〜７０％のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金を、
それがＷ及びＭｏあるいはＣｕ−Ｗ及びＣｕ−Ｍｏ多孔
性焼結体の時点で積層し、焼結体のＣｕの溶浸と同時に
接合することによりＣｕ−ＷまたはＣｕ−Ｍｏ合金の空
孔をＣｕで充填された実質密度比が１００％の緻密な合
金を形成するとともに、接合層に欠陥がなく熱伝導性の
良い、プラスチックパッケージ等に使用し得る半導体搭
載用複合放熱基板を得るものである。
【００２８】この発明により得られる半導体搭載用複合
基板の特徴は、その接合層が、微細な多孔体への毛細管
現象を利用したＣｕを含有させる溶浸法と同様の現象に
よりＣｕが含浸されるため、欠陥のないＣｕの接合層が
形成できる。さらにこのＣｕ接合層は、接合界面での熱
応力を緩和して使用時の気密封止性、放熱性の阻害とな
る反り等の欠陥を生じることもない。加えて、接合強度
が高いため接合後の機械加工に何ら支障を起こさない。
【００２９】さらに、Ｃｕ量が４０〜７０％含浸される
Ｃｕ−Ｗ及びＣｕ−Ｍｏ多孔焼結体は複雑形状に型押可
能であるため、これを円形又は四角の中空枠体形状に型
押し、中空部にＣｕが５〜２５％含浸されるＷまたはＭ
ｏ，Ｃｕ−Ｍｏ多孔焼結体をはめ込みＣｕ溶浸時に接合
することにより、外周部がプラスチックパッケージと接
合可能なＣｕ量が４０〜７０％の高熱膨張率を有する複
合合金であり、中心部が半導体搭載に適した低熱膨張率
を有する複合合金という平板形状の半導体搭載用複合放
熱基板が得られる。
【００３０】この平板形状の基板の接合層についても、
前述と同様の毛細管現象により、欠陥のないＣｕの接合
層が形成でき、その熱伝導性と接合強度にすぐれた基板
が得られる。さらに、本発明は高熱伝導性と低熱膨張性
を有する銅含有量が５〜２５重量％で実質密度比１００
％のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金を高熱伝導性と
高熱膨張性を有する銅の純度９５％以上の銅または銅合
金の中空枠体の中にはめ込み接合一体化することによ
り、接合層に欠陥がなく半導体素子およびプラスチック
パッケージまたはフレキシブルプリント配線盤との熱膨
張差異による熱応力及び歪を発生させることのない熱放
散性の良好な半導体搭載用複合放熱基板を得るものであ
る。
【００３１】この接合はＡｇ−Ｃｕ系ロウ材を用いる。
ロウ材としては銀を５０重量％以上含み、残部が銅また
は銅，インジウムであるＡｇ−Ｃｕ系ロウ材を使用する
のが望ましく、これらのロウ材を用いてＣｕ−Ｗまたは
Ｃｕ−Ｍｏ複合合金を銅の純度９５％以上の銅または銅
合金の中空枠体の中にはめ込み、この両者の隙間に毛細
管現象を利用してＡｇ−Ｃｕ系ロウ材を含浸させ接合す
ることにより接合層に欠陥のない半導体搭載用複合放熱
基板を得る製造方法をとる。
【００３２】ここで、接合に使用するロウ材を銀を５０
重量％以上含み残部が銅または銅，インジウムであるＡ
ｇ−Ｃｕ系ロウ材を用いるのは、その接合強度が高く、
信頼性に優れているとともに高熱伝導性を有しかつ半導
体素子に悪影響を及ぼさない接合材料であるためであ
る。
【００３３】次に、通電焼結法による接合方法として
は、Ｃｕ−ＷまたはＣｕ−Ｍｏ複合合金を黒鉛型の中央
部にセットし、外周部に銅粉末を充填し、通電焼結する
ことにより、銅の中空枠体を成形すると同時に接合一体
化させ、半導体搭載用複合放熱基板を得る。
【００３４】本製法はＣｕ粉末を真空中において加圧
し、電圧を加えて粉体粒子間隔にミクロ放電を起こさせ
ることによって行う。この場合、プラズマが粒子表面の
酸化皮膜等の不純物を除去しつつ焼結が進むがこの放電
はＣｕ−Ｗ及びまたはＣｕ−Ｍｏ複合合金との間でも生
じ、これによってＣｕ粉末が焼結すると同時に複合合金
との接合ができるという利点を持つ。このため、ロウ付
法と比較し、銀ロウを必要としないため、安価な複合放
熱基板を製作できる。また、Ｃｕ粉末の充填量を変化さ
せることにより、任意に銅の中空枠体の厚さを変化させ
ることが可能である。
【００３５】さらに、Ｃｕの鋳込みによる接合方法があ
る。これはＣｕ溶浸後に５〜２５重量％のＣｕが含まれ
るように設定したＷまたはＭｏの多孔焼結体をカーボン
鋳型の中央部にセットし、減圧水素雰囲気中で溶融した
銅をこの鋳型に流し込み、ＷまたはＭｏの多孔焼結体を
溶浸すると同時に銅の中空枠体を形成し、接合一体化さ
せ半導体搭載用複合放熱基板を得る製造方法である。
【００３６】本製法は、上記通電焼結法と比較し、Ｗ及
びまたはＭｏの多孔焼結体を溶浸すると同時に、Ｃｕの
中空枠体を形成し、接合する。このため、Ｃｕ−Ｗ及び
またはＣｕ−Ｍｏの接合前の加工工程を省略でき、さら
にコスト的に安価な複合放熱基板が製作できる。また、
複雑な形状のＣｕの中空枠体でもカーボン鋳型の形状を
これに合わせ加工することにより安価に製作できるとい
う利点をもつ。
【００３７】ここでＣｕ−ＷまたはＣｕ−Ｍｏ複合合金
の銅含有量を５〜２５重量％とするのは、２５重量％を
超えると半導体素子材料であるＳｉやＧａＡｓの熱膨張
係数値との差異が大きくなり、熱応力及び歪により半導
体素子との界面における放熱性及び接合強度の信頼性が
低下してしまい、５重量％未満では熱伝導度が小さくな
り所望の放熱性を得ることができないためである。
【００３８】また、溶浸法による実質密度比が１００％
のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金を用いる理由は、
これら複合合金はロウ材または半田のぬれ性改善のため
加えて耐食性を確保する目的でニッケルメッキまたはニ
ッケル、金メッキが施されるが、このとき表面に空孔が
存在するところからメッキ液が浸透し、その後の熱処理
工程で発生する変色やメッキ層の膨れ及び剥離の原因と
なるためである。
【００３９】また、銅の純度９５％以上の銅または銅合
金を用いる理由は、他の金属元素や不純物元素等の含有
量が５％を超えると熱伝導度が低下し、所望の放熱性を
得ることができないためである。
【００４０】この発明のＣｕ−ＷまたはＣｕ−Ｍｏ複合
合金を銅の純度９５％以上の銅または銅合金の中空枠体
の中にはめ込み接合され一体化した半導体搭載用複合放
熱基板は、接合後の残留応力及び反りに関して下記のよ
うな特徴をもつ。
【００４１】銅の平板とＣｕ−ＷまたはＣｕ−Ｍｏ複合
合金を接合した放熱基板の応力発生状態を図１６の構造
断面図を使って説明する。
【００４２】銅板３６（熱膨張係数17×10-6（deg-1))
の方がＣｕ−ＷまたはＣｕ−Ｍｏ複合合金３７よりも熱
膨張率が高いため銅板３６には引張の残留応力３８が働
き、Ｃｕ−ＷまたはＣｕ−Ｍｏ複合合金３７には圧縮の
残留応力３９が働く。この２つの残留応力は、銅板３６
及びＣｕ−ＷまたはＣｕ−Ｍｏ複合合金３７の各々の中
心軸に対して働くためにこれらの応力が釣合うためには
４０に示すような曲げモーメントが発生し、放熱基板の
４１及び４２の面に反りが発生してしまう。
【００４３】ここで、本発明の銅の中空枠体４３とＣｕ
−ＷまたはＣｕ−Ｍｏ複合合金４４をロウ接合した放熱
基板の応力発生状態を図１７の構造断面図によって説明
する。この場合も、銅の中空枠体４３には引張の残留応
力４５が働き、Ｃｕ−ＷまたはＣｕ−Ｍｏ複合合金４４
には圧縮の残留応力４６が働く。しかし、この２つの残
留応力は、銅の中空枠体の中心軸に対して対称かつ平行
に働きつりあっているため、放熱基板の４７及び４８の
面への反りは発生しないという特徴をもつ。
【００４４】次に本発明による複合放熱基板をプラスチ
ックパッケージあるいはフレキシブルプリント配線盤に
組み付けた場合の残留応力発生状態について述べる。比
較例として銅板４９と銅含有量１５重量％のＣｕ−Ｗ複
合合金５０を融点２８０℃のＡｕ−Ｓｎ共晶ハンダによ
り接合した放熱基板５１をプラスチックパッケージ５に
組み付けた構造断面図を図１８に示す。
【００４５】放熱基板５１とプラスチックパッケージ５
の接合工程で両者を２６０℃に加熱するため、接合時に
おいては放熱基板５１の反りがほぼ解消された状態で接
合されるが、接合後放熱基板５１に反りが発生し、プラ
スチックパッケージ５との接合部に最大12.5kg／mm2
（有限要素法熱応力解析結果）の発生が算出されるため
接合強度許容値５kg／mm2 を超えてしまい、接合部の気
密封止性が劣化してしまう。
【００４６】ここで本発明による銅の中空枠体５２とＣ
ｕ−ＷまたはＣｕ−Ｍｏ複合合金５３をロウ接合した放
熱基板５４をプラスチックパッケージ５に組み付けた構
造断面図を図１９に示す。この場合、放熱基板５４には
ロウ接合後、及びプラスチックパッケージ接合工程前後
においても反りが発生しないためプラスチックパッケー
ジ５との接合部の最大応力は1.2 kg／mm2 （有限要素法
熱応力解析結果）となり、接合強度許容値５kg／mm2 の
範囲内に十分納まり、気密封止の信頼性を確保できると
いう特徴をもつ。
【００４７】またこれはＣｕ量５〜２５重量％のＣｕ−
ＷまたはＣｕ−Ｍｏ複合合金とＣｕ量４０〜７０重量％
のＣｕ−ＷまたはＣｕ−Ｍｏ複合合金を積層し、接合す
る場合においてもＣｕ接合層が接合界面での熱応力を緩
和するために同様の効果を得ることができる。
【００４８】また、この発明のロウ接合法により得られ
る半導体搭載用複合放熱基板ではロウ接合層品質に関し
て下記のような特徴をもつ。本発明の銅の中空枠体とＣ
ｕ−ＷまたはＣｕ−Ｍｏ複合合金をロウ接合した場合を
図２０に示す。この場合、銅の中空枠体５５とＣｕ−Ｗ
またはＣｕ−Ｍｏ複合合金５６の隙間にロウ材５７を流
し込み、接合する構造をとれるため毛細管現象を利用で
き、かつ接合面積も小さいため欠陥のないロウ接合層を
持つ複合基板５８を得ることができ、放熱基板の放熱性
を阻害することがないという特徴をもつ。
【００４９】更に本発明による複合放熱基板はＣｕ−Ｗ
またはＣｕ−Ｍｏ複合合金組成及び銅の中空枠体の内径
外径寸法比を変化させることにより、プラスチックパッ
ケージとの接合部（外径部）の熱膨張率を変化させコン
トロールすることが可能である。即ち、プラスチックパ
ッケージ（熱膨張率13〜17×10-6deg-1)の熱膨張率が既
知の場合、設計上許される範囲内でＣｕ−ＷまたはＣｕ
−Ｍｏ複合合金組成及び銅の中空枠体の内径，外径寸法
比をプラスチックパッケージの熱膨張率と合致させるよ
う予め設定することが可能である。加えて、本発明によ
る複合放熱基板は、切削加工を施すことなく段付形状と
することが可能であり、Ｃｕ−ＷまたはＣｕ−Ｍｏ複合
合金の原料の節減および切削加工費、工具費の節減が図
れるという特徴をもつ。
【００５０】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。
【００５１】（実施例１）図２１に示すように、半導体
素子搭載部に用いる平板９はＷ粉末焼結体であり、Ｃｕ
溶浸時に、１５重量％のＣｕを含有するように焼結され
た多孔体である。また、フレキシブルプリント配線盤と
の接合箇所に用いる四角の中空枠体１０はＣｕ−Ｗ粉末
焼結体であり、Ｃｕ溶浸時に５０重量％のＣｕを含有す
るように焼結された多孔体である。平板９の製造は、Ｗ
粉末に有機質バインダーとしてカンファを２重量％添加
した混合粉末をプレス成形して型押体とし、次にこの型
押体を水素雰囲気中５００℃にて加熱してカンファを除
去し、１４００℃で２時間水素雰囲気中で焼結する手順
とした。又中空枠体１０はＷ粉末にＣｕ粉末を４０重量
％予配合し、カンファを２重量％添加した混合粉末をプ
レス成形して型押体とし、次に水素雰囲気中５００℃で
加熱してカンファを除き、９００℃で２時間水素雰囲気
中で焼結して得た。
【００５２】以上の方法にて形状14.9mm×14.9mm×3.0m
m のＣｕが溶浸時に１５重量％含有されるようなＷの多
孔体の平板９と外寸25mm×25mm，内寸15.1mm×15.1mm，
厚さ3.0mm のＣｕが溶浸時に５０重量％含浸されるよう
なＣｕ−Ｗの多孔体の四角の中空枠体１０を得た。
【００５３】この平板９を四角中空枠体１０の中にはめ
込み両方の多孔体を充填するに足る重量のＣｕ板を重
ね、水素雰囲気中１２００℃に加熱し、Ｃｕを溶融して
多孔体の孔に溶浸させると同時に平板９と枠体１０を接
合し、25mm×25mm×3.0mm の表面をＣｕで覆われた内部
がＣｕ：Ｗ＝１５：８５（重量比）の合金部分３で、外
周部がＣｕ：Ｗ＝５０：５０（重量比）の合金部分４か
らなるＣｕとＷの複合合金１１を得た。
【００５４】この合金１１を両面研削し、外周加工後Ｎ
ｉ，Ａｕメッキを施し、図２２に示す平板形状の複合放
熱基板１２を得た。この基板１２の断面の図２３（Ａ）
の○で囲む部分の接合部断面組織を調べたところ図２３
（Ｂ）の顕微鏡写真に示すように接合部には放熱に悪影
響を与えるような空孔キレツ等の欠陥は存在しなかっ
た。
【００５５】本基板１２の使用例を図２４に示す。複合
放熱基板１２の外周部はＣｕ：Ｗ＝５０：５０（重量
比）の合金部分４であり、熱膨張率が12.7×10-6（ deg
-1）となっており、内部がＣｕ：Ｗ＝１５：８５（重量
比）の合金部分３であり、熱膨張率が7.0 ×10-6（ deg
-1）となっている。
【００５６】接合後の熱膨張差異による残留応力は焼き
ばめと同様圧縮応力となっており、温度上昇による熱膨
張はこの圧縮応力を解放する方向に働くため、この複合
基板１２の全体（外周部）の熱膨張率は12.7×10-6（ d
eg-1）とＣｕ：Ｗ＝５０：５０（重量比）の合金の熱膨
張率と一致した。
【００５７】フレキシブルプリント配線盤７の熱膨張率
が13〜17×10-6（ deg-1）と本基板１２の外周部との熱
膨張率の差異が少ないため、両者の樹脂接合部の気密性
に悪影響を及ぼすことがない。また半導体素子搭載部で
ある内部はＣｕ：Ｗ＝１５：８５（重量比）の合金部分
であり、熱膨張率が7.0 ×10-6（ deg-1）となり、半導
体シリコン素子８の熱膨張率は、4.2 ×10-6（deg-1 ）
であるため、熱膨張差異が少なく素子の信頼性およびパ
ッケージの気密性については悪影響を及ぼすことがなか
った。。
【００５８】（実施例２）図２５に示すように、半導体
素子搭載部に用いる平板１９はＷ粉末焼結体であり、Ｃ
ｕ溶浸時に、１５重量％のＣｕを含有するように焼結さ
れた多孔体である。また、プラスチックパッケージとの
接合箇所に用いる四角の中空枠体２０はＣｕ−Ｍｏ粉末
焼結体であり、Ｃｕ溶浸時に４０重量％のＣｕを含有す
るように焼結された多孔体である。平板１９は実施例１
と同様の方法で多孔焼結体を得た。中空枠２０はＭｏ粉
末にＣｕ粉末を３０重量％予配合し、バインダーとして
カンファを２重量％添加して混合粉末とし、これをプレ
ス成形して、水素中５００℃でカンファを除き、同雰囲
気中９００℃２時間焼結して得た。
【００５９】以上の方法にて形状14.9mm×14.9mm×3.0m
m のＣｕが溶浸時に１５重量％含有されるようなＷの多
孔体の平板１９と、実施例３と同様の方法にて外寸25mm
×25mm，内寸15.1mm×15.1，厚さ3.0mm のＣｕが溶浸時
に４０重量％含浸されるようなＣｕ−Ｍｏの多孔体の四
角の中空枠体２０を得た。
【００６０】この平板１９を四角中空枠体２０の中には
め込み両方の多孔体を充填するに足る重量のＣｕ板を重
ね、水素雰囲気中１２００℃に加熱し、Ｃｕを溶融して
多孔体の孔に溶浸させると同時に平板１９と枠体２０を
接合し、外寸25mm×25mm×3.0 mmで表面がＣｕで覆われ
ており内部がＣｕ：Ｗ＝１５：８５（重量比）の合金部
分３で、外周部がＣｕ：Ｍｏ＝４０：６０（重量比）の
合金部分１６からなるＣｕとＷとＭｏの複合合金２１を
得た。この合金２１を両面研削し、外周加工後Ｎｉ，Ａ
ｕメッキを施し、図２６に示す平板形状の複合放熱基板
２２を得た。
【００６１】この基板２２の断面の図２７（Ａ）の○で
囲む部分の接合部断面組織を調べたところ図２７（Ｂ）
の顕微鏡写真に示すように接合部には放熱に悪影響を与
えるような空孔キレツ等の欠陥は存在しなかった。
【００６２】本基板２２の使用例を図２８に示す。複合
放熱基板２２の外周部はＣｕ：Ｍｏ＝４０：６０（重量
比）の合金部分１６であり、熱膨張率が12×10-6（ deg
-1）となっており、内部がＣｕ：Ｗ＝１５：８５（重量
比）の合金部分３であり、熱膨張率が7.0 ×10-6（ deg
-1）となっている。
【００６３】接合後の熱膨張差異による残留応力は焼き
ばめと同様圧縮応力となっており、温度上昇による熱膨
張はこの圧縮応力を解放する方向に働くため、この複合
基板２２の全体（外周部）の熱膨張率は12×10-6（ deg
-1）とＣｕ：Ｗ＝４０：６０（重量比）の合金の熱膨張
率と一致した。
【００６４】プラスチックパッケージ７の熱膨張率が13
〜17×10-6（ deg-1）と本基板２２の外周部との熱膨張
率差異が少ないため、両者の樹脂接合部の気密性に悪影
響を及ぼすことがない。また半導体素子搭載部である内
部はＣｕ：Ｗ＝１５：８５（重量比）の合金部分３であ
り、熱膨張率が7.0 ×10-6（ deg-1）となり、半導体シ
リコン素子８の熱膨張率は、4.2 ×10-6（deg-1 ）であ
るため、熱膨張差異が少なく素子の信頼性に悪影響を及
ぼすことはなかった。
【００６５】（実施例３）図１において、半導体素子搭
載部に用いる平板１はＣｕを１５重量％含むＣｕ−Ｗ複
合合金である。またプラスチックパッケージとの接合個
所に用いる中空枠体２は無酸素銅板である。平板１は以
下のようにして作製した。即ちまずＷ粉末に有機質バイ
ンダーとしてカンファを２％混合した混合粉末を金型に
充填し加圧して型押体を得た。この型押体を水素雰囲気
中５００℃にて加熱してカンファを蒸発除去した後、水
素雰囲気中１４００℃にて２時間焼結してＷの多孔体を
得た。
【００６６】次に、この多孔体に該多孔体の孔を充填す
るに足る重量の銅板を重ね、水素雰囲気中１２００℃に
加熱し、銅を溶融して多孔体の孔に溶浸させ、16mm×16
mm×3.0mm の表面を銅で覆われた銅含有量１５重量％の
Ｃｕ−Ｗ複合合金を得た。この複合合金の両面を研磨
し、外周端面を切削して表面の銅を除去し、15mm×15mm
×2.5mm の平板１を得た。この平板１にロウ材とのぬれ
性改善のため表面にＮｉメッキ0.2 〜0.8 μｍを施し
た。
【００６７】無酸素銅の中空枠体２は無酸素銅の長さ10
00mm×幅30mm×厚さ１mmのフープ材を打抜き金型に投入
し、外径22mm×22mm，内径15.1mm×15.1mm，厚さ１mmに
成形、その後カーボン治具上で平板１を中空枠体２の中
にはめ込み両者の下に平板１と中空枠体２の接合部の隙
間を埋めるに足る量のＡｇ−Ｃｕ共晶ロウ材３を敷き、
水素雰囲気中で８００℃に加熱し、ロウ材３を溶融して
接合部の隙間に毛細管現象を利用して浸み込ませ、両者
を接合することにより図１に示す複合放熱基板４を得
た。
【００６８】この基板の接合部断面組織の微構造を顕微
鏡で観察したところ、図２に示すように接合部には放熱
に悪影響を与えるようなキレツや空孔は存在しなかっ
た。更に、表１に本サンプルの反り測定結果を示す。
尚、比較例として15mm×15mm×1.5mm のＣｕ−Ｗ複合合
金（銅含有量１５重量％）と22mm×22mm×1.0mm の無酸
素銅板を積層し、Ａｕ−Ｓｎ共晶ロウ材（融点２８０
℃）Ａｇ−Ｃｕ共晶ロウ材（融点７８０℃）にて接合し
た場合における反り測定結果を示す。図２９には本発明
(A) 及び比較例(B)(C)の断面図を示す。
【００６９】
【表１】
【００７０】表１によれば、本発明による放熱基板の反
りは0.02mm未満であり、半導体素子およびプラスチック
パッケージとの接合において、放熱性、気密性に悪影響
を与えない範囲内である。（放熱基板の反り規格0.05mm
以内）ここで、本基板４の使用例を図３に示す。この複
合基板４の外周部の熱膨張率を測定したところ12.5×10
-6(deg-1) であり、プラスチックパッケージ５の熱膨張
率が13〜17×10-6(deg-1) と同等の熱膨張率のため、両
者の接合部の気密性に悪影響を及ぼさなかった。また、
半導体素子搭載部であるＣｕ−Ｗ複合合金１の熱膨張率
は7.0 ×10-6(deg-1) であり、半導体素子６の熱膨張率
は4.2 ×10-6(deg-1) であるため熱膨張率の差異が少な
く素子の信頼性に悪影響を及ぼさなかった。
【００７１】（実施例４）次にこの発明の通電焼結法に
よる取付形状の事例によってＣｕ−Ｗ／Ｃｕ複合放熱基
板の製造法を説明する。図４において、半導体素子搭載
部に用いる平板７はＣｕを１０重量％含むＣｕ−Ｗ複合
合金である。実施例１と同様の方法にて15mm×15mm×2.
5mm の平板７を得た。この平板７をカーボン型８の中央
部にセットし、この平板７の外周部のカーボン型中にＣ
ｕ粉末を充填し、焼結雰囲気を10-3mmＨｇの真空雰囲気
にした後３００kg／cm2 に加圧すると同時に電圧をか
け、Ｃｕの中空枠体を成形すると同時に平板７と接合
し、段付形状の複合放熱基板９を得た。
【００７２】この基板の接合部断面組織の微構造を顕微
鏡で観察したところ、図５に示すように接合部には放熱
性および接合強度に悪影響を与えるような空孔および欠
陥は存在しなかった。
【００７３】（実施例５）次にこの発明のＣｕ鋳込み法
による段付形状のＣｕ−Ｗ／Ｃｕ複合放熱基板の製造法
を説明する。図６において、半導体素子搭載部に用いる
平板１０はＣｕ溶浸後１０重量％のＣｕを含有するよう
に焼結されたＷの多孔焼結体である。実施例１と同様の
方法にて16mm×16mm×3mm のＷの多孔焼結体の平板１０
を得た。
【００７４】この平板をカーボン治具１１の中央部にセ
ットし、カーボンの押え部１２、銅板１３を詰めた。こ
の銅板の量はＷの多孔焼結体中に含浸し、かつＣｕの中
空枠体を形成し、余剰が残る量とした。このセットを減
圧水素焼結炉中に投入して水素雰囲気を0.04mmＨｇに減
圧し、１２００℃で２時間保持し、Ｃｕを溶融させ、カ
ーボン治具中のＷの多孔焼結体中にＣｕを溶浸し、同時
にＣｕの中空枠体を形成させた。その後これを冷却して
取出した後、平板１０上面に残った余剰銅を研削し、段
付形状のＣｕＷ／Ｃｕ複合放熱基板１４を得た。この基
板の接合部断面組織の微構造を顕微鏡で観察したとこ
ろ、図７に示すような接合部には放熱に悪影響を与える
ような空孔は存在しなかった。
【００７５】（実施例６）次にこの発明の平板形状のＣ
ｕ−Ｗ／Ｃｕ複合放熱基板の製造法を示す。図８におい
て、半導体素子搭載部に用いる平板１５は銅の含有量１
０〜２０重量％のＣｕ−Ｗ複合合金である。またプラス
チックパッケージとの接合個所に用いる中空枠体１６は
無酸素銅板である。実施例３と同様の方法にて表２に示
すような銅の含有量１０〜２０重量％の16mm×16mm×2.
0mm のＣｕ−Ｗ複合合金及び外径寸法21〜38mm、内径寸
法16.1mm×16.1mm、厚さ2.0mm の無酸素銅の中空枠体を
製作した。これらを実施例３と同様の方法にてロウ接合
することにより、平板形状の複合放熱基板１８を得た。
表２にこれら複合基板の外径部及びＣｕ−Ｗ複合合金の
熱膨張率の測定結果を示す。
【００７６】
【表２】
【００７７】表２によれば、Ｃｕ−Ｗ複合合金の合金組
成及び銅の中空枠体の中空部内径寸法と外径寸法の比率
を変化させることにより、複合放熱基板の外径部（全
体）の熱膨張率を任意の値に制御することが可能であ
る。
【００７８】ここで本基板１８の使用例を図９に示す。
プラスチックパッケージ５の熱膨張率13〜17×10-6(deg
-1) が明確になっておれば、そのパッケージの熱膨張率
に複合基板１８の熱膨張率を正確に合わせることが可能
であり、両者の接合部の高い気密性のものが得られた。
また、半導体素子搭載部であるＣｕ−Ｗ複合合金１５の
熱膨張率は6.4 〜9.0 ×10-6(deg-1) であり、半導体素
子６との熱膨張率の差異が少なくシリコン素子との接合
部の信頼性に悪影響を及ぼすことはなかった。
【００７９】
【発明の効果】以上説明したように、本発明の複合放熱
基板は半導体素子搭載部分はその素子の熱膨張係数に近
い高熱伝導性のＣｕ−Ｗ又はＣｕ−Ｍｏ部とし、プラス
チックパッケージ部又はフレキシブルプリント配線盤隣
接部分はその材料の熱膨張係数に近い高熱伝導性のＣｕ
−Ｗ，Ｃｕ−ＭｏまたはＣｕ９５％以上からなる銅又は
銅合金部とし、これらを生産性の高い方法で接合一体化
することによって、優れた接合強度、放熱性と従来以上
の気密性を備えており、品質上も信頼性の高いものとな
る。従って、半導体搭載集積回路用パッケージ構造体に
利用される安価で高品質な複合放熱基板を提供すること
が可能となるものである。
【図面の簡単な説明】
【図１】この発明の複合放熱基板の製造工程を示す工程
図。
【図２】(A) はこの発明の複合放熱基板の断面図、(B)
はその接合部断面の金属組織を示す顕微鏡写真。
【図３】この発明の複合放熱基板を用いた半導体搭載用
プラスチックパッケージの構造断面図。
【図４】この発明の複合放熱基板の製造工程を示す工程
図。
【図５】(A) はこの発明の複合放熱基板の断面図、(B)
はその接合部断面の金属組織を示す顕微鏡写真。
【図６】この発明の複合放熱基板の製造工程を示す工程
図。
【図７】(A) はこの発明の複合放熱基板の断面図、(B)
はその接合部断面の金属組織を示す顕微鏡写真。
【図８】この発明の複合放熱基板の製造工程を示す工程
図。
【図９】この発明の複合放熱基板を用いた半導体搭載用
プラスチックパッケージの構造断面図。
【図１０】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１１】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１２】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１３】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１４】(A) は従来の放熱基板の製造工程を示す工程
図、(B) はその基板の断面図。
【図１５】(A) は従来の放熱基板の製造工程を示す工程
図、(B) はその基板の断面図。
【図１６】従来の放熱基板の構造断面図。
【図１７】(A)(B)はこの発明の複合放熱基板の構造断面
図。
【図１８】従来の放熱基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図１９】この発明の基板を用いた半導体搭載用プラス
チックパッケージの構造断面図。
【図２０】(A) はこの発明の複合放熱基板の製造工程を
示す工程図、(B) はその断面図。
【図２１】この発明の実施例に係る複合放熱基板の製造
工程を示す工程図。
【図２２】この発明の実施例に係る複合放熱基板の斜視
図。
【図２３】(A) はこの発明の実施例に係る複合放熱基板
の断面図、(B) はその接合部断面の金属組織を示す顕微
鏡写真。
【図２４】この発明の実施例に係る複合放熱基板をフレ
キシブルプリント配線盤に用いた場合の構造断面図。
【図２５】この発明の実施例に係る複合放熱基板の製造
工程を示す工程図。
【図２６】この発明の実施例に係る複合放熱基板の斜視
図。
【図２７】(A) はこの発明の実施例に係る複合放熱基板
の断面図、(B) はその接合部断面の金属組織を示す顕微
鏡写真。
【図２８】この発明の実施例に係る複合放熱基板を半導
体搭載用プラスチックパッケージに用いた場合の構造断
面図。
【図２９】(A) はこの発明の実施例に係る複合放熱基板
の断面図、(B)(C)は比較例に係る基板の断面図。
【符号の説明】
１，７，９，１５，１９ 平板 ２，１０，１６，２０ 中空枠体 ４，１２，１８，２２ 複合放熱基板 １１，２１ 複合合金

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体搭載用複合放熱基板であって、そ
    の半導体素子搭載部が溶浸法により作られた銅を５〜２
    ５重量％含むＣｕ−ＷまたはＣｕ−Ｍｏ複合合金からな
    り、プラスチックパッケージに隣接する部分が溶浸法に
    より作られた銅を４０〜７０重量％含むＣｕ−Ｗまたは
    Ｃｕ−Ｍｏ複合合金からなっており、当該両部分を接合
    し一体化したことを特徴とする半導体搭載用複合放熱基
    板。
  2. 【請求項２】 溶浸後の銅量が５〜２５重量％となるＷ
    またはＭｏの多孔焼結体と溶浸後の銅量が４０〜７０重
    量％となるＣｕとＷの複合多孔焼結体またはＣｕとＭｏ
    の複合多孔焼結体を用意し、これらを組み合わせて銅溶
    浸と同時に接合することを特徴とする請求項１記載の半
    導体搭載用複合放熱基板の製造方法。
  3. 【請求項３】 半導体搭載用複合放熱基板であって、そ
    の半導体素子搭載部が溶浸法により作られた銅を５〜２
    ５重量％含むＣｕ−ＷまたはＣｕ−Ｍｏ複合合金からな
    り、プラスチックパッケージに隣接する部分が銅を９５
    ％以上含む銅または銅合金からなっており、当該両部分
    を接合し一体化したことを特徴とする半導体搭載用複合
    放熱基板。
  4. 【請求項４】 ロウ付法によって接合されたことを特徴
    とする請求項３の半導体搭載用複合放熱基板の製造方
    法。
  5. 【請求項５】 ロウ材はＡｇ−Ｃｕ系ロウ材であり、銀
    を５０重量％以上含み、残部が銅または銅，インジウム
    であることを特徴とする請求項４の半導体搭載用複合放
    熱基板の製造方法。
  6. 【請求項６】 銅または銅合金部を通電焼結法により形
    成し、同時にＣｕ−ＷまたはＣｕ−Ｍｏ部と接合するこ
    とを特徴とする請求項３の半導体搭載用複合放熱基板の
    製造方法。
  7. 【請求項７】 溶浸後の銅量が５〜２５重量％となるＷ
    またはＭｏの多孔焼結体を鋳型内にセットし、溶融銅を
    流し込み銅を当該多孔焼結体に溶浸させてＣｕ−Ｗまた
    はＣｕ−Ｍｏ部を形成すると同時に銅部を形成し、両部
    を接合一体化することを特徴とする請求項３の半導体搭
    載用複合放熱基板の製造方法。
  8. 【請求項８】 段付形状基板であって、半導体搭載部で
    あるその上段形状部とプラスチックパッケージとの隣接
    部である下段形状部を別々に成形し積層して接合一体化
    したことを特徴とする請求項１，３に記載の半導体搭載
    用複合放熱基板の構造。
  9. 【請求項９】 平板形状基板であって、プラスチックパ
    ッケージとの隣接部であるその一方を中空枠形状体と
    し、半導体搭載部である他方をその中空枠形状体の中枠
    部にはめ合わされる平板形状中板とし、当該中空枠体に
    当該中板をはめ込み接合一体化したことを特徴とする請
    求項１，３項記載の半導体搭載用複合放熱基板の構造。
  10. 【請求項１０】 請求項８，９の放熱基板をプラスチッ
    クパッケージまたはフレキシブルプリント配線盤に組み
    つけたことを特徴とする半導体搭載集積回路用パッケー
    ジ構造。
JP31396892A 1991-10-28 1992-10-28 半導体搭載用複合放熱基板及びその製造方法 Pending JPH05211248A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP31396892A JPH05211248A (ja) 1991-10-28 1992-10-28 半導体搭載用複合放熱基板及びその製造方法
US08/420,901 US5481136A (en) 1992-10-28 1995-04-11 Semiconductor element-mounting composite heat-sink base

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-309934 1991-10-28
JP3309934A JPH053265A (ja) 1990-10-26 1991-10-28 半導体搭載用複合放熱基板及びその製造方法
JP31396892A JPH05211248A (ja) 1991-10-28 1992-10-28 半導体搭載用複合放熱基板及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05211248A true JPH05211248A (ja) 1993-08-20

Family

ID=26566118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31396892A Pending JPH05211248A (ja) 1991-10-28 1992-10-28 半導体搭載用複合放熱基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05211248A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
JP6041117B1 (ja) * 2016-07-28 2016-12-07 株式会社半導体熱研究所 放熱基板、半導体パッケージ、及び半導体モジュール、並びに放熱基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107057A (ja) * 1995-10-09 1997-04-22 Sumitomo Electric Ind Ltd 半導体素子搭載用プラスチックパッケージおよびその製造方法
JPH10284643A (ja) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd 半導体装置用基板
JP2003297985A (ja) * 2002-03-22 2003-10-17 Plansee Ag パッケージとその製造方法
JP6041117B1 (ja) * 2016-07-28 2016-12-07 株式会社半導体熱研究所 放熱基板、半導体パッケージ、及び半導体モジュール、並びに放熱基板の製造方法

Similar Documents

Publication Publication Date Title
US5481136A (en) Semiconductor element-mounting composite heat-sink base
US5981085A (en) Composite substrate for heat-generating semiconductor device and semiconductor apparatus using the same
CN102574361B (zh) 层合材料及其制造方法
TW200421577A (en) Package for housing semiconductor chip, fabrication method thereof and semiconductor device
KR20010079642A (ko) 복합 재료 및 그를 이용한 반도체 장치
JP2003152145A (ja) 半導体放熱用基板とその製造方法及びパッケージ
EP0482812B1 (en) Method for manufacturing semiconductor-mounting heat-radiative substrates and semiconductor package using the same
JP2014143351A (ja) ヒートシンク付パワーモジュール用基板の製造方法
JPH06268117A (ja) 半導体装置用放熱基板およびその製造方法
WO2018163599A1 (ja) 半導体装置、その製造方法および半導体モジュール
JPH08186204A (ja) ヒートシンク及びその製造方法
JP2004253736A (ja) ヒートスプレッダモジュール
US7563646B2 (en) Molded ceramic surface mount package
JPH05211248A (ja) 半導体搭載用複合放熱基板及びその製造方法
WO2001080313A1 (en) Material of heat-dissipating plate on which semiconductor is mounted, method for fabricating the same, and ceramic package produced by using the same
CN115692216B (zh) 一种异种材质复合成型的电子封装结构及其制备方法
JPH04348062A (ja) 半導体搭載用放熱基板の製造法と該基板を用いた半導体用パッケージ
WO2020217851A1 (ja) 電子部品モジュール、及び、窒化珪素回路基板
WO2020203633A1 (ja) 窒化珪素回路基板、及び、電子部品モジュール
JP7179550B2 (ja) セラミックス回路基板およびそれを用いた半導体装置
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JP2815656B2 (ja) パッケージ型半導体装置の高強度放熱性構造部材
JP3872391B2 (ja) 半導体素子収納用パッケージ
JPH06344131A (ja) 半導体放熱基板への部品接合方法
JP2001217364A (ja) Ａｌ−ＳｉＣ複合体