JP3872391B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3872391B2 JP3872391B2 JP2002216143A JP2002216143A JP3872391B2 JP 3872391 B2 JP3872391 B2 JP 3872391B2 JP 2002216143 A JP2002216143 A JP 2002216143A JP 2002216143 A JP2002216143 A JP 2002216143A JP 3872391 B2 JP3872391 B2 JP 3872391B2
- Authority
- JP
- Japan
- Prior art keywords
- copper
- semiconductor element
- composite material
- insulating frame
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の属する技術分野】
本発明は半導体素子収納用パッケージに関し、特にガリウム砒素(GaAs)・インジウム燐(InP)・シリコン(Si)等の高発熱の半導体素子が搭載される、放熱特性に優れた高信頼性用途の半導体素子収納用パッケージに関するものである。
【0002】
【従来の技術】
従来、半導体素子を収容するための半導体素子収納用パッケージは、一般に酸化アルミニウム質焼結体・ムライト質焼結体・ガラスセラミックス焼結体等の電気絶縁材料から成り、上面に半導体素子を収容するための凹部を有する絶縁基体と、この絶縁基体の凹部から外表面にかけて被着導出されたタングステン・モリブデン・マンガン・銅・銀等の金属粉末から成る複数個の配線層と、蓋体とから構成されており、絶縁基体の凹部底面に半導体素子をガラス・樹脂・ロウ材等の接着剤を介して接着固定するとともにこの半導体素子の各電極をボンディングワイヤを介して配線層に電気的に接続し、しかる後、絶縁基体に蓋体をガラス・樹脂・ロウ材等から成る封止材を介して接合させ、絶縁基体と蓋体とから成る容器内部に半導体素子等の発熱部品を収容することによって製品としての半導体装置となる。
【0003】
この従来の半導体素子収納用パッケージは、絶縁基体を構成する酸化アルミニウム質焼結体の熱伝導率が低い(約15W/mK)ため、絶縁基体に収容される半導体素子が作動時に多量の熱を発生した場合、その熱を大気中に良好に放散させることができず、その結果、半導体素子はその発生する熱によって高温となリ、半導体素子に熱破壊を起こさせたり、特性に熱変化を与え誤動作を生じるという欠点を有していた。
【0004】
そこで、高発熱の半導体素子を収容する半導体素子収納用パッケージにおいては、絶縁基体を介して半導体素子の熱を良好に放散させるために、銅−タングステン・銅−モリブデンといった複合金属材料から成る放熱部品が半導体素子の真下に位置するように設けられている。
【0005】
例えば、銅−タングステン複合材料から成る放熱部品はタングステンと銅がマトリクス状に構成されており、銅−タングステン複合材料の熱伝導率は、比率により異なるが、一般的に150乃至200W/mK程度である。
【0006】
しかしながら、パワーICや高周波トランジスタ等の大電流を必要とする半導体素子の発展に伴って、半導体素子の発熱量は年々増加する傾向にあり、現在では250W/mK以上の熱伝導率を持つ放熱部品が求められている。
【0007】
この問題を解決するために、特開平6−268115号公報には、半導体装置用放熱基板として、モリブデンから成る第1の部材(基材)と銅から成る第2の部材とのクラッド材でC.M.C.(Cu/Mo/Cu)構造のものが開示されている。このC.M.C.構造のクラッド材から成る半導体装置用放熱基板の熱伝導率は200W/mK以上と非常に高い。
【0008】
また、特開平6−268117号公報には、タングステン−銅合金およびモリブデン−銅合金から成る群より選ばれた少なくとも一種の金属材料から成る第1の部材(基材)の両主面に銅を主材料とする金属材料から成る第2の部材が熱間一軸加圧法または圧延法のいずれかで接合された半導体装置用放熱基板が提案されており、この半導体装置用放熱基板では250W/mK以上の熱伝導率を達成している。
【0009】
【発明が解決しようとする課題】
しかしながら、特開平6−268115号公報や特開平6−268117号公報に開示された半導体装置用放熱基板は、熱伝導率が約250W/mKと非常に高いが、製造方法として圧延法や熱間一軸加工法により基材層と銅層とを貼り合わせているため、これを半導体素子収納用パッケージの放熱基体として絶縁枠体を接合すると、接合時の熱応力により基材層と銅層との界面にクラックが発生し易いという問題点がある。
【0010】
また、銅層と基材層との間に界面が存在するために、両層の接触抵抗により、熱伝導率が低下することとなるといった問題点がある。
【0011】
また、従来の半導体収納用パッケージにおいては、絶縁枠体を形成する酸化アルミニウム質焼結体の比誘電率9〜10(室温、1MHz)と高いことから絶縁枠体に設けた配線層を伝わる電気信号の伝搬速度が遅く、そのため信号の高速伝搬を要求する半導体素子は収容が不可となるという問題点を有していた。
【0012】
さらに、この従来の半導体収納用パッケージにおいては、絶縁枠体に形成される配線層はタングステンやモリブデン・マンガン等の高融点金属材料により形成されており、これらタングステン等はその比電気抵抗が5.4μΩ・cm(200℃)以上と高いことから、配線層に電気信号を伝搬させた場合、電気信号に大きな減衰が生じ、電気信号を正確、かつ確実に伝搬させることができないという問題点を有していた。
【0013】
本発明は上記従来の技術における問題点に鑑み案出されたものであり、その目的は、放熱基体を銅−炭化珪素に対して溶浸法により両面に銅層を形成したものとすることにより、半導体素子の発生した熱を絶縁体に良好に放散させることができるとともに、銅層を熱間一軸法や圧延等の貼り合わせではない溶浸法により形成しているために、絶縁体と放熱基体とを強固に信頼性よく接合させることが可能で、かつ内部に高速駆動を行なう半導体素子を収容することができる半導体素子収納用パッケージを提供することにある。
【0014】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有する放熱基体と、この放熱基体の上面に前記載置部を囲繞するように取着され、前記半導体素子の電極が電気的に接続される半導体素子を有する絶縁枠体と、この絶縁枠体の上面に取着される蓋体とから成る半導体素子収納用パッケージであって、前記絶縁枠体は比誘電率が7以下のガラスセラミックス焼結体で、前記配線層は電気抵抗率が2.5μΩ・cm以下の金属材料で形成されており、前記放熱基体は、炭化珪素の多孔質体に銅を含浸させて成る複合材料層と前記銅を含浸させるときに前記複合材料層の上下面に残留させた前記銅から成る銅層とから成るとともに、前記複合材料層の厚みをt1、前記銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることを特徴とするものである。
【0015】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記複合材料層は、タングステンまたはモリブデンの多孔質体に20乃至35質量%の銅を含浸させて成ることを特徴とするものである。
【0016】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記絶縁枠体の前記ガラスセラミックス焼結体は、熱膨張係数が6乃至8×10-6/℃(室温〜800℃)であることを特徴とするものである。
【0017】
本発明の半導体素子収納用パッケージによれば、放熱基体が、炭化珪素の多孔質体に銅を含浸させて成る複合材料層と前記銅を含浸させるときに前記複合材料層の上下面に残留させた前記銅から成る銅層とから成るとともに、複合材料層の厚みをt1、銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることから、炭化珪素の多孔質体に銅を含浸させて成る複合材料層のみで構成された放熱基体に比べて、これに載置される半導体素子で発生した熱を、まず表面近傍で銅層によって面内の水平方向により多く逃がすことができるとともに、銅層と複合材料層中の銅とは連続的につながっているため熱伝導の損失が小さくなり、その結果、複合材料層内により多く熱を逃がすことができる。また、複合材料層内は、銅−炭化珪素材料であるので230W/mK以上の熱伝導率が確保されている。これによって、放熱基体の熱伝導率を250W/mK以上と極めて高いものとすることが可能となる。
【0018】
また、複合材料層の上下面に形成された銅層は、複合材料層を炭化珪素に銅を溶浸法で含浸させる際に同時に形成することができることから、熱間一軸法や圧延法で貼り合わせた銅層と異なり、放熱基体に絶縁枠体を接合する時の熱応力により銅層と複合材料層との界面にクラックが発生することはほとんどなく、その結果、放熱基体に載置されてパッケージ内部に収容される半導体素子を長期にわたり正常に、かつ安定に作動させることが可能となる。
【0019】
また、放熱基体が、炭化珪素の多孔質体に銅を含浸させて成る複合材料層とその上下面に形成された銅層とから成るとともに、複合材料層の厚みをt1、銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることから、放熱基体の上面に設けられた半導体素子の載置部では熱伝導率とともに熱膨張係数も大きい銅の占める割合が多いにもかかわらず、放熱基体の熱膨張係数を絶縁枠体の熱膨張係数に近づけることが可能となる。
【0020】
特に、複合材料層を炭化珪素の多孔質体に20乃至35質量%の銅を含浸させて成るものとしたときには、放熱基体の熱膨張係数は9×10-6/℃以下の値になるため、放熱基体と絶縁枠体とを長期間にわたり良好に、かつ安定に接合させることが可能となる。
【0021】
また、絶縁枠体のガラスセラミックス焼結体を熱膨張係数が6乃至8×10-6/℃(室温〜800℃)であるものとしたときには、放熱基体の熱膨張係数をその絶縁枠体の熱膨張係数の近傍の値にすることが可能となるので、放熱基体と絶縁枠体とを長期間にわたり良好に、かつ安定に接合させることが可能となる。
【0022】
また本発明の半導体素子収納用パッケージによれば、絶縁枠体を比誘電率が7以下のガラスセラミックス焼結体で形成したことから、絶縁枠体に設けた配線層を伝わる電気信号の伝搬速度を速いものとすることができて、信号の高速伝搬を要求する半導体素子の収納が可能となる。
【0023】
また本発明の半導体素子収納用パッケージによれば、絶縁枠体を低温焼成(約800℃〜900℃)が可能なガラスセラミックス焼結体で形成するとともに、絶縁枠体と同時焼成により形成される配線層を比電気抵抗が2.5μΩ・cm以下と低い銅や銀・金で形成したことから、配線層に電気信号を伝搬させた場合に、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【0024】
【発明の実施の形態】
以下、本発明を添付図面に基づき詳細に説明する。
【0025】
図1は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、1は絶縁枠体、2は蓋体、3は放熱基体であり、4は半導体素子である。放熱基体3は上面の中央部に半導体素子4が載置される載置部を有しており、絶縁枠体1は放熱基体3の上面に載置部を囲繞するように取着されており、これら絶縁枠体1と蓋体2と放熱基体3とで半導体素子4を収納する容器が構成される。
【0026】
絶縁枠体1は比誘電率が7以下のガラスセラミックス焼結体(線熱膨張係数:6乃至8×10-6/℃)から成り、具体的には、
1)ホウケイ酸ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体(比誘電率5〜6)
2)コージェライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体(比誘電率5〜6)
3)ムライト系結晶化ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体(比誘電率5〜6)
等で形成されている。
【0027】
絶縁枠体1は放熱基体3とロウ材6を介して接着固定される。なお、絶縁枠体1の放熱基体3との接合部にはロウ付け用の金属層(非図示)が形成される。
【0028】
絶縁枠体1は、例えばホウケイ酸ガラスにアルミナもしくはムライトを添加して成る原料粉末より製作されるガラスセラミックス焼結体から成る場合、原料粉末の組成が質量比で72〜76%のシリカ・15〜17%の酸化ホウ素・2〜4%の酸化アルミニウム・酸化ナトリウム・酸化カリウムおよび酸化チタンの合計量2〜3%から成るホウケイ酸粉末に、アルミナ・石英およびコージェライトの各粉末と有機バインダや溶剤等を添加混合して泥漿物を作るとともに、この泥漿物をドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)となし、しかる後に、これらセラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、約900℃の温度で焼成することによって作製される。
【0029】
また、絶縁枠体1には、その内側の半導体素子4の載置部を取り囲む部位から外表面にかけて導出する配線層8が形成されており、絶縁枠体1の内側に露出する配線層8の一端には半導体素子4の各電極がボンディングワイヤ5を介して電気的に接続され、また、絶縁枠体1の上面に導出された部位には、外部電気回路と接続される外部リードピン9が銀ロウ等のロウ材を介してロウ付け取着されている。
【0030】
この配線層8は、半導体素子4の各電極を外部電気回路に接続する際の導電路として機能し、銅・銀・金等の金属粉末により形成されている。
【0031】
配線層8は、銅・銀・金等の金属粉末に適当な有機バインダや溶剤等を添加混合して得た金属ペーストを絶縁枠体1となるセラミックグリーンシートに予め従来周知のスクリーン印刷法等によって所定のパターンに印刷塗布しておくことによって、絶縁枠体1の内側から外表面にかけて被着形成される。
【0032】
配線層8を形成する銅・銀・金等はその融点が約1000℃と低いものの、絶縁枠体1を構成するガラスセラミックス焼結体の焼成温度が低いことから、絶縁枠体1に所定パターンに被着形成することが可能となる。
【0033】
また、配線層8を形成する銅や銀・金等は、その電気抵抗率が2.5μΩ・cm以下と低いことから、配線層8を介して容器内部に収容する半導体素子4と外部電気回路との間に電極信号の出し入れをしたとしても、配線層8において電気信号が大きく減衰することはなく、その結果、半導体素子4を正確、かつ確実に動作させることができる。
【0034】
さらに、配線層8は、この配線層8が被着されている絶縁枠体1の比誘電率が7以下(室温、1MHz)、好適には5.5〜6と低いことから、配線層8を伝わる電気信号の伝搬速度が速いものとなり、その結果、配線層8を介して容器内部に収容する半導体素子4と外部電気回路との間に電気信号の出し入れをしたとしても、電気信号の伝搬に遅延を生じることがなく、半導体素子4に正確、かつ確実に電気信号を出し入れすることができる。
【0035】
なお、配線層8は、銅や銀から成る場合、その露出する表面にニッケル・金等の耐食性に優れ、かつボンディングワイヤ5のボンディング性に優れる金属を1乃至20μmの厚みにメッキ法によって被着させておくと、配線層8の酸化腐食を有効に防止できるとともに配線層8へのボンディングワイヤ5の接続を強固となすことができる。従って、配線層8は、その露出する表面にニッケル・金等の耐食性に優れ、かつボンディング性に優れる金属を1乃至20μmの厚みに被着させておくことが望ましい。
【0036】
また、絶縁枠体1に被着した配線層8にロウ付けされる外部リードピン9は、鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の金属材料から成り、半導体素子4の各電極を外部電気回路に電気的に接続する機能を有する。
【0037】
外部リードピン9は、例えば、鉄−ニッケル−コバルト合金等の金属から成るインゴット(塊)に圧延加工法や打ち抜き加工法等、従来周知の貴族加工法を施すことによって所定形状に形成される。
【0038】
放熱基体3は、その上面に半導体素子4の載置部を有しており、この載置部には半導体素子4が樹脂・ガラス・ロウ材等の接着材7を介して固定される。なお、接着材7としてロウ材を用いる場合には、通常、ロウ付け用の金属層(非図示)が放熱基体3の半導体素子4との接合部に形成される。また、絶縁枠体1と放熱基体3とは、銀−銅合金等から成るロウ材6を用い、ロウ材6を600℃から900℃の還元雰囲気中で溶融させた後に冷却固化させることで接合される。
【0039】
放熱基体3は、図2にその概略構成を断面図で示すように、炭化珪素の多孔質体に銅を含浸させて成る複合材料層3aとその上下面に形成された銅層3bとから成る。放熱基体3は、半導体素子4の作動に伴い発生する熱を吸収するとともに大気中に放散させる機能を有する。
【0040】
放熱基体3の作製は、予め形成された炭化珪素の多孔質体に溶浸法により上下面から銅を溶融含浸させて複合材料層3aを形成し、その際に複合材料層3aの上下面に残った銅が銅層3bとなって上下面を被覆しているため、この銅層3bを30乃至200μmの厚さで残すように研磨することによって行なわれる。その後、必要に応じて、銅層3bの表面の耐食性を高め、またロウ材6や接着材7との濡れ性を高める等の目的で、露出する表面にニッケル等のメッキ層(非図示)を施す。
【0041】
放熱基体3において、複合材料層3aを構成する炭化珪素の多孔質体は、例えば中心粒径が数μm乃至100μmの炭化珪素粉末に適量のバインダを混合した後、約10kN/cm3程度の圧力でプレス体を成形し、このプレス成形体を約1500℃程度の温度で焼成して焼結させることによって得ることができる。
【0042】
そして、この多孔質体に銅を含浸させて複合材料層3aが形成されるとともに、その上下面に銅層3bが形成されている。この銅層3bは、複合材料層3aに多孔質体の上下面から含浸させた銅のうち内部に含浸されきれずに残った分が複合材料層3aの上下面に配置されて形成される。
【0043】
そして、この放熱基体3においては、図2中に示すように、上下面のそれぞれの銅層3bの厚みをt2、複合材料層3aの厚みをt1としたとき、30μm≦t2≦300μmかつt2≦0.15×t1とすることが重要である。t2<30μmとなると、表面近傍で銅層3bによって面内の水平方向により多く熱を逃がすことができなくなるために、半導体素子4が発生する熱を大気中に良好に放散することが困難になり、半導体素子4の熱破壊が起きたり、特性に熱変化を与え誤動作を生じさせる傾向がある。他方、t2>300μmとなると、半導体素子4の載置部における銅の占める割合が大きくなり過ぎ、熱膨張係数が大きくなり、半導体素子4および放熱基体3と接合材7との間および絶縁枠体1および放熱基体3と接合材6との間で破壊や剥離が生じやすくなる傾向がある。
【0044】
また、t2>0.15×t1となると、上記と同様に、半導体素子4の載置部における銅の占める割合が大きくなり過ぎ、熱膨張係数が大きくなり、半導体素子4および放熱基体3と接合材7との間および絶縁枠体1および放熱基体3と接合材6との間で破壊や剥離が生じやすくなる傾向がある。
【0045】
また、複合材料層3aにおいて炭化珪素の多孔質体に含浸させる銅の含有量は、放熱基体3の熱膨張係数を6.5乃至9×10-6/℃と、ガラスセラミックス焼結体から成る絶縁枠体1の熱膨張係数の近傍の値にするために、20乃至35質量%としておくことが好ましい。この銅の含有量が10質量%未満となると、放熱基体3の熱膨張係数が6×10-6/℃以下になるために、半導体素子4および放熱基体3と接合材7との間および絶縁枠体1および放熱基体3と接合材7との間で破壊や剥離が生じやすくなる傾向がある。他方、25質量%を超えると、放熱基体3の熱膨張係数が9×10-6/℃以上になるために、半導体素子4および放熱基体3と接合材7との間および絶縁枠体1および放熱基体3と接合材7との間で破壊や剥離が生じやすくなる傾向がある。
【0046】
なお、このような放熱基体3に対し、絶縁枠体1としては、放熱基体3の熱膨張係数をその絶縁枠体1の熱膨張係数の近傍の値にする観点からは、熱膨張係数が6乃至8×10-6/℃(室温〜800℃)の。ガラスセラミックス焼結体から成ることが好ましい。
【0047】
かくして上述の本発明の半導体素子収納用パッケージによれば、放熱基体3の上面の載置部に半導体素子4をガラス・樹脂・ロウ材等から成る接着材7を介して接着固定して載置するとともにこの半導体素子4の各電極をボンディングワイヤ5を介して所定の配線層8に接続させ、しかる後に、絶縁枠体1の上面に蓋体2をガラス・樹脂・ロウ材等から成る封止材を介して接合させ、絶縁枠体1と放熱基体3と蓋体2とから成る容器内部に半導体素子4を気密に収容することによって、製品としての半導体装置となる。
【0048】
【実施例】
(実施例1)
まず、中心粒径が数μm乃至100μmの炭化珪素粉末に適量のバインダを混合した後、約10kN/cm3の圧力でプレス体を成形し、このプレス成形体を約1500℃の温度で焼成して得た炭化珪素から成る焼結多孔質体を準備した。次に、この多孔質体に1200℃の温度で15質量%の銅の溶浸を行なって含浸させ、上下面のそれぞれの銅層の厚みが0,0.015,0.030,0.050,0.10,0.20,0.30,0.50mmになるようにして、評価用の放熱基体試料の作製を行なった。
【0049】
そして、これら評価用放熱基体試料につき、JIS R1611に規定のファインセラミックスのレーザーフラッシュ法により熱拡散・比熱容量・熱伝導率試験方法に基づき評価用放熱基体試料の熱伝導率(W/mK)を測定し、またTMA(Thermomechanical Analysis)法により評価用放熱基体試料を昇温させながら各温度に対する評価用放熱基体試料の伸び量を測定し、その値を温度上昇幅の値で除算することによって熱膨張係数(×10-6/℃)を測定した。また、接合界面について、倍率が40倍の顕微鏡にて界面観察を行なった。その後、超音波探傷装置にて同様の観察を行なった。
【0050】
その結果について、表1にこれら炭化珪素および銅から成る複合材料層とその上下面の銅層との厚み比率を変化させた場合の放熱基体の熱膨張係数および熱伝導率の物性値と、温度サイクル試験(TCT:−65/+150℃、1000サイクル)後のサイズが10mm□で、厚みが0.6mmのシリコン製の半導体素子と放熱基体との接合界面状態と、外形サイズが20mm□、キャビティサイズが12mm□で、厚みが1mmの絶縁枠体と放熱基体との接合界面状態とを示す。
【0051】
【表1】
【0052】
表1に示す結果より分かるように、No.1乃至No.8の放熱基体では、複合材料層の厚みを2mmに固定して銅層の厚みを0乃至0.50mmで変更した場合に、複合材料層/銅層厚み比率(t2/t1比率)は0乃至0.25と大きくなり、これに伴い熱伝導率および熱膨張係数も大きい値を示している。特に、t2/t1=0.015以上で250W/mK以上の値を示した。しかし、銅層厚みが0.30mm以上では熱伝導率は大きく変化しないが、t2/t1=0.15を超えると放熱基体と絶縁体との接合界面でクラックが発生することが確認できた。放熱基体として、250W/mK以上の高放熱性があり絶縁体との信頼性が確保できる複合材料層と銅層との厚み比率は、0.15以下が好適である。
【0053】
また、No.9乃至No.10の放熱基体では、複合材料層の厚みを1mmと3mmに変更し、銅層の厚みを0.10mmと0.30mmに変更した場合でも、熱伝導率が250W/mK以上で熱膨張係数も8.0×10-6/℃以下の値を示すことが分かる。
【0054】
(実施例2)
中心粒径が数μm乃至100μmの炭化珪素粉末に適量のバインダを混合した後、約10kN/cm3の圧力でプレス体を成形し、このプレス成形体を約1500℃の温度で焼成して得た炭化珪素から成る焼結多孔質体を準備した。次に、この多孔質体に1200℃の温度で銅をそれぞれ20乃至70質量%の含有量(炭化珪素の量が30乃至80質量%)となるように溶浸させて含浸させ、上下面のそれぞれの銅層の厚みは0.10mmになるようにして評価用の放熱基体試料を作製した。そして、実施例1と同様の評価を行なった。
【0055】
その結果について、表2に複合材料層とその上下面の銅層との厚み比率が0.05での複合材料層の銅量を20質量%乃至70質量%の間で変化させた場合の放熱基体の熱膨張係数と熱伝導率の物性値と、温度サイクル試験(TCT:−65/150℃、1000サイクル)後の半導体素子と放熱基体との接合界面状態および絶縁体と放熱基体との接合界面状態を示す。
【0056】
【表2】
【0057】
表2に示す結果より分かるように、No.1乃至No.8の放熱基体では、銅−炭化珪素複合材料層の銅含有率は20乃至70質量%の範囲で変更を行なっており、複合材料層の銅量の比率を上げることで熱膨張係数は徐々に増加する。また、特に銅比率が40質量%以上では熱膨張係数が9×10-6/℃以上となり、放熱基体と絶縁体との界面でクラック等が発生する。よって信頼性が確保できる複合材料層の銅料の比率は、20乃至35質量%が好適である。
【0058】
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。
【0059】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、放熱基体が、炭化珪素の多孔質体に銅を含浸させて成る複合材料層と前記銅を含浸させるときに前記複合材料層の上下面に残留させた前記銅から成る銅層とから成るとともに、複合材料層の厚みをt1、銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることから、炭化珪素の多孔質体に銅を含浸させて成る複合材料層のみで構成された放熱基体に比べて、これに載置される半導体素子で発生した熱を、まず表面近傍で銅層によって面内の水平方向により多く逃がすことができるとともに、銅層と複合材料層中の銅とは連続的につながっているため熱伝導の損失が小さくなり、その結果、複合材料層内により多く熱を逃がすことができる。また、複合材料層内は、銅−炭化珪素材料であるので230W/mK以上の熱伝導率が確保されている。これによって、放熱基体の熱伝導率を250W/mK以上と極めて高いものとすることが可能となる。
【0060】
また、複合材料層の上下面に形成された銅層は、複合材料層を炭化珪素に銅を溶浸法で含浸させる際に同時に形成することができることから、熱間一軸法や圧延法で貼り合わせた銅層と異なり、放熱基体に絶縁枠体を接合する時の熱応力により銅層と複合材料層との界面にクラックが発生することはほとんどなく、その結果、放熱基体に載置されてパッケージ内部に収容される半導体素子を長期にわたり正常に、かつ安定に作動させることが可能となる。
【0061】
また、放熱基体が、炭化珪素の多孔質体に銅を含浸させて成る複合材料層とその上下面に形成された銅層とから成るとともに、複合材料層の厚みをt1、銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることから、放熱基体の上面に設けられた半導体素子の載置部では熱伝導率とともに熱膨張係数も大きい銅の占める割合が多いにもかかわらず、放熱基体の熱膨張係数を絶縁枠体の熱膨張係数に近づけることが可能となる。
【0062】
特に、複合材料層を炭化珪素の多孔質体に20乃至35質量%の銅を含浸させて成るものとしたときには、放熱基体の熱膨張係数は9×10-6/℃以下の値になるため、放熱基体と絶縁枠体とを長期間にわたり良好に、かつ安定に接合させることが可能となる。
【0063】
また、絶縁枠体のガラスセラミックス焼結体の熱膨張係数が6乃至8×10-6/℃(室温〜800℃)であるものとしたときには、放熱基体の熱膨張係数をその絶縁枠体の熱膨張係数の近傍の値にすることが可能となるので、放熱基体と絶縁枠体とを長期間にわたり良好に、かつ安定に接合させることが可能となる。
【0064】
また本発明の半導体素子収納用パッケージによれば、絶縁枠体を比誘電率が7以下のガラスセラミックス焼結体で形成したことから、絶縁枠体に設けた配線層を伝える電気信号の伝搬速度を速いものとでき、信号の高速伝搬を要求する半導体素子を収納することが可能となる。
【0065】
また本発明の半導体素子収納用パッケージによれば、絶縁枠体を低温焼成(約800℃〜900℃)が可能なガラスセラミックス焼結体で形成するとともに、絶縁枠体と同時焼成により形成される配線層を比電気抵抗が2.5μΩ・cm以下と低い銅や銀・金で形成したことから、配線層に電気信号を伝搬させた場合に、電気信号に大きな減衰が生じることはなく、電気信号を正確、かつ確実に伝搬させることが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図2】本発明の半導体素子収納用パッケージにおける放熱基体の概略構成を示す断面図である。
【符号の説明】
1・・・・・絶縁枠体
2・・・・・蓋体
3・・・・・放熱基体
3a・・・・・複合材料層
3b・・・・・銅層
4・・・・・半導体素子
8・・・・・配線層
Claims (3)
- 上面に半導体素子が載置される載置部を有する放熱基体と、該放熱基体の上面に前記載置部を囲繞するように取着され、前記半導体素子の電極が電気的に接続される配線層を有する絶縁枠体と、該絶縁枠体の上面に取着される蓋体とから成る半導体素子収納用パッケージであって、前記絶縁枠体は比誘電率が7以下のガラスセラミックス焼結体で、前記配線層は電気抵抗率が2.5μΩ・cm以下の金属材料で形成されており、前記放熱基体は、炭化珪素の多孔質体に銅を含浸させて成る複合材料層と前記銅を含浸させるときに前記複合材料層の上下面に残留させた前記銅から成る銅層とから成るとともに、前記複合材料層の厚みをt1、前記銅層の厚みをt2としたとき、30μm≦t2≦300μmかつt2≦0.15×t1であることを特徴とする半導体素子収納用パッケージ。
- 前記複合材料層は、炭化珪素の多孔質体に20乃至35質量%の銅を含浸させて成ることを特徴とする請求項1記載の半導体素子収納用パッケージ。
- 前記絶縁枠体の前記ガラスセラミックス焼結体は、熱膨張係数が6乃至8×10−6/℃(室温〜800℃)であることを特徴とする請求項1記載の半導体素子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216143A JP3872391B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002216143A JP3872391B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063533A JP2004063533A (ja) | 2004-02-26 |
JP3872391B2 true JP3872391B2 (ja) | 2007-01-24 |
Family
ID=31937978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002216143A Expired - Fee Related JP3872391B2 (ja) | 2002-07-25 | 2002-07-25 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3872391B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111146147B (zh) * | 2019-12-30 | 2023-04-28 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
-
2002
- 2002-07-25 JP JP2002216143A patent/JP3872391B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004063533A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4227610B2 (ja) | 放熱基体の製造方法 | |
JP3793562B2 (ja) | セラミック回路基板 | |
JP3872391B2 (ja) | 半導体素子収納用パッケージ | |
JP3850312B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4969389B2 (ja) | 放熱部材およびこれを用いた電子部品収納用パッケージならびに電子装置 | |
JP2517024B2 (ja) | セラミックパッケ―ジとその製造方法 | |
JP4514598B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2000183253A (ja) | 半導体素子収納用パッケージ | |
JP3987649B2 (ja) | 半導体素子収納用パッケージ | |
JP2003068954A (ja) | 半導体素子収納用パッケージ | |
JP2003133487A (ja) | 半導体素子収納用パッケージ | |
JP3554304B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3748399B2 (ja) | 半導体素子収納用パッケージ | |
JP4485893B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP4574071B2 (ja) | 放熱部材および半導体素子収納用パッケージ | |
JP3559457B2 (ja) | ロウ材 | |
JP3659298B2 (ja) | 半導体素子収納用パッケージ | |
JP3222348B2 (ja) | セラミックパッケージの製造方法 | |
JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
JP2515660Y2 (ja) | 半導体素子収納用パッケージ | |
JP4596698B2 (ja) | 放熱部材および半導体素子収納用パッケージ | |
JP2006041287A (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP2003124376A (ja) | 半導体素子収納用パッケージ | |
JP2005340560A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |