JP2016012692A - 電子部品の樹脂パッケージの形成方法 - Google Patents
電子部品の樹脂パッケージの形成方法 Download PDFInfo
- Publication number
- JP2016012692A JP2016012692A JP2014134501A JP2014134501A JP2016012692A JP 2016012692 A JP2016012692 A JP 2016012692A JP 2014134501 A JP2014134501 A JP 2014134501A JP 2014134501 A JP2014134501 A JP 2014134501A JP 2016012692 A JP2016012692 A JP 2016012692A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- resin package
- forming
- resin
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229920005989 resin Polymers 0.000 title claims abstract description 98
- 239000011347 resin Substances 0.000 title claims abstract description 98
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 28
- 239000000853 adhesive Substances 0.000 claims description 21
- 230000001070 adhesive effect Effects 0.000 claims description 20
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 229920006332 epoxy adhesive Polymers 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000005304 joining Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 231100000989 no adverse effect Toxicity 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】導電性基板と電子部品との接合部の信頼性低下を抑えることができる。【解決手段】導電性基板１表面に電子部品２を導電性接合材４を介して搭載する第１工程と導電性基板１と成型樹脂板３とを組み合わせて前記電子部品の外形寸法より大きい内部空間を前記導電性基板１上に形成する際に、前記内部空間に、前記電子部２品が成型樹脂板３との間に間隔を置いて収納されるように構成する第２工程とを備え、前記第１工程における電子部品２の前記導電性基板１表面への接合と、前記第２工程における前記成型樹脂板３と前記導電性基板１との間および前記成型樹脂板３間の接合とを同時に行う第３工程を有する電子部品の樹脂パッケージの形成方法。【選択図】図１
Description
本発明は、リードフレームなどの導電端子板または導電性基板上に搭載されるチップコンデンサなどの電子部品を内包する樹脂パッケージの形成方法に関する。
従来の、リードフレーム上に搭載されるチップコンデンサなどの電子部品を内包する樹脂パッケージの形成方法には、主として２方式がある。図２に示すトランスファモールドの一種であるインサート成型方式（第１方式）と図３に示す注形モールド方式（第２方式）である。第１方式は、図２で、予めチップコンデンサ２が接合材４を介して搭載され接合されたリードフレーム１を所要形状の樹脂成型用金型（図示せず）にセットし、この金型の樹脂注入口から熱軟化させ流動化させた樹脂３を高圧で流し込み、樹脂硬化後、金型から取り出して所定形状の樹脂パッケージ５aとする方式である。第２方式を、図３の断面図に示す。図３（ａ）は電子部品の樹脂パッケージ５部分を含む電子機能装置全体の断面図である。図３（ｂ）〜図３（ｃ）は、図３（ａ）の破線円枠Ａの拡大断面図で示す製造工程図である。図３（ｂ）に示すように、チップコンデンサ２が搭載される予定のリードフレーム１部分を露出するように板状の成型樹脂３ｂまたは樹脂ケースをリードフレーム１に接着剤４ａを介して固着させ、図３（ｃ）に示すように、チップコンデンサ２をこの成型樹脂板３ｂまたは樹脂ケースで囲まれたリードフレーム１露出部分に接合材４ｂを介して搭載し接合した後、図３（ｄ）に示すように、このリードフレーム１露出部分を底部とする凹部に、常温で液状の未硬化樹脂３ｃを流し込み、高温で樹脂硬化させて樹脂パッケージ５ｂとする方式である。
このような樹脂パッケージに関して、ターミナル（導電端子板）とチップコンデンサ等の電子部品とを電気的に接続した後に、電子部品を樹脂製の保護材で覆って第１部品を形成する。次に、この第１部品をインサート部品として、樹脂ハウジングをインサート成形するという趣旨の記載がみられる（特許文献１）。
チップコンデンサ等の電子部品をハウジングの開口部内に配置してターミナル（導電端子板））に電気的に接続した後に、ハウジングの開口部にエポキシまたはシリコーン樹脂等の封止材を注入するという趣旨の記述がある（特許文献２）。
しかしながら、前述の第１、第２方式のどちらでも、樹脂パッケージの成型後は、チップコンデンサが樹脂材と直接接することになり、樹脂硬化時の内部応力がチップコンデンサにダメージを及ぼす惧れが高い。その場合、特にチップコンデンサとリードフレームの接合部の耐久性などの信頼性が著しく低下することがある。
前述の第１方式では、インサート成型時に高温の熱軟化樹脂を高圧で金型に流し込むため、チップコンデンサ自体が受けるダメージ及びチップコンデンサが搭載されるリードフレームとの接合部が受ける熱によるダメージ、または樹脂硬化時に生じる歪応力に起因する前記接合部の耐久性などの信頼性低下が避けられない。
本発明は前述した点を考慮してなされたものであり、本発明の目的は、導電性基板と電子部品との接合部の信頼性低下を抑えることができる電子部品の樹脂パッケージの形成方法を提供することである。
前記本発明の目的を達成するために、導電性基板表面に電子部品を導電性接合材を介して搭載する第１工程と導電性基板と成型樹脂板とを組み合わせて前記電子部品の外形寸法より大きい内部空間を前記導電性基板上に形成する際に、前記内部空間に、前記電子部品が成型樹脂板との間に間隔を置いて収納されるように構成する第２工程とを備え、前記第１工程の前記搭載にかかる前記導電性基板表面への電子部品、および、前記第２工程の組み合わせにかかる前記導電性基板と成型樹脂板とを同時に接合させる第３工程を有する電子部品の樹脂パッケージの形成方法とする。
前記導電性基板がリードフレームであること好ましい。
前記第１工程の導電性接合材がペーストはんだであることが望ましい。
前記第１工程の導電性接着剤が導電性接着剤であること
前記第１工程の導電性接着剤が銀粒子を含むエポキシ系接着剤あること好ましい。
前記第１工程の導電性接着剤が導電性接着剤であること
前記第１工程の導電性接着剤が銀粒子を含むエポキシ系接着剤あること好ましい。
前記第３工程における接合が加熱により行われることが好ましい。
前記第３工程における接合が超音波接合により行われるも好ましい。
前記第３工程の前記導電性基板と成型樹脂板の接合における接合材がエポキシ系接着剤であることが望ましい。
前記第１工程のリードフレームが複数のリードフレームに分離され、前記電子部品が異なる電位の印加される前記リードフレームの一端側の表面に跨って、導電性接着剤またはペーストはんだを介して搭載されることが望ましい。
前記第１工程のリードフレームが複数のリードフレームに分離され、前記電子部品が異なる電位の印加される前記リードフレームの一端側の表面に跨って、導電性接着剤またはペーストはんだを介して搭載されることが望ましい。
前記電子部品がチップコンデンサであることが望ましい。
本発明によれば、導電性基板と電子部品との接合部の信頼性低下を抑えることができる電子部品の樹脂パッケージの形成方法を提供することができる。
以下、本発明の電子部品の樹脂パッケージの形成方法にかかる実施形態について、図面を参照して詳細に説明する。なお、以下の実施形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、以下の説明に用いられる添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。また、本発明はその要旨を超えない限り、以下に説明する実施形態の記載に限定されるものではない。
図１、図４を参照して、本発明の実施形態について説明する。
図１は本発明の電子部品の樹脂パッケージの形成工程を（ａ）〜（ｃ）で示す断面図である。図４は本発明により形成された電子部品の樹脂パッケージを用いて、さらに他の電子部品との一体化により形成される電子機能デバイスを示す。図４（ａ）は電子機能デバイスの断面図、図４（ｂ）は電子機能デバイスから封止樹脂を除いた平面図、図４（ｃ）は図４（ａ）のａ１−ａ２線断面図、図４（ｄ）はｂ１−ｂ２線断面図、図４（ｅ）はｃ１−ｃ２線断面図である。
図１は本発明の電子部品の樹脂パッケージの形成工程を（ａ）〜（ｃ）で示す断面図である。図４は本発明により形成された電子部品の樹脂パッケージを用いて、さらに他の電子部品との一体化により形成される電子機能デバイスを示す。図４（ａ）は電子機能デバイスの断面図、図４（ｂ）は電子機能デバイスから封止樹脂を除いた平面図、図４（ｃ）は図４（ａ）のａ１−ａ２線断面図、図４（ｄ）はｂ１−ｂ２線断面図、図４（ｅ）はｃ１−ｃ２線断面図である。
図１（ａ）に示すように、銅合金板を基材とし、表面にニッケルメッキ膜などが設けられた導電性基板であるリードフレーム１の一端側の表面に塗布された導電性接着剤４上に電子部品として、例えばチップコンデンサ２を搭載する。導電性接着剤４として、公知の銀粒子を含むエポキシ系接着剤を用いる。また、溶融温度２５０℃程度のＳｎ／Ｓｂ系はんだを含むペーストはんだを用いることもできる。リードフレーム１は、例えば、異なる電位が印加される複数の端子板に分離される。また、図４（ａ）に示すようにリードフレーム１（端子板）の両端が樹脂パッケージ８の外部に導出されていてもよい。
図１（ａ）の断面図は、図４（ｂ）に示す複数の端子板１ａ、１ｂ、１ｃのうちの一枚の端子板の断面を示す。図１（ａ）ではチップコンデンサ２が複数の端子板１ａ、１ｂ、１ｃ間に跨るように搭載されることは示されていないが、実際には、電子部品として前記チップコンデンサ２を用いる場合は、図４（ｂ）に示すように、異なる電位のいずれか２枚の端子板に跨って搭載され、チップコンデンサ２の両端側の電極部でそれぞれ導電接着剤４またははんだ接合材４による接着またははんだ接合される。しかし、チップコンデンサ以外の電子部品によっては、必ずしも２枚の端子板に跨って搭載される必要はなく、平板状の端子板の中央部に接着される構造であってもよい。
図１（ｂ）に示すように、チップコンデンサ２が端子板以外に接触しない大きさの内部空間を形成するように組み合わせた成型樹脂板３を、端子板１ａ、１ｂ、１ｃであるリードフレーム１上に搭載され接合されたチップコンデンサ２を覆うように載せる。この成型樹脂板３は複数の成型樹脂板３を前記内部空間を形成するように、接着剤６を用いた接着による組み合わせ構成とすることができる。この成型樹脂板３に使う接着剤６としては公知のエポキシ系接着剤を用いることができる。しかし、後述のように、接着剤なしに超音波接合により成型樹脂板３間の接触部の温度を上昇させて樹脂の接触端面を溶融させて接着させることもできる。さらに、表面にチップコンデンサ２が搭載されたリードフレーム１の一端側の前記搭載位置以外の両面を成型樹脂板３で挟み込み接着する構成にすると、リードフレーム２と成型樹脂板３とが確実に固定されるので好ましい。また、リードフレーム１の他端または両端は成型樹脂板３から外部に導出するように配置させる。成型樹脂板３間の接着が必要な端面には、それぞれ接着剤６を予め塗布しておく。また、成型樹脂板３の形状は、平板またはコの字形、凹部型の形状の成型樹脂板を用いることができる。平型以外の形状の場合は成型樹脂板３間の接合部を少なくすることができる。成型樹脂板としてはエポキシ系樹脂を用いることができる。
図１（ｃ）では、成型樹脂板３に矢印で示す方向に押圧力７を加えながら、成型樹脂板３の接触面に塗布された接着剤６およびチップコンデンサ２とリードフレーム１間の導電性接着材４を電気炉中で２５０℃程度の温度で熱硬化させ接合する工程を示している。
その際、同時に、電子部品とリードフレーム間の接合部も２５０℃で溶融するペーストはんだまたは銀粒子を含むエポキシ系接着剤が塗布されているので、成型樹脂板３の接着と電子部品の接合とを同時に行うことができる。この場合、成型樹脂板３間の接着は接着剤の塗布なしとし、成型樹脂板３を接着させる方向に押圧力を加えた状態で、リードフレーム１に超音波振動を加える樹脂パッケージの形成方法とすると、接着剤の塗布工程を少なくすることができるので好ましい。
その際、同時に、電子部品とリードフレーム間の接合部も２５０℃で溶融するペーストはんだまたは銀粒子を含むエポキシ系接着剤が塗布されているので、成型樹脂板３の接着と電子部品の接合とを同時に行うことができる。この場合、成型樹脂板３間の接着は接着剤の塗布なしとし、成型樹脂板３を接着させる方向に押圧力を加えた状態で、リードフレーム１に超音波振動を加える樹脂パッケージの形成方法とすると、接着剤の塗布工程を少なくすることができるので好ましい。
また、前述のように、成型樹脂３がチップコンデンサ２に接触せず、端子板が成型樹脂板３で挟まれ固着される構成では、図４（ｃ）、図４（ｄ）、図４（ｅ）に示すように、リードフレーム１が３枚の端子板間に隙間が形成されるので、端子板間の厚さ分の隙間を埋めて内部空間が密封されるように、成型樹脂間の接触面に端子板の厚さに対応する凹凸を設けることが好ましい。
以上説明した実施例では、本発明にかかる樹脂パッケージの形成方法について説明したが、この樹脂パッケージを含む圧力センサなどの電子機能デバイスを図４（ａ）、図４（ｂ）に示す。図４（ａ）と（ｂ）は、それぞれ本発明の樹脂パッケージを含む電子機能デバイスの断面図と平面図である。図４（ｂ）の破線は成形した樹脂の外形を想定した線である。シリコン圧力センサチップ１０が前記リードフレーム１を一体に成形した樹脂ケース１２の凹部１３に接合されている。このシリコン圧力センサチップ１０には、図示しないシリコンダイアフラム部とピエゾ抵抗を利用した圧力検出部と、デジタル／アナログコンバータと、出力信号増幅回路などが形成されたワンチップタイプのシリコン半導体デバイスを用いることができる。その詳細は本発明とは直接的には関係しないので、詳細な説明を省く。また、図４でもその詳細は示されていない。このシリコン圧力センサチップ１０の入出力電極および電源端子が前述の本発明にかかる樹脂パッケージから導出される端子板１ａ、１ｂ、１ｃとの間にアルミまたは金などのワイヤで接続される。また、図４では、樹脂パッケージ８は２つの成形樹脂３から構成されている。
以上説明した本発明にかかる実施の形態によれば、樹脂パッケージのリードフレーム上に内部空間が設けられ、この内部空間内にチップコンデンサなどの電子部品が内部空間を構成する成型樹脂板に接触しないように収納されているので、成型樹脂板とリードフレーム間の接着と成型樹脂板間の接着とによって構成される樹脂パッケージの形成時の歪応力によって電子部品のリードフレームとの接合の信頼性に悪影響を及ぼすことがない。さらに、樹脂パッケージの形成と電子部品の接合とが同一の工程で行われるので、製造コストが低減される。
１ 導電性基板、リードフレーム
１ａ，１ｂ，１ｃ 端子板
２ チップコンデンサ
３ 成型樹脂板
４ 導電性接着剤、はんだ接合材
５ 電子部品
６ 接着剤
７ 押圧力
８ 電子部品の樹脂パッケージ
１ａ，１ｂ，１ｃ 端子板
２ チップコンデンサ
３ 成型樹脂板
４ 導電性接着剤、はんだ接合材
５ 電子部品
６ 接着剤
７ 押圧力
８ 電子部品の樹脂パッケージ
Claims (10)
- 導電性基板表面に電子部品を導電性接合材を介して搭載する第１工程と導電性基板と成型樹脂板とを組み合わせて前記電子部品の外形寸法より大きい内部空間を前記導電性基板上に形成する際に、前記内部空間に、前記電子部品が成型樹脂板との間に間隔を置いて収納されるように構成する第２工程とを備え、前記第１工程の前記搭載にかかる前記導電性基板表面への電子部品、および、前記第２工程の組み合わせにかかる前記導電性基板と成型樹脂板とを同時に接合させる第３工程を有することを特徴とする電子部品の樹脂パッケージの形成方法。
- 前記導電性基板がリードフレームであることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第１工程の導電性接合材がペーストはんだであることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第１工程の導電性接合材が導電性接着剤であることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第１工程の導電性接着剤が銀粒子を含むエポキシ系接着剤あることを特徴とする請求項４に記載の電子部品の樹脂パッケージの形成方法。
- 前記第３工程における接合が加熱により行われることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第３工程における接合が超音波接合により行われることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第３工程の前記導電性基板と成型樹脂板の接合における接合材がエポキシ系接着剤であることを特徴とする請求項１記載の電子部品の樹脂パッケージの形成方法。
- 前記第１工程のリードフレームが複数のリードフレームに分離され、前記電子部品が異なる電位の印加される前記リードフレームの一端側の表面に跨って、導電性接着剤またはペーストはんだを介して搭載されることを特徴とする請求項２記載の電子部品の樹脂パッケージの形成方法。
- 前記電子部品がチップコンデンサであることを特徴とする請求項１〜９のいずれか一項に記載の電子部品の樹脂パッケージの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014134501A JP2016012692A (ja) | 2014-06-30 | 2014-06-30 | 電子部品の樹脂パッケージの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014134501A JP2016012692A (ja) | 2014-06-30 | 2014-06-30 | 電子部品の樹脂パッケージの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016012692A true JP2016012692A (ja) | 2016-01-21 |
Family
ID=55229208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014134501A Withdrawn JP2016012692A (ja) | 2014-06-30 | 2014-06-30 | 電子部品の樹脂パッケージの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2016012692A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846074A (ja) * | 1994-07-28 | 1996-02-16 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPH10284643A (ja) * | 1997-04-03 | 1998-10-23 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
| JP2003289233A (ja) * | 2002-03-27 | 2003-10-10 | Kyocera Corp | 電子部品 |
| JP2011096940A (ja) * | 2009-10-30 | 2011-05-12 | Kyocera Chemical Corp | 繊維強化型樹脂ケース、その製造方法及び電子部品収納用中空樹脂パッケージ装置 |
| WO2013039149A1 (ja) * | 2011-09-15 | 2013-03-21 | 京セラ株式会社 | 電子装置 |
-
2014
- 2014-06-30 JP JP2014134501A patent/JP2016012692A/ja not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846074A (ja) * | 1994-07-28 | 1996-02-16 | Toshiba Corp | 樹脂封止型半導体装置およびその製造方法 |
| JPH10284643A (ja) * | 1997-04-03 | 1998-10-23 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
| JP2003289233A (ja) * | 2002-03-27 | 2003-10-10 | Kyocera Corp | 電子部品 |
| JP2011096940A (ja) * | 2009-10-30 | 2011-05-12 | Kyocera Chemical Corp | 繊維強化型樹脂ケース、その製造方法及び電子部品収納用中空樹脂パッケージ装置 |
| WO2013039149A1 (ja) * | 2011-09-15 | 2013-03-21 | 京セラ株式会社 | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5635661B1 (ja) | イメージセンサの２段階封止方法 | |
| CN102420217B (zh) | 多芯片半导体封装体及其组装 | |
| JP2013243339A5 (ja) | ||
| US20050280018A1 (en) | Light-emitting diode | |
| JP2015220341A (ja) | 金属ベース基板、パワーモジュール、および金属ベース基板の製造方法 | |
| TW201637149A (zh) | 電子組件、其製造方法以及製造裝置 | |
| JP5458517B2 (ja) | 電子部品 | |
| JP2014168037A (ja) | 電子部品 | |
| JP2010272556A (ja) | モールドパッケージおよびその製造方法 | |
| CN102270589A (zh) | 半导体元件的制造方法和相应的半导体元件 | |
| JP4049167B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
| TWI355731B (en) | Chips-between-substrates semiconductor package and | |
| JP2016012692A (ja) | 電子部品の樹脂パッケージの形成方法 | |
| CN101866889A (zh) | 无基板芯片封装及其制造方法 | |
| JP4833678B2 (ja) | 圧電発振器の製造方法 | |
| CN108538728B (zh) | 制造半导体器件的方法 | |
| US20200152482A1 (en) | Semiconductor device and method for producing the semiconductor device | |
| JP6986347B2 (ja) | ラミネート型蓄電素子およびラミネート型蓄電素子の実装方法 | |
| JP4609478B2 (ja) | 蓋体フレーム及びその製造方法 | |
| JP2006066551A5 (ja) | ||
| JP7345404B2 (ja) | Ｍｅｍｓ装置 | |
| JP3851541B2 (ja) | チップ部品およびその製造方法 | |
| JP4055700B2 (ja) | 半導体装置 | |
| US20070200246A1 (en) | Chip package | |
| CN104465606B (zh) | 可拆卸、可组装的半导体封装体堆叠结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180517 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20180723 |