JP2006066551A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006066551A5 JP2006066551A5 JP2004245893A JP2004245893A JP2006066551A5 JP 2006066551 A5 JP2006066551 A5 JP 2006066551A5 JP 2004245893 A JP2004245893 A JP 2004245893A JP 2004245893 A JP2004245893 A JP 2004245893A JP 2006066551 A5 JP2006066551 A5 JP 2006066551A5
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- manufacturing
- semiconductor device
- semiconductor chip
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- (a)主面と、前記主面に形成された複数のフリップチップ用端子と、前記主面に形成された複数のワイヤ接続用端子と、前記複数のフリップチップ用端子及び複数のワイヤ接続用端子のそれぞれを露出するように前記主面上に形成された絶縁膜と、前記複数のワイヤ接続用端子よりも内側の領域において前記絶縁膜に形成された複数の溝部とを有する配線基板を準備する工程、
(b)前記主面と、前記主面に形成された複数の電極と、前記複数の電極のそれぞれに形成された複数の突起電極と、前記主面と反対側の裏面とを有する第1半導体チップを準備する工程、
(c)前記配線基板の主面において、中央部に接着剤を配置する工程、
(d)前記第1半導体チップの主面を前記配線基板の主面に対向させて、前記第1半導体チップを前記配線基板に搭載する工程、
(e)前記第1半導体チップの裏面を押圧し、前記配線基板の複数のフリップチップ用端子と前記第1半導体チップの複数の突起電極とを熱圧着によって接続する工程、
(f)前記複数の電極が形成された主面と、前記主面と反対側の裏面とを有する第2半導体チップを準備する工程、
(g)前記第2半導体チップの裏面が前記第1半導体チップの裏面と対向するように、前記第2半導体チップを前記第1半導体チップ上に搭載する工程、
(h)前記第2半導体チップの複数の電極と前記配線基板の複数のワイヤ接続用端子とをそれぞれ複数のワイヤで電気的に接続する工程、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、前記(a)工程では、平面形状が、互いに対向する第1辺と、前記第1辺と交差する方向に延在し、互いに対向する第2辺を有する四角形から成り、主面と、前記第1辺に沿って前記主面に形成された前記複数のフリップチップ用端子と、前記第2辺に沿って前記主面に形成された前記複数のワイヤ接続用端子と、前記複数のフリップチップ用端子及び複数のワイヤ接続用端子のそれぞれを露出するように前記主面上に形成された絶縁膜と、前記複数のワイヤ接続用端子よりも内側の領域において前記第2辺に沿って前記絶縁膜に形成された前記複数の溝部とを有する配線基板を準備することを特徴とする半導体装置の製造方法。
- 請求項2記載の半導体装置の製造方法において、前記(c)工程では、前記配線基板の主面において、前記複数のフリップチップ用端子及び複数の溝部に囲まれた領域にペースト状の接着剤を配置することを特徴とする半導体装置の製造方法。
- 請求項2記載の半導体装置の製造方法において、前記複数のフリップチップ用端子及び前記複数の溝部よりも外側で、前記複数のワイヤ接続用端子よりも内側には第2溝部が形成されていることを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(b)工程では、平面形状が、互いに対向する第3辺と、前記第3辺と交差する方向に延在し、互いに対向する第4辺を有する四角形から成り、主面と、前記第3辺に沿って前記主面に形成された前記複数の電極と、前記複数の電極のそれぞれに形成された前記複数の突起電極と、前記主面と反対側の裏面とを有する前記第1半導体チップを準備することを特徴とする半導体装置の製造方法。
- 請求項5記載の半導体装置の製造方法において、前記(d)工程では、前記第1半導体チップの第4辺が前記溝部と平面的に重なるように、前記第1半導体チップの主面を前記配線基板の主面に対向させて、前記第1半導体チップを前記配線基板に搭載することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記(h)工程の後、前記第1半導体チップ、前記第2半導体チップ、前記複数のワイヤを封止用樹脂により封止することを特徴とする半導体装置の製造方法。
- 請求項1記載の半導体装置の製造方法において、前記配線基板の主面は、前記複数の溝部のそれぞれから露出していることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245893A JP4565931B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245893A JP4565931B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006066551A JP2006066551A (ja) | 2006-03-09 |
JP2006066551A5 true JP2006066551A5 (ja) | 2007-09-27 |
JP4565931B2 JP4565931B2 (ja) | 2010-10-20 |
Family
ID=36112766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245893A Expired - Fee Related JP4565931B2 (ja) | 2004-08-25 | 2004-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4565931B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006028692B4 (de) * | 2006-05-19 | 2021-09-02 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium |
JP6157206B2 (ja) * | 2012-11-28 | 2017-07-05 | 学校法人早稲田大学 | 積層構造体の製造方法 |
JP2017123446A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社日立製作所 | 半導体装置および半導体パッケージ装置 |
KR102495911B1 (ko) * | 2016-06-14 | 2023-02-03 | 삼성전자 주식회사 | 반도체 패키지 |
JP7554361B2 (ja) | 2021-02-25 | 2024-09-19 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及び半導体構造の製造方法 |
WO2022264822A1 (ja) * | 2021-06-14 | 2022-12-22 | 株式会社村田製作所 | 二次電池 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
JPH07122592A (ja) * | 1993-10-27 | 1995-05-12 | Fujitsu Ltd | 半導体装置の製造方法並びにその方法に使用する接合樹脂及び樹脂形成装置 |
JPH08181166A (ja) * | 1994-12-22 | 1996-07-12 | Ibiden Co Ltd | プリント配線板 |
JPH09120975A (ja) * | 1995-10-24 | 1997-05-06 | Seiko Epson Corp | 半導体チップの実装構造 |
JPH1098077A (ja) * | 1996-09-20 | 1998-04-14 | Ricoh Co Ltd | 半導体装置の製造方法 |
JP3390664B2 (ja) * | 1997-10-16 | 2003-03-24 | 新光電気工業株式会社 | フリップチップ実装用基板及びフリップチップ実装構造 |
JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
JP3877860B2 (ja) * | 1998-03-11 | 2007-02-07 | 松下電器産業株式会社 | 固体撮像素子付半導体装置及び該半導体装置の製造方法 |
JP2000208544A (ja) * | 1999-01-14 | 2000-07-28 | Toshiba Corp | ベアicチップおよび半導体装置 |
JP4361658B2 (ja) * | 2000-02-14 | 2009-11-11 | 富士通マイクロエレクトロニクス株式会社 | 実装基板及び実装方法 |
JP2001244384A (ja) * | 2000-02-28 | 2001-09-07 | Matsushita Electric Works Ltd | ベアチップ搭載プリント配線基板 |
JP2001267452A (ja) * | 2000-03-16 | 2001-09-28 | Hitachi Ltd | 半導体装置 |
JP2002124538A (ja) * | 2000-10-12 | 2002-04-26 | Eastern Co Ltd | 回路基板 |
JP2004063805A (ja) * | 2002-07-29 | 2004-02-26 | Sony Corp | 半導体装置 |
JP2004349399A (ja) * | 2003-05-21 | 2004-12-09 | Nec Corp | 部品実装基板 |
JP4197140B2 (ja) * | 2003-06-19 | 2008-12-17 | パナソニック株式会社 | 半導体装置 |
-
2004
- 2004-08-25 JP JP2004245893A patent/JP4565931B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8159055B2 (en) | Semiconductor device, lead-frame product used for the same and method for manufacturing the same | |
JP2000068444A (ja) | 半導体装置 | |
JPH0448767A (ja) | 樹脂封止型半導体装置 | |
CN1455455A (zh) | 中心焊点芯片的叠层球栅极阵列封装件及其制造方法 | |
JP2001223323A (ja) | 半導体装置 | |
JPH09260538A (ja) | 樹脂封止型半導体装置及び製造方法とその実装構造 | |
JP2009099697A (ja) | 半導体装置及びその製造方法 | |
JP2000101016A (ja) | 半導体集積回路装置 | |
US9543279B2 (en) | Method of manufacturing a single light-emitting structure | |
TWI355731B (en) | Chips-between-substrates semiconductor package and | |
JP2006066551A5 (ja) | ||
TW201216384A (en) | Chip package structure and chip packaging method | |
JP2003124262A5 (ja) | ||
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
JP3730469B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
TWI389296B (zh) | 可堆疊式封裝結構及其製造方法及半導體封裝結構 | |
JP2009193982A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3466354B2 (ja) | 半導体装置 | |
KR100437821B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2004281486A (ja) | 半導体パッケージ及び同パッケージを用いた半導体装置 | |
WO2023089988A1 (ja) | モジュール | |
JP2013012567A (ja) | 半導体装置 | |
JP4207671B2 (ja) | 半導体パッケージの製造方法 | |
JPH1197472A (ja) | 半導体装置およびその製造方法 | |
JP2007134618A5 (ja) |