JP2002124538A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2002124538A JP2002124538A JP2000312165A JP2000312165A JP2002124538A JP 2002124538 A JP2002124538 A JP 2002124538A JP 2000312165 A JP2000312165 A JP 2000312165A JP 2000312165 A JP2000312165 A JP 2000312165A JP 2002124538 A JP2002124538 A JP 2002124538A
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- circuit board
- pattern
- silver
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 めっき厚の厚さを均一にでき、半導体チッ
プのフリップチップ接続を正確に行えるなどの利点を有
する回路基板を提供する。 【解決手段】 基板３２表面に形成された銅パターン３
６、３８、３９の全面に銀めっき皮膜が形成され、該パ
ターンのうち一部のパターン３６、３９は前記銀めっき
皮膜が露出され、他のパターン３８には前記銀めっき皮
膜上に、ニッケル―金めっき皮膜、ニッケル―パラジウ
ム―金めっき皮膜、ニッケル―パラジウムめっき皮膜も
しくはパラジウムめっき皮膜が形成されていることを特
徴とする。
プのフリップチップ接続を正確に行えるなどの利点を有
する回路基板を提供する。 【解決手段】 基板３２表面に形成された銅パターン３
６、３８、３９の全面に銀めっき皮膜が形成され、該パ
ターンのうち一部のパターン３６、３９は前記銀めっき
皮膜が露出され、他のパターン３８には前記銀めっき皮
膜上に、ニッケル―金めっき皮膜、ニッケル―パラジウ
ム―金めっき皮膜、ニッケル―パラジウムめっき皮膜も
しくはパラジウムめっき皮膜が形成されていることを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は電子部品が取りつけ
られる回路基板に関する。
られる回路基板に関する。
【０００２】
【従来の技術】図６に回路基板の一例であるＢＧＡパッ
ケージ１０を示す。基板１２の一方の面上には、半導体
チップ１４がフリップチップ接続される銅パターン１６
が形成され、基板１２の他方の面には、外部接続用のは
んだボール１８が取りつけられる銅パターン２０が形成
されている。両銅パターン１６、２０上には、電解ニッ
ケルめっき皮膜を下地として電解金めっき皮膜が形成さ
れている（これらめっき皮膜は図示しない）。なお、２
２はソルダーレジスト層、２４はアンダーフィル部であ
る。また、銅パターン１６部分には、半導体チップを接
続するためのはんだめっき皮膜が形成される場合もあ
る。
ケージ１０を示す。基板１２の一方の面上には、半導体
チップ１４がフリップチップ接続される銅パターン１６
が形成され、基板１２の他方の面には、外部接続用のは
んだボール１８が取りつけられる銅パターン２０が形成
されている。両銅パターン１６、２０上には、電解ニッ
ケルめっき皮膜を下地として電解金めっき皮膜が形成さ
れている（これらめっき皮膜は図示しない）。なお、２
２はソルダーレジスト層、２４はアンダーフィル部であ
る。また、銅パターン１６部分には、半導体チップを接
続するためのはんだめっき皮膜が形成される場合もあ
る。
【０００３】
【発明が解決しようとする課題】ところで、従来の上記
回路基板１０には次のような課題がある。すなわち、上
記ＢＧＡパッケージ１０の場合、大きな基板に多数のパ
ッケージ部分を同時に作り込み、最後に個片に切り離す
ようにしているが、大きな基板上の銅パターン１６上
に、ニッケルめっき皮膜および金めっき皮膜を電解めっ
きで形成すると、基板周辺が中央側より厚く付くなど、
めっき厚にばらつきが生じやすく、平坦性に欠け、半導
体チップ１４をフリップチップ接続する場合の障害とな
り、一部のパッドに接続不良が生じるなどの不具合があ
る。また、はんだめっき皮膜の場合、鉛フリー化の要請
に反する。
回路基板１０には次のような課題がある。すなわち、上
記ＢＧＡパッケージ１０の場合、大きな基板に多数のパ
ッケージ部分を同時に作り込み、最後に個片に切り離す
ようにしているが、大きな基板上の銅パターン１６上
に、ニッケルめっき皮膜および金めっき皮膜を電解めっ
きで形成すると、基板周辺が中央側より厚く付くなど、
めっき厚にばらつきが生じやすく、平坦性に欠け、半導
体チップ１４をフリップチップ接続する場合の障害とな
り、一部のパッドに接続不良が生じるなどの不具合があ
る。また、はんだめっき皮膜の場合、鉛フリー化の要請
に反する。
【０００４】そこで、本発明は上記課題を解決すべくな
されたものであり、その目的とするところは、めっき厚
の厚さを均一にでき、半導体チップのフリップチップ接
続を正確に行えるなどの利点を有する回路基板を提供す
るにある。
されたものであり、その目的とするところは、めっき厚
の厚さを均一にでき、半導体チップのフリップチップ接
続を正確に行えるなどの利点を有する回路基板を提供す
るにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、本発明に係る回
路基板は、基板表面に形成された銅パターンの全面に銀
めっき皮膜が形成され、該パターンのうち一部のパター
ンは前記銀めっき皮膜が露出され、他のパターンには前
記銀めっき皮膜上に、ニッケル―金めっき皮膜、ニッケ
ル―パラジウム―金めっき皮膜、ニッケル―パラジウム
めっき皮膜もしくはパラジウムめっき皮膜が形成されて
いることを特徴とする。前記銀めっき皮膜を無電解銀皮
膜で形成すると好適である。無電解銀めっき皮膜は厚さ
が均一であるので、半導体チップ１４ａとの接続は良好
である．
するため次の構成を備える。すなわち、本発明に係る回
路基板は、基板表面に形成された銅パターンの全面に銀
めっき皮膜が形成され、該パターンのうち一部のパター
ンは前記銀めっき皮膜が露出され、他のパターンには前
記銀めっき皮膜上に、ニッケル―金めっき皮膜、ニッケ
ル―パラジウム―金めっき皮膜、ニッケル―パラジウム
めっき皮膜もしくはパラジウムめっき皮膜が形成されて
いることを特徴とする。前記銀めっき皮膜を無電解銀皮
膜で形成すると好適である。無電解銀めっき皮膜は厚さ
が均一であるので、半導体チップ１４ａとの接続は良好
である．
【０００６】前記一部のパターンに、半導体チップがフ
リップチップ接続される部位を含むと好適である。ま
た、前記一部のパターンに、外部接続用のはんだボール
が取りつけられる部位を含むと好適である。あるいは、
前記他のパターンに、ワイヤボンディングのワイヤが接
続される部位を含むと好適である。
リップチップ接続される部位を含むと好適である。ま
た、前記一部のパターンに、外部接続用のはんだボール
が取りつけられる部位を含むと好適である。あるいは、
前記他のパターンに、ワイヤボンディングのワイヤが接
続される部位を含むと好適である。
【０００７】また本発明に係る回路基板では、フリップ
チップ接続される半導体チップと、ワイヤボンディング
される半導体チップとの双方が搭載される回路基板であ
って、半導体チップがフリップチップ接続される部位が
前記一部のパターンに、ワイヤボンディングされる半導
体チップの前記ワイヤが接続される部位が前記他のパタ
ーンに形成されていることを特徴とする。また、前記他
の部位である外部接続用の接触端子部にニッケル皮膜―
硬質金めっき皮膜を形成すると好適である。また、前記
一部のパターンに、フリップチップ接続される磁性電子
部品が取りつけられる部位を含むと好適である。
チップ接続される半導体チップと、ワイヤボンディング
される半導体チップとの双方が搭載される回路基板であ
って、半導体チップがフリップチップ接続される部位が
前記一部のパターンに、ワイヤボンディングされる半導
体チップの前記ワイヤが接続される部位が前記他のパタ
ーンに形成されていることを特徴とする。また、前記他
の部位である外部接続用の接触端子部にニッケル皮膜―
硬質金めっき皮膜を形成すると好適である。また、前記
一部のパターンに、フリップチップ接続される磁性電子
部品が取りつけられる部位を含むと好適である。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。図１は、回路基
板３０の一例を示す。この回路基板３０は、基板３２の
一方の面上に半導体チップ１４を搭載可能になされ、基
板３２の他方の面に外部接続用のはんだボール３４が取
りつけられるＢＧＡタイプのパッケージになっている。
基板３２の一方の面上には、半導体チップ１４ａがフリ
ップチップ接続可能な端子部（銅パターン、請求の範囲
における一部のパターン）３６が形成されている。また
この端子部３６の周囲には、半導体チップ１４ｂがワイ
ヤボンディングされるワイヤ３５の一端が接続される端
子部（銅パターン、請求の範囲における他方のパター
ン）３８が形成されている。基板３２の他方の面には、
前記のはんだボール３４が取りつけられる端子部３９が
形成されている。
を添付図面に基づいて詳細に説明する。図１は、回路基
板３０の一例を示す。この回路基板３０は、基板３２の
一方の面上に半導体チップ１４を搭載可能になされ、基
板３２の他方の面に外部接続用のはんだボール３４が取
りつけられるＢＧＡタイプのパッケージになっている。
基板３２の一方の面上には、半導体チップ１４ａがフリ
ップチップ接続可能な端子部（銅パターン、請求の範囲
における一部のパターン）３６が形成されている。また
この端子部３６の周囲には、半導体チップ１４ｂがワイ
ヤボンディングされるワイヤ３５の一端が接続される端
子部（銅パターン、請求の範囲における他方のパター
ン）３８が形成されている。基板３２の他方の面には、
前記のはんだボール３４が取りつけられる端子部３９が
形成されている。
【０００９】基板３２の一方の面および他方の面上の銅
パターンである、端子部３６、３８、および３９上に
は、無電解銀めっきにより厚さ０．０１〜０．１μｍ程
度の銀めっき皮膜（図示せず）が形成されている。この
無電解銀めっきは、個片の基板に分離される前の段階
で、多数の基板となる部位に同時に形成される。次い
で、これら端子部３６、３９上をレジストによるマスク
で覆い、端子部３８上に、ニッケルめっき皮膜、次いで
軟質（ソフト）金めっき皮膜が形成される（いずれも図
示せず）。これらめっき皮膜は無電解めっきあるいは電
解めっきのいずれでもよい。
パターンである、端子部３６、３８、および３９上に
は、無電解銀めっきにより厚さ０．０１〜０．１μｍ程
度の銀めっき皮膜（図示せず）が形成されている。この
無電解銀めっきは、個片の基板に分離される前の段階
で、多数の基板となる部位に同時に形成される。次い
で、これら端子部３６、３９上をレジストによるマスク
で覆い、端子部３８上に、ニッケルめっき皮膜、次いで
軟質（ソフト）金めっき皮膜が形成される（いずれも図
示せず）。これらめっき皮膜は無電解めっきあるいは電
解めっきのいずれでもよい。
【００１０】上記めっき後、マスクが除去され、端子部
３６、３９は銀めっき皮膜が露出される。上記のように
して回路基板３０が形成される。上記端子部３６上に
は、半導体チップ１４ａがフリップチップ接続して搭載
される。無電解銀めっき皮膜は厚さが均一であるので、
半導体チップ１４ａとの接続は良好である．また半導体
チップ１４ｂは、半導体チップ１４ａ上に接着剤により
２回建て状に搭載され、またワイヤ３５により端子部３
８と電気的に接続される。端子部３８の表面は、軟質の
金めっき皮膜が形成されているから、ワイヤとの接続は
良好に行える。
３６、３９は銀めっき皮膜が露出される。上記のように
して回路基板３０が形成される。上記端子部３６上に
は、半導体チップ１４ａがフリップチップ接続して搭載
される。無電解銀めっき皮膜は厚さが均一であるので、
半導体チップ１４ａとの接続は良好である．また半導体
チップ１４ｂは、半導体チップ１４ａ上に接着剤により
２回建て状に搭載され、またワイヤ３５により端子部３
８と電気的に接続される。端子部３８の表面は、軟質の
金めっき皮膜が形成されているから、ワイヤとの接続は
良好に行える。
【００１１】また、端子部３９の銀めっき皮膜上には、
はんだボール３４が形成される。銀とはんだとの接合は
良好である。なお、このはんだボール３４には、鉛フリ
ーの、例えば、錫―銀ボールを用いると好適である。上
記、ニッケルめっき皮膜―軟質金めっき皮膜に代えて、
ニッケルめっき皮膜―パラジウムめっき皮膜―金めっき
皮膜、ニッケルめっき皮膜―パラジウムめっき皮膜、も
しくはパラジウムめっき皮膜を形成してもよい。これら
めっきも、無電解あるいは電解のいずれでもよい。また
めっき皮膜の厚さも特に限定されない。さらには、上記
銀めっき皮膜も、薄く形成するのであれば電解めっきに
よって形成してもよい。なお、銀めっき皮膜は、十分に
銅の耐蝕めっき皮膜としても機能する。基板３２自体
は、従来の構造をそのまま採用し得るので説明は省略す
る。
はんだボール３４が形成される。銀とはんだとの接合は
良好である。なお、このはんだボール３４には、鉛フリ
ーの、例えば、錫―銀ボールを用いると好適である。上
記、ニッケルめっき皮膜―軟質金めっき皮膜に代えて、
ニッケルめっき皮膜―パラジウムめっき皮膜―金めっき
皮膜、ニッケルめっき皮膜―パラジウムめっき皮膜、も
しくはパラジウムめっき皮膜を形成してもよい。これら
めっきも、無電解あるいは電解のいずれでもよい。また
めっき皮膜の厚さも特に限定されない。さらには、上記
銀めっき皮膜も、薄く形成するのであれば電解めっきに
よって形成してもよい。なお、銀めっき皮膜は、十分に
銅の耐蝕めっき皮膜としても機能する。基板３２自体
は、従来の構造をそのまま採用し得るので説明は省略す
る。
【００１２】図２は回路基板３０の第２の実施形態を示
し、上記実施の形態と同一の部材は同一符号をもって示
す。上記実施の形態では、フリップチップ接続する半導
体チップ１４ａ上に、ワイヤボンディングする半導体チ
ップ１４ｂを２階建て式に搭載する例を示したが、本実
施例では、両者を基板３２の一方の面に並べて搭載する
例を示したものであり、他の構造は上記実施の形態と同
一である。すなわち、端子部３６、３８、３９上には上
記実施例と同一のめっき皮膜を形成する。
し、上記実施の形態と同一の部材は同一符号をもって示
す。上記実施の形態では、フリップチップ接続する半導
体チップ１４ａ上に、ワイヤボンディングする半導体チ
ップ１４ｂを２階建て式に搭載する例を示したが、本実
施例では、両者を基板３２の一方の面に並べて搭載する
例を示したものであり、他の構造は上記実施の形態と同
一である。すなわち、端子部３６、３８、３９上には上
記実施例と同一のめっき皮膜を形成する。
【００１３】図３は第３の実施の形態を示す説明図であ
る。本実施の形態の回路基板３０は、携帯電話用のメモ
リーチップを搭載するものである。基板３２の一方の面
には、半導体チップであるメモリーチップ（図示せず）
が接続される端子部（銅パターン、請求の範囲における
一部のパターン）３６が形成されている。また基板３２
の端部には、外部基板（図示せず）に差し込まれて電気
的接続がなされる接触端子部（銅パターン、請求の範囲
における他方のパターン）４２が形成されている。
る。本実施の形態の回路基板３０は、携帯電話用のメモ
リーチップを搭載するものである。基板３２の一方の面
には、半導体チップであるメモリーチップ（図示せず）
が接続される端子部（銅パターン、請求の範囲における
一部のパターン）３６が形成されている。また基板３２
の端部には、外部基板（図示せず）に差し込まれて電気
的接続がなされる接触端子部（銅パターン、請求の範囲
における他方のパターン）４２が形成されている。
【００１４】本実施の形態でも、基板３２の表面の銅パ
ターン（端子部３６、接触端子部４２）上にまず銀めっ
き皮膜（図示せず。好適には無電解銀めっきによる、厚
さ０．０１〜０．１μｍ程度の銀めっき皮膜）が形成さ
れる。そして、メモリーチップがフリップチップ接続さ
れる端子部３６は、銀めっき皮膜がそのまま露出され、
接触端子部４２上には、銀めっき皮膜の上に、さらにニ
ッケルめっき皮膜が、このニッケルめっき皮膜の上に硬
質（ハード）の金めっき皮膜が形成されてなる（これら
めっき皮膜は図示しない）。基板３２の表面の他の部位
はソルダーレジスト層４０により被覆される。
ターン（端子部３６、接触端子部４２）上にまず銀めっ
き皮膜（図示せず。好適には無電解銀めっきによる、厚
さ０．０１〜０．１μｍ程度の銀めっき皮膜）が形成さ
れる。そして、メモリーチップがフリップチップ接続さ
れる端子部３６は、銀めっき皮膜がそのまま露出され、
接触端子部４２上には、銀めっき皮膜の上に、さらにニ
ッケルめっき皮膜が、このニッケルめっき皮膜の上に硬
質（ハード）の金めっき皮膜が形成されてなる（これら
めっき皮膜は図示しない）。基板３２の表面の他の部位
はソルダーレジスト層４０により被覆される。
【００１５】上記のように構成されているから、厚さの
均一な銀めっき皮膜が露出している端子部３６上には、
メモリーチップが正確に搭載される。また、接触端子部
４２の表面には、硬質の金めっき皮膜が形成されている
から、耐摩耗性に優れることとなる。下地に施された銀
めっき皮膜は銅パターンの耐蝕性を向上させる。
均一な銀めっき皮膜が露出している端子部３６上には、
メモリーチップが正確に搭載される。また、接触端子部
４２の表面には、硬質の金めっき皮膜が形成されている
から、耐摩耗性に優れることとなる。下地に施された銀
めっき皮膜は銅パターンの耐蝕性を向上させる。
【００１６】図４は回路基板３０の第４の実施の形態を
示す。この回路基板３０は時計の中に組み込まれるもの
である。３８は端子部（銅パターン）であり、基板３２
上に搭載される半導体チップ（図示せず）とワイヤによ
り電気的に接続される部位（請求の範囲上他のパターン
の部位）である。また、４４は方位磁石を含む電子部品
（図示せず）がフリップチップ接続される端子部（銅パ
ターン）である。端子部３８、端子部４４を除く基板３
２上はソルダーレジスト層４４により被覆されている。
示す。この回路基板３０は時計の中に組み込まれるもの
である。３８は端子部（銅パターン）であり、基板３２
上に搭載される半導体チップ（図示せず）とワイヤによ
り電気的に接続される部位（請求の範囲上他のパターン
の部位）である。また、４４は方位磁石を含む電子部品
（図示せず）がフリップチップ接続される端子部（銅パ
ターン）である。端子部３８、端子部４４を除く基板３
２上はソルダーレジスト層４４により被覆されている。
【００１７】本実施の形態でも、基板３２の表面の銅パ
ターン（端子部３８、端子部４４）上にまず銀めっき皮
膜（図示せず。好適には無電解銀めっきによる、厚さ
０．０１〜０．１μｍ程度の銀めっき皮膜）が形成され
る。そして、方位磁石を含む電子部品がフリップチップ
接続される端子部３８は、銀めっき皮膜がそのまま露出
され、ワイヤボンディングのワイヤが接続される端子部
４４上には、ニッケルめっき皮膜―軟質金めっき皮膜が
形成される。なおこのニッケルめっき皮膜―軟質金めっ
き皮膜に代えて、ニッケルめっき皮膜―パラジウムめっ
き皮膜―金めっき皮膜、ニッケルめっき皮膜―パラジウ
ムめっき皮膜、もしくはパラジウムめっき皮膜を形成し
てもよい。
ターン（端子部３８、端子部４４）上にまず銀めっき皮
膜（図示せず。好適には無電解銀めっきによる、厚さ
０．０１〜０．１μｍ程度の銀めっき皮膜）が形成され
る。そして、方位磁石を含む電子部品がフリップチップ
接続される端子部３８は、銀めっき皮膜がそのまま露出
され、ワイヤボンディングのワイヤが接続される端子部
４４上には、ニッケルめっき皮膜―軟質金めっき皮膜が
形成される。なおこのニッケルめっき皮膜―軟質金めっ
き皮膜に代えて、ニッケルめっき皮膜―パラジウムめっ
き皮膜―金めっき皮膜、ニッケルめっき皮膜―パラジウ
ムめっき皮膜、もしくはパラジウムめっき皮膜を形成し
てもよい。
【００１８】方位磁石を含む電子部品は、磁性体である
ニッケルめっき皮膜を嫌うが、本実施の形態では、端子
部３８にはその下地に銀めっき皮膜が存在し、ニッケル
めっき皮膜は存在しないので、方位磁石に悪影響がな
い。また厚さの均一な銀めっき皮膜上に電子部品が搭載
されるので、正確に搭載される。なお、図４に示す回路
基板３０は、裏面側にはんだボール（図示せず）が取り
つけられるが、その端子部にも銀めっき皮膜を露出さ
せ、この銀めっき皮膜上にはんだボールが取りつけられ
るようにすると好適である。
ニッケルめっき皮膜を嫌うが、本実施の形態では、端子
部３８にはその下地に銀めっき皮膜が存在し、ニッケル
めっき皮膜は存在しないので、方位磁石に悪影響がな
い。また厚さの均一な銀めっき皮膜上に電子部品が搭載
されるので、正確に搭載される。なお、図４に示す回路
基板３０は、裏面側にはんだボール（図示せず）が取り
つけられるが、その端子部にも銀めっき皮膜を露出さ
せ、この銀めっき皮膜上にはんだボールが取りつけられ
るようにすると好適である。
【００１９】図５は回路基板３０の第５の実施の形態を
示す。基板３２の一方の面側には、複数の半導体チップ
（図示せず）がフリップチップ接続により搭載される端
子部（銅パターン、請求の範囲における一部のパター
ン）３６が所要のパターンで形成されている。また基板
３２の端部には、外部基板（図示せず）に差し込まれて
電気的接続がなされる接触端子部（銅パターン、請求の
範囲における他方のパターン）４２が形成されている。
示す。基板３２の一方の面側には、複数の半導体チップ
（図示せず）がフリップチップ接続により搭載される端
子部（銅パターン、請求の範囲における一部のパター
ン）３６が所要のパターンで形成されている。また基板
３２の端部には、外部基板（図示せず）に差し込まれて
電気的接続がなされる接触端子部（銅パターン、請求の
範囲における他方のパターン）４２が形成されている。
【００２０】本実施の形態でも、基板３２の表面の銅パ
ターン（端子部３６、接触端子部４２）上にまず銀めっ
き皮膜（図示せず。好適には無電解銀めっきによる、厚
さ０．０１〜０．１μｍ程度の銀めっき皮膜）が形成さ
れる。そして、複数の半導体チップがフリップチップ接
続される端子部３６は、銀めっき皮膜がそのまま露出さ
れ、接触端子部４２上には、銀めっき皮膜の上に、さら
にニッケルめっき皮膜が、このニッケルめっき皮膜の上
に硬質（ハード）の金めっき皮膜が形成されてなる（こ
れらめっき皮膜は図示しない）。基板３２の表面の他の
部位はソルダーレジスト層４０により被覆される。
ターン（端子部３６、接触端子部４２）上にまず銀めっ
き皮膜（図示せず。好適には無電解銀めっきによる、厚
さ０．０１〜０．１μｍ程度の銀めっき皮膜）が形成さ
れる。そして、複数の半導体チップがフリップチップ接
続される端子部３６は、銀めっき皮膜がそのまま露出さ
れ、接触端子部４２上には、銀めっき皮膜の上に、さら
にニッケルめっき皮膜が、このニッケルめっき皮膜の上
に硬質（ハード）の金めっき皮膜が形成されてなる（こ
れらめっき皮膜は図示しない）。基板３２の表面の他の
部位はソルダーレジスト層４０により被覆される。
【００２１】上記のように構成されているから、厚さの
均一な銀めっき皮膜が露出している端子部３６上には、
メモリーチップが正確に搭載される。また、接触端子部
４２の表面には、硬質の金めっき皮膜が形成されている
から、耐摩耗性に優れることとなる。下地に施された銀
めっき皮膜は銅パターンの耐蝕性を向上させる。
均一な銀めっき皮膜が露出している端子部３６上には、
メモリーチップが正確に搭載される。また、接触端子部
４２の表面には、硬質の金めっき皮膜が形成されている
から、耐摩耗性に優れることとなる。下地に施された銀
めっき皮膜は銅パターンの耐蝕性を向上させる。
【００２２】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００２３】
【発明の効果】本発明に係る回路基板によれば、基板表
面に形成された銅パターンの全面に銀めっき皮膜が形成
され、該パターンのうち一部のパターンは前記銀めっき
皮膜が露出され、他のパターンには前記銀めっき皮膜上
に、ニッケル―金めっき皮膜、ニッケル―パラジウム―
金めっき皮膜、ニッケル―パラジウムめっき皮膜もしく
はパラジウムめっき皮膜が形成されているので、銀めっ
き皮膜が露出する一部のパターン上に半導体チップ等を
フリップチップ接続することによって、確実に電子部品
の搭載が行え、他のパターンの部位に、ワイヤボンディ
ングのワイヤを接続したり、該他のパターンの部位を接
触端子部等に形成して、耐摩耗性を向上させ得る。ま
た、全面に銀めっき皮膜が形成されているので、耐蝕性
も向上する。
面に形成された銅パターンの全面に銀めっき皮膜が形成
され、該パターンのうち一部のパターンは前記銀めっき
皮膜が露出され、他のパターンには前記銀めっき皮膜上
に、ニッケル―金めっき皮膜、ニッケル―パラジウム―
金めっき皮膜、ニッケル―パラジウムめっき皮膜もしく
はパラジウムめっき皮膜が形成されているので、銀めっ
き皮膜が露出する一部のパターン上に半導体チップ等を
フリップチップ接続することによって、確実に電子部品
の搭載が行え、他のパターンの部位に、ワイヤボンディ
ングのワイヤを接続したり、該他のパターンの部位を接
触端子部等に形成して、耐摩耗性を向上させ得る。ま
た、全面に銀めっき皮膜が形成されているので、耐蝕性
も向上する。
【図１】回路基板の第１の実施の形態を示す説明図、
【図２】回路基板の第２の実施の形態を示す説明図、
【図３】回路基板の第３の実施の形態を示す説明図、
【図４】回路基板の第４の実施の形態を示す説明図、
【図５】回路基板の第５の実施の形態を示す説明図、
【図６】従来の回路基板の一例を示す説明図である。
３０ 回路基板 ３２ 基板 ３４ はんだボール ３５ ワイヤ ３６ 端子部 ３８ 端子部 ３９ 端子部 ４０ ソルダーレジスト層 ４２ 接触端子部 ４４ 端子部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/18 Ｈ０５Ｋ 3/24 Ａ 3/24 3/34 ５０１Ｆ 3/34 ５０１ Ｈ０１Ｌ 23/12 Ｑ (72)発明者 有賀 節 長野県茅野市塚原１−８−37 株式会社イ ースタン内 Ｆターム(参考） 4E351 AA01 AA06 BB01 BB23 BB24 BB33 BB35 CC06 CC07 DD04 DD05 DD06 DD19 DD20 GG02 GG15 5E319 AA03 AB05 AC18 BB04 CC22 GG03 GG20 5E343 AA02 AA11 BB09 BB16 BB18 BB23 BB24 BB25 BB44 BB48 BB61 BB71 DD33 DD43 GG06 GG18 5F044 EE06 KK13 RR01 RR03 RR08
Claims (8)
- 【請求項１】 基板表面に形成された銅パターンの全面
に銀めっき皮膜が形成され、該パターンのうち一部のパ
ターンは前記銀めっき皮膜が露出され、他のパターンに
は前記銀めっき皮膜上に、ニッケル―金めっき皮膜、ニ
ッケル―パラジウム―金めっき皮膜、ニッケル―パラジ
ウムめっき皮膜もしくはパラジウムめっき皮膜が形成さ
れていることを特徴とする回路基板。 - 【請求項２】 前記銀めっき皮膜が無電解銀皮膜で形成
されていることを特徴とする請求項１記載の回路基板。 - 【請求項３】 前記一部のパターンに、半導体チップが
フリップチップ接続される部位を含むことを特徴とする
請求項１または２記載の回路基板。 - 【請求項４】 前記一部のパターンに、外部接続用のは
んだボールが取りつけられる部位を含むことを特徴とす
る請求項１、２または３記載の回路基板。 - 【請求項５】 前記他のパターンに、ワイヤボンディン
グのワイヤが接続される部位を含むことを特徴とする請
求項１、２、３または４記載の回路基板。 - 【請求項６】 フリップチップ接続される半導体チップ
と、ワイヤボンディングされる半導体チップとの双方が
搭載される回路基板であって、半導体チップがフリップ
チップ接続される部位が前記一部のパターンに、ワイヤ
ボンディングされる半導体チップの前記ワイヤが接続さ
れる部位が前記他のパターンに形成されていることを特
徴とする請求項１、２または４記載の回路基板。 - 【請求項７】 前記他の部位である外部接続用の接触端
子部にニッケル皮膜―硬質金めっき皮膜が形成されてい
ることを特徴とする請求項１、２、３または５記載の回
路基板。 - 【請求項８】 前記一部のパターンに、フリップチップ
接続される磁性電子部品が取りつけられる部位を含むこ
とを特徴とする請求項７記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312165A JP2002124538A (ja) | 2000-10-12 | 2000-10-12 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000312165A JP2002124538A (ja) | 2000-10-12 | 2000-10-12 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002124538A true JP2002124538A (ja) | 2002-04-26 |
Family
ID=18791809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000312165A Pending JP2002124538A (ja) | 2000-10-12 | 2000-10-12 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002124538A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2007110108A (ja) * | 2005-10-14 | 2007-04-26 | Integrant Technologies Inc | 積層型集積回路チップ及びパッケージ |
| JP2020172683A (ja) * | 2019-04-10 | 2020-10-22 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077243A (ja) * | 1993-04-23 | 1995-01-10 | Ibiden Co Ltd | プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法 |
| JPH10135607A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Ltd | 配線基板及びその製造方法 |
| JP2000077465A (ja) * | 1998-08-27 | 2000-03-14 | Toshiba Corp | 電子ユニット |
| JP2000232177A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | プリント基板および半導体装置および電子部品ユニット |
-
2000
- 2000-10-12 JP JP2000312165A patent/JP2002124538A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077243A (ja) * | 1993-04-23 | 1995-01-10 | Ibiden Co Ltd | プリント配線板のボンディングパッド及び導体パターンの無電解金メッキ方法 |
| JPH10135607A (ja) * | 1996-10-31 | 1998-05-22 | Hitachi Ltd | 配線基板及びその製造方法 |
| JP2000077465A (ja) * | 1998-08-27 | 2000-03-14 | Toshiba Corp | 電子ユニット |
| JP2000232177A (ja) * | 1999-02-09 | 2000-08-22 | Toshiba Corp | プリント基板および半導体装置および電子部品ユニット |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007110108A (ja) * | 2005-10-14 | 2007-04-26 | Integrant Technologies Inc | 積層型集積回路チップ及びパッケージ |
| JP2020172683A (ja) * | 2019-04-10 | 2020-10-22 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
| JP7285123B2 (ja) | 2019-04-10 | 2023-06-01 | 上村工業株式会社 | 金めっき方法及びめっき皮膜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP2006128610A (ja) | ランドグリッドアレイモジュール及びその製作方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP2000091488A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材 | |
| JPH10335566A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材、および樹脂封止型半導体装置の製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP2002124538A (ja) | 回路基板 | |
| JP2000332162A (ja) | 樹脂封止型半導体装置 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| JPH08306817A (ja) | 半導体装置とその製造方法 | |
| JP2001223287A (ja) | インターポーザーの製造方法 | |
| CN100459123C (zh) | 堆叠型芯片封装结构、芯片封装体及其制造方法 | |
| JPH1140720A (ja) | 回路部材および該回路部材を用いた樹脂封止型半導体装置 | |
| JP2002124744A (ja) | 回路基板 | |
| JP2003060155A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR20040098170A (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JPH04316897A (ja) | Ｉｃカード | |
| JPH09116045A (ja) | リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法 | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0955447A (ja) | 半導体装置 | |
| KR101187913B1 (ko) | 반도체 패키지용 리이드 프레임과, 이를 제조하는 방법 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH09275178A (ja) | 半導体パッケージとその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |