JP2006128610A - ランドグリッドアレイモジュール及びその製作方法 - Google Patents

ランドグリッドアレイモジュール及びその製作方法 Download PDF

Info

Publication number
JP2006128610A
JP2006128610A JP2005145685A JP2005145685A JP2006128610A JP 2006128610 A JP2006128610 A JP 2006128610A JP 2005145685 A JP2005145685 A JP 2005145685A JP 2005145685 A JP2005145685 A JP 2005145685A JP 2006128610 A JP2006128610 A JP 2006128610A
Authority
JP
Japan
Prior art keywords
substrate
grid array
land grid
array module
molding compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005145685A
Other languages
English (en)
Inventor
Eibin Ri
榮敏 李
Kyu-Sub Kwak
圭燮 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006128610A publication Critical patent/JP2006128610A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】半導体集積回路をパッケージングすることにおいて、回路装置の集積度を向上するためにランドグリッドアレイモジュールを提供する。
【解決手段】本発明は、ランドグリッドアレイモジュールであって、基板１０１と、該基板１０１の両面にそれぞれ実装される複数の受動及び能動素子と、受動及び能動素子１０２、１０３ａ、１０３ｂが実装された基板１０１の両面を成形させる成形コンパウンド１０６とを含んで構成される。また、本発明は、ランドグリッドアレイモジュール製作方法であって、基板１０１を準備する段階と、該基板１０１の両面に複数の能動素子１０３ａ、１０３ｂと受動素子１０２を実装させる段階と、能動素子１０３ａ、１０３ｂと受動素子１０２が実装された基板１０１の両面を成形コンパウンド１０６で塗布する段階とから構成される。
【選択図】 図１

Description

本発明は、電子産業分野で幅広く使用されている半導体集積回路のパッケージング方式のうち、ボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：以下、“ＢＧＡ”とする）方式の半導体素子及びランドグリッドアレイ(Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ：以下、“ＬＧＡ”とする)方式の半導体素子の使用に関するもので、特に、基板の両面に各種素子を実装することにより、回路の集積度を向上させるＬＧＡモジュールに関するものである。
電子産業の発展により半導体集積回路(ＩＣ)の集積度が急激に増加してきている。例えば、移動通信分野の携帯用端末機は、初期では音声通話及び短文メッセージの伝送のようなサービスに限定されたが、最近ではゲーム、データの伝送、デジタルカメラ、ＭＰ３プレーヤ、動画像ファイルの再生のようなマルチメディアサービス領域にますます拡大している。したがって、移動通信の機能を遂行する携帯用端末機の携帯性を考慮すると、端末機の小型化、軽量化がますます要求される。また、移動通信サービスの拡大と共に、それによる要求事項に応ずるためにも、端末機回路装置における集積度の向上が必要である。
回路装置の集積度を向上させるための技術としては、ＢＧＡ方式とＬＧＡ方式のパッケージング技術がある。ＢＧＡ方式のパッケージング技術は、はんだボール（ｓｏｌｄｅｒ ｂａｌｌ）を溶かして半導体集積回路が成形されたチップを基板に接合する技術である。溶着されたはんだボールは、半導体集積回路の入力/出力チャンネルとして機能する。一方、ＬＧＡ方式のパッケージング技術は、はんだボールを溶着させることなく、基板上に入力/出力チャンネルとして機能するはんだパッドが構成される技術である。
しかしながら、従来の半導体集積回路のパッケージング技術は、基板の一面に半導体集積回路を実装する方式に限定されていたため、回路装置の集積度を向上させるのに限界があるという問題があった。
したがって上記のような問題点を解決するために、本発明の目的は、半導体集積回路をパッケージングすることにおいて、回路装置の集積度を向上することができるランドグリッドアレイモジュール及びその製作方法を提供することにある。
上記の目的を達成するために、本発明は、ランドグリッドアレイモジュールであって、基板と、前記基板の両面にそれぞれ実装される複数の受動及び能動素子と、前記受動及び能動素子が実装された基板の両面を成形させる成形コンパウンドとを含んで構成されることを特徴とする。
また、本発明は、ランドグリッドアレイモジュール製作方法であって、基板を準備する段階と、前記基板の両面に複数の能動素子と受動素子を実装させる段階と、前記能動素子と受動素子が実装された基板の両面を成形コンパウンドで塗布する段階とから構成されることを特徴とする。
本発明のランドグリッドアレイモジュールによれば、基板の両面に受動及び能動素子を実装することにより、回路装置の集積度を向上することができるようになる。また、基板の構成において、剛性（ｒｉｇｉｄｉｔｙ）を有する薄膜形プリント回路の基板又はフレキシブルプリント回路の基板を使用することで、ランドグリッドアレイモジュールの厚さを減少させることができる。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
本発明において、関連した公知の機能又は構成に関する具体的な説明が本発明の要旨を不明にすると判断された場合に、その詳細な説明を省略する。
図１は、本発明の望ましい実施形態によるランドグリッドアレイ(ＬＧＡ)モジュール１００を示す図である。図に示すように、ＬＧＡモジュール１００は、基板１０１と、複数の受動素子１０２と、複数の能動素子１０３ａ、１０３ｂと、複数のはんだボール１０４、１０５と、成形コンパウンド（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）１０６と、から構成される。
基板１０１は、その上下面に複数の受動及び能動素子１０２、１０３ａ、１０３ｂが実装され、実装された受動及び能動素子１０２、１０３ａ、１０３ｂの入出力チャンネルを構成するための回路パターン(図示せず)がプリントされる。このような基板１０１としては、一般的なプリント回路基板が使用可能である。本発明では、ＬＧＡモジュール１００を小型化、薄型化するために、高い剛性を有する薄膜プリント回路基板又はフレキシブルプリント回路基板を使用することが好ましい。
基板１０１の両面に受動及び能動素子１０２、１０３ａ、１０３ｂを実装した後に、成形コンパウンド１０６でこの基板１０１の両面を塗布することにより、機械的、物理的剛性を増加させる。したがって、基板１０１としてフレキシブルプリント回路ボードが用いられる。
受動及び能動素子１０２、１０３ａ、１０３ｂは、基板１０１の上下面に適切に配置される。このとき、能動素子１０３ａ、１０３ｂは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）又はフリップ-チップボンディング（ｆｌｉｐ−ｃｈｉｐ ｂｏｎｄｉｎｇ）により、基板１０１上に実装される。基板１０１に各種素子を実装する方法は、当業者なら容易に理解できることであろう。
複数のはんだボール１０４、１０５は、基板１０１の少なくとも一面に配置され、基板１０１上のプリント回路パターンを構成する信号ラインの一端に接続される。プリント回路パターンの信号ラインは、受動及び能動素子１０２、１０３ａ、１０３ｂの入出力チャンネルに接続される。その結果、はんだボール１０４、１０５は、ＬＧＡモジュール１００の入出力チャンネルとして機能する。
基板１０１の両面にそれぞれ受動及び能動素子１０２、１０３ａ、１０３ｂとはんだボール１０４、１０５の配置を完了すると、エポキシ樹脂のような成形コンパウンド１０６で該基板１０１の両面を成形するようになる。それにより、基板１０１の両面にそれぞれ実装された受動及び能動素子１０２、１０３ａ、１０３ｂとはんだボール１０４、１０５が保護されると同時に、基板１０１の機械的、物理的な剛性が確保される。
上述の、基板１０１の両面の成形する時において、はんだボール１０４、１０５は、成形コンパウンド１０６によって完全には封止されず、その一部分１０４ａが成形コンパウンド１０６の外部に露出する。
はんだボール１０４の露出部１０４ａは研磨工程を通じて平坦化し、その後に、メッキ処理により接続パッド形態に製作される。すなわち、はんだボール１０４、１０５は、成形コンパウンド１０６内ではリード線としての機能を持ちつつ、成形コンパウンド１０６の外部ではＬＧＡモジュール１００の接続パッドの役割を果たすようになる。つまり、ＬＧＡモジュール１００は、成形コンパウンド１０６の内部でＢＧＡモジュール形態を維持し、且つ成形コンパウンド１０６の外部では接続パッドが構成されてＬＧＡモジュールの形態を維持する。
このとき、基板１０１の両面に受動及び能動素子１０２、１０３ａ、１０３ｂを実装し、成形コンパウンド１０６で成形を実施することにより、ＬＧＡモジュール１００の全体の厚さが従来のモジュールより厚くなる。しかしながら、基板１０１として薄膜プリント回路基板又はフレキシブルプリント回路基板を使用することで、ＬＧＡモジュール１００の厚さの増加を最小化する。
以上、本発明の詳細な説明では具体的な実施形態について説明したが、本発明の範囲から外れない限り、様々な変形が可能であることは、当該技術分野における通常の知識を有する者には明らかである。
本発明の望ましい実施形態によるランドグリッドアレイモジュールの構成を示す図である。
符号の説明
１００ ＬＧＡモジュール
１０１ 基板
１０２ 受動素子
１０３ａ 能動素子
１０３ｂ 能動素子
１０４ はんだボール
１０５ はんだボール
１０６ 成形コンパウンド

Claims (15)

  1. ランドグリッドアレイモジュールであって、
    基板と、
    前記基板の両面にそれぞれ実装される複数の受動及び能動素子と、
    前記受動及び能動素子が実装された基板の両面を成形させる成形コンパウンドと
    を含んで構成されることを特徴とするランドグリッドアレイモジュール。
  2. 前記基板は、高剛性の薄膜プリント回路基板又はフレキシブルプリント回路基板で構成されることを特徴とする請求項１記載のランドグリッドアレイモジュール。
  3. 前記能動素子は、ワイヤボンディング方式又はフリップ-チップボンディング方式によって前記基板上に実装されることを特徴とする請求項１記載のランドグリッドアレイモジュール。
  4. 前記基板の少なくとも一面に設けられる複数のはんだボールをさらに備えることを特徴とする請求項１記載のランドグリッドアレイモジュール。
  5. 前記はんだボールは、前記成形コンパウンドによって囲まれ、且つその一部分は前記成形コンパウンドの外部に露出されることを特徴とする請求項４記載のランドグリッドアレイモジュール。
  6. 前記成形コンパウンドの外部に露出された前記はんだボールの一部分は、研磨及びめっき処理が行われることを特徴とする請求項５記載のランドグリッドアレイモジュール。
  7. 前記複数のはんだボールは、ランドグリッドアレイモジュールの入力及び出力チャンネルとして機能することを特徴とする請求項４記載のランドグリッドアレイモジュール。
  8. 前記複数のはんだボールは、前記基板上に形成されたプリント回路パターンを構成する複数の信号ラインにそれぞれ接続されることを特徴とする請求項４記載のランドグリッドアレイモジュール。
  9. 前記プリント回路パターンの信号ラインは、それぞれ能動素子と受動素子の入力及び出力チャンネルに接続されることを特徴とする請求項４記載のランドグリッドアレイモジュール。
  10. ランドグリッドアレイモジュール製作方法であって、
    基板を準備する段階と、
    前記基板の両面に複数の能動素子と受動素子を実装させる段階と、
    前記能動素子と受動素子が実装された基板の両面を成形コンパウンドで塗布する段階と、
    から構成されることを特徴とするランドグリッドアレイモジュール製作方法。
  11. 前記基板に能動素子と受動素子を実装した後に、前記基板の一面に複数のはんだボールを形成させる段階をさらに含むことを特徴とする請求項１０記載のランドグリッドアレイモジュール製作方法。
  12. 前記基板は、高剛性を有する薄膜プリント回路又はフレキシブルプリント回路であることを特徴とする請求項１０記載のランドグリッドアレイモジュール製作方法。
  13. 前記能動素子は、ワイヤボンディング又はフリップ-チップボンディングによって前記基板上に装着されることを特徴とする請求項１０記載のランドグリッドアレイモジュール製作方法。
  14. 前記はんだボールの少なくとも一部分が、前記成形コンパウンドの外部に露出されることを特徴とする請求項１１記載のランドグリッドアレイモジュール製作方法。
  15. 前記成形コンパウンドの外部に露出されたはんだボールは、研磨工程によって平坦化された後に、めっき処理が成されることを特徴とする請求項１４記載のランドグリッドアレイモジュール製作方法。
JP2005145685A 2004-10-28 2005-05-18 ランドグリッドアレイモジュール及びその製作方法 Pending JP2006128610A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086568A KR100640335B1 (ko) 2004-10-28 2004-10-28 랜드 그리드 어레이 모듈

Publications (1)

Publication Number Publication Date
JP2006128610A true JP2006128610A (ja) 2006-05-18

Family

ID=36260883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005145685A Pending JP2006128610A (ja) 2004-10-28 2005-05-18 ランドグリッドアレイモジュール及びその製作方法

Country Status (3)

Country Link
US (1) US7208824B2 (ja)
JP (1) JP2006128610A (ja)
KR (1) KR100640335B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018934A (ja) * 2013-07-11 2015-01-29 株式会社伸光製作所 プリント基板およびその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US8350382B2 (en) 2007-09-21 2013-01-08 Infineon Technologies Ag Semiconductor device including electronic component coupled to a backside of a chip
CN101657896B (zh) * 2008-02-03 2011-12-28 香港应用科技研究院有限公司 电子电路封装
WO2009136496A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
US9164404B2 (en) * 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US9165841B2 (en) 2008-09-19 2015-10-20 Intel Corporation System and process for fabricating semiconductor packages
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
KR20120104896A (ko) * 2011-03-14 2012-09-24 삼성전자주식회사 초고주파 패키지 모듈
US9053972B1 (en) 2013-11-21 2015-06-09 Freescale Semiconductor, Inc. Pillar bump formed using spot-laser
US9474162B2 (en) 2014-01-10 2016-10-18 Freescale Semiocnductor, Inc. Circuit substrate and method of manufacturing same
KR102287396B1 (ko) 2014-10-21 2021-08-06 삼성전자주식회사 시스템 온 패키지 모듈과 이를 포함하는 모바일 컴퓨팅 장치
US10319674B2 (en) * 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications
US10256173B2 (en) 2016-02-22 2019-04-09 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10163771B2 (en) * 2016-08-08 2018-12-25 Qualcomm Incorporated Interposer device including at least one transistor and at least one through-substrate via
US10950529B2 (en) 2018-08-30 2021-03-16 Advanced Semiconductor Engineering Korea, Inc. Semiconductor device package
TWI668811B (zh) * 2018-10-17 2019-08-11 矽品精密工業股份有限公司 電子封裝件及承載結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2541487B2 (ja) * 1993-11-29 1996-10-09 日本電気株式会社 半導体装置パッケ―ジ
JPH0846136A (ja) * 1994-07-26 1996-02-16 Fujitsu Ltd 半導体装置
EP0732107A3 (en) * 1995-03-16 1997-05-07 Toshiba Kk Screen device for circuit substrate
JP2725637B2 (ja) * 1995-05-31 1998-03-11 日本電気株式会社 電子回路装置およびその製造方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US5844315A (en) * 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
US6049467A (en) * 1998-08-31 2000-04-11 Unisys Corporation Stackable high density RAM modules
US6424034B1 (en) * 1998-08-31 2002-07-23 Micron Technology, Inc. High performance packaging for microprocessors and DRAM chips which minimizes timing skews
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
US6597062B1 (en) * 2002-08-05 2003-07-22 High Connection Density, Inc. Short channel, memory module with stacked printed circuit boards
US6919620B1 (en) * 2002-09-17 2005-07-19 Amkor Technology, Inc. Compact flash memory card with clamshell leadframe
US6700196B1 (en) * 2002-09-23 2004-03-02 Honeywell Federal Manufacturing & Technologies Programmable multi-chip module
US6833628B2 (en) * 2002-12-17 2004-12-21 Delphi Technologies, Inc. Mutli-chip module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018934A (ja) * 2013-07-11 2015-01-29 株式会社伸光製作所 プリント基板およびその製造方法

Also Published As

Publication number Publication date
US20060091543A1 (en) 2006-05-04
US7208824B2 (en) 2007-04-24
KR100640335B1 (ko) 2006-10-30
KR20060037571A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
JP2006128610A (ja) ランドグリッドアレイモジュール及びその製作方法
US7723853B2 (en) Chip package without core and stacked chip package structure
JP3578770B2 (ja) 半導体装置
JP2004031607A (ja) 半導体装置及びその製造方法
JP2003258192A (ja) 半導体装置およびその製造方法
JP2002057241A (ja) 移植性導電パターンを含む半導体パッケージ及びその製造方法
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JPWO2009144960A1 (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
JP2001007472A (ja) 電子回路装置およびその製造方法
JP3823636B2 (ja) 半導体チップモジュール及びその製造方法
JP2009081310A (ja) 半導体モジュール、半導体モジュールの製造方法および携帯機器
JP2000114426A (ja) 片面樹脂封止型半導体装置
US20060022317A1 (en) Chip-under-tape package structure and manufacture thereof
JP2004247637A (ja) 電子部品の三次元実装構造および方法
JP2001267449A (ja) Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2002026239A (ja) 半導体装置およびその製造方法
JP2001267452A (ja) 半導体装置
TW201343019A (zh) 系統級封裝組件、印刷電路板組件及其製作方法
KR20010025861A (ko) 적층형 칩 스케일 반도체 패키지
JPH1116947A (ja) 半導体パッケージ及びその製造方法
JP2006041061A (ja) 半導体装置
JP2002329807A (ja) 半導体装置
JP2004172647A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081028