TWI668811B - 電子封裝件及承載結構 - Google Patents

電子封裝件及承載結構 Download PDF

Info

Publication number
TWI668811B
TWI668811B TW107136531A TW107136531A TWI668811B TW I668811 B TWI668811 B TW I668811B TW 107136531 A TW107136531 A TW 107136531A TW 107136531 A TW107136531 A TW 107136531A TW I668811 B TWI668811 B TW I668811B
Authority
TW
Taiwan
Prior art keywords
metal layer
bearing structure
load
layer
reinforcing portion
Prior art date
Application number
TW107136531A
Other languages
English (en)
Other versions
TW202017117A (zh
Inventor
蔡芳霖
翁培耕
許智勛
謝沛蓉
姜亦震
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW107136531A priority Critical patent/TWI668811B/zh
Priority to CN201811267021.4A priority patent/CN111063669B/zh
Application granted granted Critical
Publication of TWI668811B publication Critical patent/TWI668811B/zh
Publication of TW202017117A publication Critical patent/TW202017117A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

一種電子封裝件，係包括：配置有線路層之介電基材、設於該線路層上且凸出該介電基材之強化部、以及接置於該強化部上之電子元件，其中，該強化部包含有第一金屬層與形成於該第一金屬層上之第二金屬層，且該第二金屬層之厚度係大於或等於該第一金屬層之厚度，以藉由該強化部增強該介電基材中之整體線路層之強度，強化產品可靠度及產品作業良率。

Description

電子封裝件及承載結構
本發明係有關一種半導體封裝技術，特別是關於一種電子封裝件及承載結構。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品之開發亦朝向高密度、高性能以及輕、薄、短、小之趨勢開發，各態樣的封裝(package)也因而配合推陳出新，以期能符合輕薄短小與高密度的要求。
第1A圖係為習知半導體封裝件的剖視示意圖。如第1A圖所示，該半導體封裝件1之製法係於一封裝基板10之置晶側10a之線路接點(I/O)101上藉由銲錫凸塊110設置半導體元件11與被動元件12，再以封裝膠體14包覆該半導體元件11與被動元件12，之後形成複數銲球13於該封裝基板10之植球側10b之植球墊103上，以於後續製程中，該半導體封裝件1透過該銲球13接置如電路板或另一線路板之電子裝置(圖略)。
目前封裝基板10之形式種類繁多，例如較早期形式之基材(如介電體100)厚度及各線路層之層間距離均遠大 於較後期扇出(Fan-Out)形式之基材厚度及各重佈線路層(redistribution layer，簡稱RDL)之層間距離，若將較早期形式之電性接觸墊之設計應用至較後期扇出形式以作為線路接點101，則該基材強度及各線路層之層間允許變形量均會降低，故於點膠或模壓製程後之結構中容易發生該封裝基板10之RDL之層間強度不良，並造成該些銲球13內聚(如第1A圖所示之箭頭方向X1,X2)，甚而導致該RDL形變(如第1B圖所示，該封裝基板10之線路層102由平面變成局部攏起面貌)，且於該封裝基板10之置晶側10a，該半導體元件11與該被動元件12之下方易發生脫層、或模壓製程之封裝膠體14未填滿預定封裝空間而形成氣洞(void)a，以致於超音波顯微掃描(Scanning Acoustic Tomography，簡稱SAT)之檢測呈現不良，且於可靠度之驗證過程更易發生該銲錫凸塊110之銲料溢流(solder extension)之電性異常、或該半導體元件11與該被動元件12之下方脫層所致之爆米花(popcorn)現象。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明係提供一種承載結構，係包括：一介電基材，係配置有線路層；以及複數強化部，係形成於該線路層上，且該強化部係凸出該介電基材，其中，該強化部係包含有第一金屬層與形成於該第一金屬層上之第二金屬層，且該第二金屬層之厚度係大於或 等於該第一金屬層之厚度。
本發明亦提供一種電子封裝件，係包括：一如前述之承載結構；以及至少一電子元件，係接置於該強化部上。
前述之電子封裝件中，該電子元件係為主動元件、被動元件或其二者組合。
前述之電子封裝件中，復包括包覆層，係形成於該承載結構上，以包覆該電子元件。
前述之電子封裝件中，復包括導電元件，係形成於該承載結構之部分線路層上。
前述之電子封裝件及承載結構中，該承載結構之厚度係為4至8微米。
前述之電子封裝件及承載結構中，該強化部凸出該介電基材之高度係為至少15微米。
前述之電子封裝件及承載結構中，該第一金屬層係為鈦層，而該第二金屬層係為銅層。該第二金屬層之厚度係為20至30微米。
進一步，該強化部復具有一形成於該第二金屬層上之第三金屬層，且該第三金屬層係為鍍錫層。例如，該第三金屬層之佈設面積係全面或局部覆蓋該第二金屬層之頂面，亦或，該第三金屬層之佈設面積係為該第二金屬層之頂面之面積的60%至80%。
由上可知，本發明之電子封裝件及承載結構中，主要藉由該線路層上形成有強化部，並使該強化部凸出該介電基材，以增強該承載結構之整體線路層之強度，故相較於 習知技術，本發明不僅能避免導電元件發生內聚，且能避免該承載結構之線路層發生變形，以強化產品可靠度及產品作業良率。
1‧‧‧半導體封裝件
10‧‧‧封裝基板
10a‧‧‧置晶側
10b‧‧‧植球側
100‧‧‧介電體
101‧‧‧線路接點
102‧‧‧線路層
103,203‧‧‧植球墊
11‧‧‧半導體元件
12‧‧‧被動元件
110‧‧‧銲錫凸塊
13‧‧‧銲球
14‧‧‧封裝膠體
2‧‧‧電子封裝件
20‧‧‧承載結構
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧介電基材
201,202‧‧‧電性接觸墊
21‧‧‧第一電子元件
210,220‧‧‧導電凸塊
22,22’‧‧‧第二電子元件
23‧‧‧導電元件
24,26‧‧‧包覆層
25,35,35’‧‧‧強化部
251,351‧‧‧第一金屬層
252,352‧‧‧第二金屬層
252a‧‧‧頂面
27‧‧‧凸塊底下金屬層
353,453,453’‧‧‧第三金屬層
a‧‧‧氣洞
h‧‧‧高度
D,r,r’,t,t’‧‧‧厚度
X1,X2‧‧‧箭頭方向
第1A圖係為習知半導體封裝件之剖面示意圖。
第1B圖係為第1A圖之不良狀態之剖面示意圖。
第2圖係為本發明之電子封裝件之剖面示意圖。
第3A至3C圖係為第2圖之不同實施例之局部放大圖。
第4A至4C圖係為第3C圖之不同實施例之局部上視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之 改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2圖係為本發明之電子封裝件2之剖面示意圖。
如第2圖所示，所述之電子封裝件2係包括一承載結構20、至少一設於該承載結構20上之第一電子元件21、至少一第二電子元件22,22’、複數導電元件23、複數強化部25以及至少一包覆層24,26。
所述之承載結構20係具有相對之第一表面20a與第二表面20b，且該承載結構20包含介電基材200以及與線路層(未圖示)連接的複數電性接觸墊201,202及複數植球墊203。於本實施例中，該承載結構20係為具有介電基材200及結合於該介電基材200中之複數線路層的扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)，且該複數電性接觸墊201及複數植球墊203設置於該承載結構20之該第一表面20a，而於該承載結構20之第二表面20b上具有複數電性接觸墊202。於另一實施例中，該承載結構20係為具有核心層與線路結構之封裝基板(substrate)或無核心層(coreless)之線路結構。
本實施例中，該承載結構20的介電基材200材質可為聚醯亞胺(polyimide，簡稱PI)或預浸材(Prepreg，簡稱PP)..等，但不以此為限。
再者，該承載結構20之厚度D係為4至8微米。
又，該電性接觸墊202上可依需求形成凸塊底下金屬結構(under bump metallurgy，簡稱UBM)27，以結合導電 凸塊220。
所述之第一電子元件21係設於該承載結構20之第一表面20a上。於本實施例中，該第一電子元件21係為主動元件、被動元件或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第一電子元件21係藉由複數如銲錫材料之導電凸塊210設於該電性接觸墊201上並電性連接該線路層(未圖示)；或者，該第一電子元件21可藉由複數銲線(圖略)以打線方式電性連接該電性接觸墊201。然而，有關該第一電子元件21電性連接該承載結構20之方式不限於上述。
所述之第二電子元件22,22’係設於該承載結構20之第二表面20b上。於本實施例中，該第二電子元件22,22’係為主動元件(如標號22)、被動元件(如標號22’)或其二者組合等，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容及電感。例如，該第二電子元件22係藉由複數如銲錫材料之導電凸塊220設於該電性接觸墊202或凸塊底下金屬層27上；或者，該第二電子元件22可藉由複數銲線(圖略)以打線方式電性連接該電性接觸墊202。亦或，該第二電子元件22’可直接接觸該電性接觸墊202。然而，有關該第二電子元件22,22’電性連接該承載結構20之方式不限於上述。
所述之強化部25係設於該電性接觸墊202上以接觸結合該第二電子元件22’，且該強化部25係凸出該承載結構20之第二表面20b。
請配合參閱第3A圖，於本實施例中，該強化部25係具有第一金屬層251與形成於該第一金屬層251上之第二金屬層252，該第一金屬層251係例如為鈦層，且該第二金屬層252係例如為銅層。例如，該強化部25係可依需求與該凸塊底下金屬結構27一同製作。
再者，該強化部25係凸出該承載結構20之第二表面20b至少15微米(μm)，如第3A圖所示之高度h。
又，如第3A圖所示，該第一金屬層251之厚度r係不同於(或小於)該第二金屬層252之厚度t。或者，於另一實施例中，如第3B圖所示之強化部35，該第一金屬層351之厚度r’亦可等於該第二金屬層352之厚度t。例如，該第二金屬層之厚度t係為20至30微米。
另外，如第3C圖所示，該強化部35’復可具有一形成於該第二金屬層252上之第三金屬層353，其例如為鍍錫層。具體地，該第三金屬層353之佈設面積可全面覆蓋該第二金屬層252之頂面，如第4A圖所示之矩形鍍錫層；或者，該第三金屬層453,453’之佈設面積可覆蓋該第二金屬層252之局部頂面252a，如第4B圖所示之彎折式(如ㄈ字形)鍍錫層或如第4C圖所示之分離式(如離島形)鍍錫層，使該第三金屬層453,453’之佈設面積係為該第二金屬層252之頂面252a之面積的60%至80%。
所述之導電元件23係設於該承載結構20之第一表面20a之植球墊203上。於本實施例中，該導電元件23係為銲球(solder ball)或銅柱(Copper pillar)，但不限於上述。
所述之包覆層24係形成於該承載結構20之第二表面20b上以包覆該第二電子元件22,22’。
於本實施例中，形成該包覆層24之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材(molding compound)。
再者，包覆層26亦可選擇性形成於該承載結構20之第一表面20a上，以包覆該第一電子元件21與該些導電元件23。例如，該承載結構20之第一表面20a之部分線路層(如植球墊203)外露於該包覆層26，以於該些植球墊203上形成該些導電元件23，俾供接置如電路板或另一線路板之電子裝置(圖未示)。
又，形成該包覆層26之材質係為聚醯亞胺(polyimide，簡稱PI)、乾膜(dry film)、環氧樹脂(expoxy)或封裝材(molding compound)。應可理解地，該些包覆層24,26之材質可相同或不相同。
因此，本發明之電子封裝件2及承載結構20中，係透過於電性接觸墊202上形成強化部25，並使該強化部25之第二金屬層252增厚(或凸出該承載結構20之第二表面20b)，以增強該承載結構20之整體線路層之強度(或增強該電性接觸墊202與該導電凸塊220之間的結合強度)，故相較於習知技術，本發明之電子封裝件2不僅能避免導電元件23發生內聚，因而能避免第一表面20a周圍之線路層形變(如避免由平面變成局部攏起面貌)，且於設置第二電子元件22’時，能避免該承載結構20之第二表面20b周 圍之線路層(如電性接觸墊202)發生變形，以強化產品可靠度及產品作業良率，例如，該第二電子元件22’不會發生脫層、或包覆層24中不會形成氣洞、不會發生銲料溢流之電性異常或不會產生爆米花現象等。
再者，藉由該第三金屬層453,453’之佈設面積佔該第二金屬層252之頂面252a之面積的60%至80%，以於回銲該導電凸塊220時具有排氣效果，而能避免於銲錫材料中產生氣洞(void)。
又，藉由第4B圖所示之彎折式鍍錫層之設計，使銲錫材料具有流動空間，以於回銲該導電凸塊220時降低銲錫材料溢流至第二金屬層252(或銅柱)之側面。
另外，藉由該包覆層26形成於該承載結構20之第一表面20a上以平衡該承載結構20之應力分布，故亦能避免該些導電元件23發生內聚。
應可理解地，該強化部25亦可依需求形成於該第一表面20a之電性接觸墊201或植球墊203上。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (12)

  1. 一種承載結構，係包括：一介電基材，係配置有電性接觸墊；以及複數強化部，係形成於該電性接觸墊上，且該強化部係凸出該介電基材，其中，該強化部係包含有第一金屬層、形成於該第一金屬層上之第二金屬層與形成於該第二金屬層上之第三金屬層，且該第二金屬層之厚度係大於或等於該第一金屬層之厚度，該第三金屬層之佈設面積係覆蓋該第二金屬層之局部頂面。
  2. 如申請專利範圍第1項所述之承載結構，其中，該承載結構之厚度係為4至8微米。
  3. 如申請專利範圍第1項所述之承載結構，其中，該強化部凸出該介電基材之高度係為至少15微米。
  4. 如申請專利範圍第1項所述之承載結構，其中，該第一金屬層係為鈦層。
  5. 如申請專利範圍第1項所述之承載結構，其中，該第二金屬層係為銅層。
  6. 如申請專利範圍第1項所述之承載結構，其中，該第二金屬層之厚度係為20至30微米。
  7. 如申請專利範圍第1項所述之承載結構，其中，該第三金屬層係為鍍錫層。
  8. 如申請專利範圍第1項所述之承載結構，其中，該第三金屬層之佈設面積係為該第二金屬層之頂面之面積的60%至80%。
  9. 一種電子封裝件，係包括：一如申請專利範圍第1至8項所述之其中一者之承載結構；以及至少一電子元件，係接置於該強化部上。
  10. 如申請專利範圍第9項所述之電子封裝件，其中，該電子元件係為主動元件、被動元件或其二者組合。
  11. 如申請專利範圍第9項所述之電子封裝件，復包括包覆層，係形成於該承載結構上，以包覆該電子元件。
  12. 如申請專利範圍第9項所述之電子封裝件，復包括導電元件，係形成於該承載結構之植球墊上。
TW107136531A 2018-10-17 2018-10-17 電子封裝件及承載結構 TWI668811B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107136531A TWI668811B (zh) 2018-10-17 2018-10-17 電子封裝件及承載結構
CN201811267021.4A CN111063669B (zh) 2018-10-17 2018-10-29 电子封装件及承载结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107136531A TWI668811B (zh) 2018-10-17 2018-10-17 電子封裝件及承載結構

Publications (2)

Publication Number Publication Date
TWI668811B true TWI668811B (zh) 2019-08-11
TW202017117A TW202017117A (zh) 2020-05-01

Family

ID=68316542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107136531A TWI668811B (zh) 2018-10-17 2018-10-17 電子封裝件及承載結構

Country Status (2)

Country Link
CN (1) CN111063669B (zh)
TW (1) TWI668811B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451443B (en) * 2000-08-03 2001-08-21 Siliconware Precision Industries Co Ltd Bump structure with dopant
TW201530725A (zh) * 2014-01-29 2015-08-01 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
TWI615926B (zh) * 2017-08-22 2018-02-21 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
KR100640335B1 (ko) * 2004-10-28 2006-10-30 삼성전자주식회사 랜드 그리드 어레이 모듈
CN101925262A (zh) * 2010-08-02 2010-12-22 深圳和而泰智能控制股份有限公司 钢网及印刷电路板
CN201957338U (zh) * 2011-01-18 2011-08-31 东莞桥头技研新阳电器厂 印刷电路板上的焊盘
US9355980B2 (en) * 2013-09-03 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional chip stack and method of forming the same
CN103745967A (zh) * 2013-12-05 2014-04-23 南通富士通微电子股份有限公司 引线框架和封装结构
CN206851145U (zh) * 2017-07-03 2018-01-05 北京京东方光电科技有限公司 一种电路板、电气元件和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW451443B (en) * 2000-08-03 2001-08-21 Siliconware Precision Industries Co Ltd Bump structure with dopant
TW201530725A (zh) * 2014-01-29 2015-08-01 矽品精密工業股份有限公司 堆疊組及其製法與基板結構
TWI615926B (zh) * 2017-08-22 2018-02-21 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TW202017117A (zh) 2020-05-01
CN111063669B (zh) 2022-03-15
CN111063669A (zh) 2020-04-24

Similar Documents

Publication Publication Date Title
US7663250B2 (en) Wafer level package and manufacturing method thereof
TWI581400B (zh) 層疊封裝及其形成方法
US7880276B2 (en) Wiring board and semiconductor device
JP4474431B2 (ja) 半導体パッケージおよび該製造方法
TWI587412B (zh) 封裝結構及其製法
TWI534970B (zh) 封裝堆疊裝置及其製法
TWI555166B (zh) 層疊式封裝件及其製法
TWI569390B (zh) 電子封裝件及其製法
US7863740B2 (en) Semiconductor device having conductive bumps, metallic layers, covering layers and fabrication method thereof
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
US8378482B2 (en) Wiring board
US11600545B2 (en) Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package
TWI480989B (zh) 半導體封裝件及其製法
TW201603215A (zh) 封裝結構及其製法
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI556402B (zh) 封裝堆疊結構及其製法
TWI574364B (zh) 封裝體及其製作方法
TWI471989B (zh) 半導體封裝件及其製法
TWI647798B (zh) 電子封裝件及其製法
TWI668811B (zh) 電子封裝件及承載結構
TW201521164A (zh) 封裝堆疊結構及其製法
TW202040760A (zh) 電子封裝件及其製法與承載結構
TWI467723B (zh) 半導體封裝件及其製法
TWI645518B (zh) 封裝結構及其製法
JP2010073771A (ja) 半導体装置の実装構造