JP2001244384A - ベアチップ搭載プリント配線基板 - Google Patents
ベアチップ搭載プリント配線基板Info
- Publication number
- JP2001244384A JP2001244384A JP2000050386A JP2000050386A JP2001244384A JP 2001244384 A JP2001244384 A JP 2001244384A JP 2000050386 A JP2000050386 A JP 2000050386A JP 2000050386 A JP2000050386 A JP 2000050386A JP 2001244384 A JP2001244384 A JP 2001244384A
- Authority
- JP
- Japan
- Prior art keywords
- bare chip
- resin composition
- wiring board
- sealing resin
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プリント配線基板に実装したベアチップを封
止用樹脂組成物で封止する際に、流動性の高い封止用樹
脂組成物が、ベアチップの周囲近傍から流出することを
防止することのできるベアチップ搭載プリント配線基板
を提供する。 【解決手段】 ベアチップ２が搭載される個所とその外
縁の外側近傍にわたって封止用樹脂組成物６の広がりを
抑制する段差９が形成されている。または、ベアチップ
２が搭載される個所に沿って、その外縁の外側近傍に封
止用樹脂組成物６の広がりを抑制する溝、又は、突起片
が形成されている。
止用樹脂組成物で封止する際に、流動性の高い封止用樹
脂組成物が、ベアチップの周囲近傍から流出することを
防止することのできるベアチップ搭載プリント配線基板
を提供する。 【解決手段】 ベアチップ２が搭載される個所とその外
縁の外側近傍にわたって封止用樹脂組成物６の広がりを
抑制する段差９が形成されている。または、ベアチップ
２が搭載される個所に沿って、その外縁の外側近傍に封
止用樹脂組成物６の広がりを抑制する溝、又は、突起片
が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線基板
に実装したベアチップを封止用樹脂組成物で封止するベ
アチップ搭載プリント配線基板に関するものである。
に実装したベアチップを封止用樹脂組成物で封止するベ
アチップ搭載プリント配線基板に関するものである。
【０００２】
【従来の技術】ベアチップ搭載プリント配線基板は、図
４に示すように、ベアチップ４２とプリント配線基板４
１に形成された導体回路４３を、ベアチップ４２の背面
に形成した半田バンプ４４を介して接続し、この接続後
にベアチップ４２の背面とプリント配線基板４１の間隙
４５を、封止用樹脂組成物４６で封止して得られる。そ
の後、ベアチップ搭載プリント配線基板は、クリーム半
田が印刷され、チップコンデンサーやチップ部品等の受
動素子、及び、ＱＦＰ（Ｑｕａｄ−Ｆｌａｔ−Ｈｉｇｈ
−Ｐａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ−Ｐ
ａｃｋａｇｅ）等の能動素子が実装され、半導体装置が
作製される。なお、図中の符号４７は、半田レジスト層
である。上記半田レジスト層４７は、ベアチップ４２が
搭載される個所の外縁の内側まで被覆している。
４に示すように、ベアチップ４２とプリント配線基板４
１に形成された導体回路４３を、ベアチップ４２の背面
に形成した半田バンプ４４を介して接続し、この接続後
にベアチップ４２の背面とプリント配線基板４１の間隙
４５を、封止用樹脂組成物４６で封止して得られる。そ
の後、ベアチップ搭載プリント配線基板は、クリーム半
田が印刷され、チップコンデンサーやチップ部品等の受
動素子、及び、ＱＦＰ（Ｑｕａｄ−Ｆｌａｔ−Ｈｉｇｈ
−Ｐａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ−Ｓｉｚｅ−Ｐ
ａｃｋａｇｅ）等の能動素子が実装され、半導体装置が
作製される。なお、図中の符号４７は、半田レジスト層
である。上記半田レジスト層４７は、ベアチップ４２が
搭載される個所の外縁の内側まで被覆している。
【０００３】また、上記ベアチップ４２の背面とプリン
ト配線基板４１との間隙４５は、５０〜１００μｍ程度
である。上記封止用樹脂組成物４６は、この間隙４５に
効率良く流し込まれ、封止を行うために、流動性が高い
液状の組成物が多用されている。
ト配線基板４１との間隙４５は、５０〜１００μｍ程度
である。上記封止用樹脂組成物４６は、この間隙４５に
効率良く流し込まれ、封止を行うために、流動性が高い
液状の組成物が多用されている。
【０００４】
【発明が解決しようとする課題】上記ベアチップ搭載プ
リント配線基板は、その回路設計あたって、搭載された
ベアチップと周囲に配設される導体回路との間隔は余裕
を持って設計していた。また、一つのプリント配線基板
に搭載されるベアチップも単数であったり、複数でもそ
の間隔は離れたものであった。しかし、近年の携帯電話
や携帯端末器への使用拡大や回路設計の高密度化に伴っ
て、搭載されたベアチップの周囲近傍に回路を設計する
ことが求められている。ベアチップの周囲近傍に回路を
設計する場合、上記封止用樹脂組成物が、流動性の高い
組成物であるため、ベアチップの周囲近傍に配設すると
導体回路にまで達し、導体回路の表面に封止用樹脂組成
物が付着する恐れがある。
リント配線基板は、その回路設計あたって、搭載された
ベアチップと周囲に配設される導体回路との間隔は余裕
を持って設計していた。また、一つのプリント配線基板
に搭載されるベアチップも単数であったり、複数でもそ
の間隔は離れたものであった。しかし、近年の携帯電話
や携帯端末器への使用拡大や回路設計の高密度化に伴っ
て、搭載されたベアチップの周囲近傍に回路を設計する
ことが求められている。ベアチップの周囲近傍に回路を
設計する場合、上記封止用樹脂組成物が、流動性の高い
組成物であるため、ベアチップの周囲近傍に配設すると
導体回路にまで達し、導体回路の表面に封止用樹脂組成
物が付着する恐れがある。
【０００５】本発明は上記の事情に鑑みてなされたもの
で、その目的とするところは、プリント配線基板に実装
したベアチップを封止用樹脂組成物で封止する際に、流
動性の高い封止用樹脂組成物が、ベアチップの周囲近傍
から流出することを防止することのできるベアチップ搭
載プリント配線基板を提供することにある。
で、その目的とするところは、プリント配線基板に実装
したベアチップを封止用樹脂組成物で封止する際に、流
動性の高い封止用樹脂組成物が、ベアチップの周囲近傍
から流出することを防止することのできるベアチップ搭
載プリント配線基板を提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載のベアチッ
プ搭載プリント配線基板は、プリント配線基板に実装し
たベアチップを封止用樹脂組成物で封止するベアチップ
搭載プリント配線基板において、上記ベアチップが搭載
される個所とその外縁の外側近傍にわたって封止用樹脂
組成物の広がりを抑制する段差が形成されていることを
特徴とする。上記によって、ベアチップを封止用樹脂組
成物で封止する際に、封止用樹脂組成物はこの段差内に
溜まり、封止用樹脂組成物が周囲に広がりることを防止
することができるものである。
プ搭載プリント配線基板は、プリント配線基板に実装し
たベアチップを封止用樹脂組成物で封止するベアチップ
搭載プリント配線基板において、上記ベアチップが搭載
される個所とその外縁の外側近傍にわたって封止用樹脂
組成物の広がりを抑制する段差が形成されていることを
特徴とする。上記によって、ベアチップを封止用樹脂組
成物で封止する際に、封止用樹脂組成物はこの段差内に
溜まり、封止用樹脂組成物が周囲に広がりることを防止
することができるものである。
【０００７】請求項２記載のベアチップ搭載プリント配
線基板は、プリント配線基板に実装したベアチップを封
止用樹脂組成物で封止するベアチップ搭載プリント配線
基板において、上記ベアチップが搭載される個所に沿っ
て、その外縁の外側近傍に封止用樹脂組成物の広がりを
抑制する溝が形成されていることを特徴とする。上記に
よって、ベアチップが搭載される個所の外縁の外側近傍
に溝が形成されているので、ベアチップを封止用樹脂組
成物で封止する際に、封止用樹脂組成物はこの溝で周囲
に広がりることを防止できるものである。
線基板は、プリント配線基板に実装したベアチップを封
止用樹脂組成物で封止するベアチップ搭載プリント配線
基板において、上記ベアチップが搭載される個所に沿っ
て、その外縁の外側近傍に封止用樹脂組成物の広がりを
抑制する溝が形成されていることを特徴とする。上記に
よって、ベアチップが搭載される個所の外縁の外側近傍
に溝が形成されているので、ベアチップを封止用樹脂組
成物で封止する際に、封止用樹脂組成物はこの溝で周囲
に広がりることを防止できるものである。
【０００８】請求項３記載のベアチップ搭載プリント配
線基板は、プリント配線基板に実装したベアチップを封
止用樹脂組成物で封止するベアチップ搭載プリント配線
基板において、上記ベアチップが搭載される個所に沿っ
て、その外縁の外側近傍に封止用樹脂組成物の広がりを
抑制するダムとなる突起片が形成されていることを特徴
とする。上記によって、突起片が形成されているので、
ベアチップを封止用樹脂組成物で封止する際に、封止用
樹脂組成物はこの突起片がダムとなって、封止用樹脂組
成物が周囲に広がりることを防止することができるもの
である。
線基板は、プリント配線基板に実装したベアチップを封
止用樹脂組成物で封止するベアチップ搭載プリント配線
基板において、上記ベアチップが搭載される個所に沿っ
て、その外縁の外側近傍に封止用樹脂組成物の広がりを
抑制するダムとなる突起片が形成されていることを特徴
とする。上記によって、突起片が形成されているので、
ベアチップを封止用樹脂組成物で封止する際に、封止用
樹脂組成物はこの突起片がダムとなって、封止用樹脂組
成物が周囲に広がりることを防止することができるもの
である。
【０００９】
【発明の実施の形態】図１は、請求項１に係る発明に対
応する実施の形態の一例を示した要部の概略断面図であ
る。
応する実施の形態の一例を示した要部の概略断面図であ
る。
【００１０】本発明の対象となるベアチップ搭載プリン
ト配線板は、半導体装置に用いられるものであり、プリ
ント配線基板１にベアチップ２を実装した後に封止用樹
脂組成物６で封止したものである。
ト配線板は、半導体装置に用いられるものであり、プリ
ント配線基板１にベアチップ２を実装した後に封止用樹
脂組成物６で封止したものである。
【００１１】上記プリント配線基板１は、絶縁基板の表
面またはスルーホール内に導体回路３を形成したもので
ある。上記絶縁基板は、例えば、基材に樹脂を含浸し、
その樹脂を硬化させたものが挙げられ、上記樹脂として
は、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェ
ノール樹脂、不飽和ポリエステル樹脂、ＰＰＯ樹脂等の
単独、変成物、混合物等が挙げられ、上記基材として
は、ガラス繊維等の無機材料等が挙げられる。上記導体
回路３は、絶縁基板の表面に配設した金属箔をエッチン
グしたり、その他メッキで形成される。上記ベアチップ
２を封止する封止用樹脂組成物は、流動性の高いもので
あり、エポキシ樹脂等の熱硬化性樹脂、シリカ等の無機
充填材、硬化剤、及び、各種の添加剤から構成されるも
のである。
面またはスルーホール内に導体回路３を形成したもので
ある。上記絶縁基板は、例えば、基材に樹脂を含浸し、
その樹脂を硬化させたものが挙げられ、上記樹脂として
は、エポキシ樹脂、ポリイミド樹脂、フッ素樹脂、フェ
ノール樹脂、不飽和ポリエステル樹脂、ＰＰＯ樹脂等の
単独、変成物、混合物等が挙げられ、上記基材として
は、ガラス繊維等の無機材料等が挙げられる。上記導体
回路３は、絶縁基板の表面に配設した金属箔をエッチン
グしたり、その他メッキで形成される。上記ベアチップ
２を封止する封止用樹脂組成物は、流動性の高いもので
あり、エポキシ樹脂等の熱硬化性樹脂、シリカ等の無機
充填材、硬化剤、及び、各種の添加剤から構成されるも
のである。
【００１２】上記ベアチップ搭載プリント配線基板は、
プリント配線基板１を被覆する半田レジスト層７に上記
ベアチップ２が搭載される個所とその外縁の外側近傍に
わたって段差８が形成されている。上記半田レジスト層
７は、ベアチップ２が搭載される個所の外縁の内側まで
被覆している。上記半田レジスト層７を形成するレジス
トとしては、アルカリ現像型、熱硬化型、ＵＶ硬化型の
各種ソルダーレジストを用いることができ、なかでも、
アルカリ現像型ソルダーレジストが汎用される。上記段
差８は、このベアチップ２が搭載される個所の外縁の外
側近傍まで、ベアチップ２が搭載される個所を窪みとす
るものである。この段差８は、半田レジスト層７を形成
した後に、ＮＣフライス等で削り取って形成されるもの
であり、例えば、半田レジスト層７を４０μｍ程度で形
成した後に、２０〜３０μｍ程度削り取って作製され
る。上記ベアチップ搭載プリント配線基板は、この段差
８が形成されているので、ベアチップ２を封止用樹脂組
成物６で封止する際に、封止用樹脂組成物６はこの段差
８内に溜まり、封止用樹脂組成物６が周囲に広がりるこ
とを防止することができるものである。
プリント配線基板１を被覆する半田レジスト層７に上記
ベアチップ２が搭載される個所とその外縁の外側近傍に
わたって段差８が形成されている。上記半田レジスト層
７は、ベアチップ２が搭載される個所の外縁の内側まで
被覆している。上記半田レジスト層７を形成するレジス
トとしては、アルカリ現像型、熱硬化型、ＵＶ硬化型の
各種ソルダーレジストを用いることができ、なかでも、
アルカリ現像型ソルダーレジストが汎用される。上記段
差８は、このベアチップ２が搭載される個所の外縁の外
側近傍まで、ベアチップ２が搭載される個所を窪みとす
るものである。この段差８は、半田レジスト層７を形成
した後に、ＮＣフライス等で削り取って形成されるもの
であり、例えば、半田レジスト層７を４０μｍ程度で形
成した後に、２０〜３０μｍ程度削り取って作製され
る。上記ベアチップ搭載プリント配線基板は、この段差
８が形成されているので、ベアチップ２を封止用樹脂組
成物６で封止する際に、封止用樹脂組成物６はこの段差
８内に溜まり、封止用樹脂組成物６が周囲に広がりるこ
とを防止することができるものである。
【００１３】上記ベアチップ搭載プリント配線基板の作
製は、プリント配線基板１に導体回路３を形成し、レジ
スト層７で被覆した後に、ベアチップ２が搭載される個
所とその外縁の外側近傍のレジスト層７を削り取る。そ
の後、ベアチップ２と導体回路３を、ベアチップ２の背
面に形成した半田バンプ４を介して接続し、この接続後
にベアチップ２の背面とプリント配線基板１の間隙５
を、封止用樹脂組成物６で封止してベアチップ搭載プリ
ント配線基板を得ることができる。その際、封止用樹脂
組成物６は、この段差８内に溜まり、段差８より外側に
流れ出ることがないものである。
製は、プリント配線基板１に導体回路３を形成し、レジ
スト層７で被覆した後に、ベアチップ２が搭載される個
所とその外縁の外側近傍のレジスト層７を削り取る。そ
の後、ベアチップ２と導体回路３を、ベアチップ２の背
面に形成した半田バンプ４を介して接続し、この接続後
にベアチップ２の背面とプリント配線基板１の間隙５
を、封止用樹脂組成物６で封止してベアチップ搭載プリ
ント配線基板を得ることができる。その際、封止用樹脂
組成物６は、この段差８内に溜まり、段差８より外側に
流れ出ることがないものである。
【００１４】図２は、請求項２に係る発明に対応する実
施の形態の一例を示した要部の概略断面図である。上記
ベアチップ搭載プリント配線基板と異なるところのみ説
明する。
施の形態の一例を示した要部の概略断面図である。上記
ベアチップ搭載プリント配線基板と異なるところのみ説
明する。
【００１５】上記ベアチップ搭載プリント配線基板は、
上記ベアチップ２が搭載される個所に沿って、その外縁
の外側近傍に溝９が形成されている。この溝９は、例え
ば、光硬化型のレジストで半田レジスト層７を形成する
際に、そこの個所のレジストへの光を遮断し、未硬化の
レジストを除去することにより作製できる。上記ベアチ
ップ搭載プリント配線基板は、ベアチップ２が搭載され
る個所の周囲に溝９が形成されているので、ベアチップ
２を封止用樹脂組成物６で封止する際に、封止用樹脂組
成物６はこの溝９で周囲に広がりることを防止できるも
のである。
上記ベアチップ２が搭載される個所に沿って、その外縁
の外側近傍に溝９が形成されている。この溝９は、例え
ば、光硬化型のレジストで半田レジスト層７を形成する
際に、そこの個所のレジストへの光を遮断し、未硬化の
レジストを除去することにより作製できる。上記ベアチ
ップ搭載プリント配線基板は、ベアチップ２が搭載され
る個所の周囲に溝９が形成されているので、ベアチップ
２を封止用樹脂組成物６で封止する際に、封止用樹脂組
成物６はこの溝９で周囲に広がりることを防止できるも
のである。
【００１６】上記ベアチップ搭載プリント配線基板の作
製は、プリント配線基板１に導体回路３を形成した後
に、光硬化型のレジストを印刷し、硬化させる際に、ベ
アチップ２が搭載される個所とその外縁の外側近傍は所
望の溝９の形状に光を遮断し、未硬化のレジストを除去
することで、溝９を形成する。その後、ベアチップ２と
導体回路３を、ベアチップ２の背面に形成した半田バン
プ４を介して接続し、この接続後にベアチップ２の背面
とプリント配線基板１の間隙５を、封止用樹脂組成物６
で封止してベアチップ搭載プリント配線基板を得ること
ができる。その際、封止用樹脂組成物６は、この溝９よ
り外側に流れ出ることがないものである。
製は、プリント配線基板１に導体回路３を形成した後
に、光硬化型のレジストを印刷し、硬化させる際に、ベ
アチップ２が搭載される個所とその外縁の外側近傍は所
望の溝９の形状に光を遮断し、未硬化のレジストを除去
することで、溝９を形成する。その後、ベアチップ２と
導体回路３を、ベアチップ２の背面に形成した半田バン
プ４を介して接続し、この接続後にベアチップ２の背面
とプリント配線基板１の間隙５を、封止用樹脂組成物６
で封止してベアチップ搭載プリント配線基板を得ること
ができる。その際、封止用樹脂組成物６は、この溝９よ
り外側に流れ出ることがないものである。
【００１７】図３は、請求項３に係る発明に対応する実
施の形態の一例を示した要部の概略断面図である。上記
ベアチップ搭載プリント配線基板と異なるところのみ説
明する。
施の形態の一例を示した要部の概略断面図である。上記
ベアチップ搭載プリント配線基板と異なるところのみ説
明する。
【００１８】上記ベアチップ搭載プリント配線基板は、
プリント配線基板１を被覆する半田レジスト層７に上記
ベアチップ２が搭載される個所に沿って、突起片１０が
形成されている。上記突起片１０は、例えば、半田レジ
スト層７を形成した後に、シルク印刷等によりレジスト
を塗布することにより形成するものである。上記突起片
１０を形成するレジストとしては、アルカリ現像型、熱
硬化型、ＵＶ硬化型の各種ソルダーレジストを用いるこ
とができ、なかでも、熱硬化型ソルダーレジストが適す
るものである。また、上記上記突起片１０を形成するレ
ジストは、半田レジスト層７と同一のものでも異なるも
のでもよい。
プリント配線基板１を被覆する半田レジスト層７に上記
ベアチップ２が搭載される個所に沿って、突起片１０が
形成されている。上記突起片１０は、例えば、半田レジ
スト層７を形成した後に、シルク印刷等によりレジスト
を塗布することにより形成するものである。上記突起片
１０を形成するレジストとしては、アルカリ現像型、熱
硬化型、ＵＶ硬化型の各種ソルダーレジストを用いるこ
とができ、なかでも、熱硬化型ソルダーレジストが適す
るものである。また、上記上記突起片１０を形成するレ
ジストは、半田レジスト層７と同一のものでも異なるも
のでもよい。
【００１９】上記ベアチップ搭載プリント配線基板は、
この突起片１０が形成されているので、ベアチップ２を
封止用樹脂組成物６で封止する際に、封止用樹脂組成物
６はこの突起片１０がダムとなって、封止用樹脂組成物
６が周囲に広がりることを防止することができるもので
ある。
この突起片１０が形成されているので、ベアチップ２を
封止用樹脂組成物６で封止する際に、封止用樹脂組成物
６はこの突起片１０がダムとなって、封止用樹脂組成物
６が周囲に広がりることを防止することができるもので
ある。
【００２０】上記ベアチップ搭載プリント配線基板の作
製は、プリント配線基板１に導体回路３を形成し、レジ
スト層７で被覆した後に、ベアチップ２が搭載される個
所とその周囲のレジスト層７の上に、さらに線状にレジ
ストを塗布し、このレジストを硬化させて、突起片１０
を形成する。その後、ベアチップ２と導体回路３を、ベ
アチップ２の背面に形成した半田バンプ４を介して接続
し、この接続後にベアチップ２の背面とプリント配線基
板１の間隙５を、封止用樹脂組成物６で封止してベアチ
ップ搭載プリント配線基板を得ることができる。その
際、封止用樹脂組成物６は、この突起片１０より外側に
流れ出ることがないものである。
製は、プリント配線基板１に導体回路３を形成し、レジ
スト層７で被覆した後に、ベアチップ２が搭載される個
所とその周囲のレジスト層７の上に、さらに線状にレジ
ストを塗布し、このレジストを硬化させて、突起片１０
を形成する。その後、ベアチップ２と導体回路３を、ベ
アチップ２の背面に形成した半田バンプ４を介して接続
し、この接続後にベアチップ２の背面とプリント配線基
板１の間隙５を、封止用樹脂組成物６で封止してベアチ
ップ搭載プリント配線基板を得ることができる。その
際、封止用樹脂組成物６は、この突起片１０より外側に
流れ出ることがないものである。
【００２１】
【発明の効果】請求項１記載のベアチップ搭載プリント
配線基板は、ベアチップを封止用樹脂組成物で封止する
際に、封止用樹脂組成物はこの段差内に溜まり、封止用
樹脂組成物が周囲に広がりることを防止することができ
る。その結果、上記ベアチップ搭載プリント配線基板
は、ベアチップの周囲近傍に回路を設計することができ
るため、高密度化に対応した半導体装置に適するもので
ある。
配線基板は、ベアチップを封止用樹脂組成物で封止する
際に、封止用樹脂組成物はこの段差内に溜まり、封止用
樹脂組成物が周囲に広がりることを防止することができ
る。その結果、上記ベアチップ搭載プリント配線基板
は、ベアチップの周囲近傍に回路を設計することができ
るため、高密度化に対応した半導体装置に適するもので
ある。
【００２２】請求項２記載のベアチップ搭載プリント配
線基板は、ベアチップが搭載される個所の周囲に溝が形
成されているので、ベアチップを封止用樹脂組成物で封
止する際に、封止用樹脂組成物はこの溝で周囲に広がり
ることを防止できる。その結果、上記ベアチップ搭載プ
リント配線基板は、ベアチップの周囲近傍に回路を設計
することができるため、高密度化に対応した半導体装置
に適するものである。
線基板は、ベアチップが搭載される個所の周囲に溝が形
成されているので、ベアチップを封止用樹脂組成物で封
止する際に、封止用樹脂組成物はこの溝で周囲に広がり
ることを防止できる。その結果、上記ベアチップ搭載プ
リント配線基板は、ベアチップの周囲近傍に回路を設計
することができるため、高密度化に対応した半導体装置
に適するものである。
【００２３】請求項３記載のベアチップ搭載プリント配
線基板は、突起片が形成されているので、ベアチップを
封止用樹脂組成物で封止する際に、封止用樹脂組成物は
この突起片がダムとなって、封止用樹脂組成物が周囲に
広がりることを防止することができる。その結果、上記
ベアチップ搭載プリント配線基板は、ベアチップの周囲
近傍に回路を設計することができるため、高密度化に対
応した半導体装置に適するものである。
線基板は、突起片が形成されているので、ベアチップを
封止用樹脂組成物で封止する際に、封止用樹脂組成物は
この突起片がダムとなって、封止用樹脂組成物が周囲に
広がりることを防止することができる。その結果、上記
ベアチップ搭載プリント配線基板は、ベアチップの周囲
近傍に回路を設計することができるため、高密度化に対
応した半導体装置に適するものである。
【図１】本発明の請求項１に係る発明の実施の形態の一
例を示した要部の概略断面図である。
例を示した要部の概略断面図である。
【図２】本発明の請求項２に係る発明の実施の形態の一
例を示した要部の概略断面図である。
例を示した要部の概略断面図である。
【図３】本発明の請求項３に係る発明の実施の形態の一
例を示した要部の概略断面図である。
例を示した要部の概略断面図である。
【図４】従来の一例を示した要部の概略断面図である。
１ プリント配線基板 ２ ベアチップ ３ 導体回路 ４ 半田バンプ ６ 封止用樹脂組成物 ７ 半田レジスト層 ８ 段差 ９ 溝 １０ 突起片
フロントページの続き Ｆターム(参考） 4M109 AA01 BA04 CA04 DA06 DB06 DB08 5E336 AA04 BB01 BC26 BC28 CC31 EE07 EE17 GG16 GG30
Claims (3)
- 【請求項１】 プリント配線基板に実装したベアチップ
を封止用樹脂組成物で封止するベアチップ搭載プリント
配線基板において、上記ベアチップが搭載される個所と
その外縁の外側近傍にわたって封止用樹脂組成物の広が
りを抑制する段差が形成されていることを特徴とするベ
アチップ搭載プリント配線基板。 - 【請求項２】 プリント配線基板に実装したベアチップ
を封止用樹脂組成物で封止するベアチップ搭載プリント
配線基板において、上記ベアチップが搭載される個所に
沿って、その外縁の外側近傍に封止用樹脂組成物の広が
りを抑制する溝が形成されていることを特徴とするベア
チップ搭載プリント配線基板。 - 【請求項３】 プリント配線基板に実装したベアチップ
を封止用樹脂組成物で封止するベアチップ搭載プリント
配線基板において、上記ベアチップが搭載される個所に
沿って、その外縁の外側近傍に封止用樹脂組成物の広が
りを抑制するダムとなる突起片が形成されていることを
特徴とするベアチップ搭載プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050386A JP2001244384A (ja) | 2000-02-28 | 2000-02-28 | ベアチップ搭載プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050386A JP2001244384A (ja) | 2000-02-28 | 2000-02-28 | ベアチップ搭載プリント配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001244384A true JP2001244384A (ja) | 2001-09-07 |
Family
ID=18572175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000050386A Pending JP2001244384A (ja) | 2000-02-28 | 2000-02-28 | ベアチップ搭載プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001244384A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006253315A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP1727407A2 (en) | 2005-05-24 | 2006-11-29 | Nitto Denko Corporation | Wired circuit board |
| US7432602B2 (en) | 2005-08-24 | 2008-10-07 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| JP2011071264A (ja) * | 2009-09-25 | 2011-04-07 | Panasonic Electric Works Co Ltd | 照明装置 |
| JP2013048205A (ja) * | 2011-07-25 | 2013-03-07 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| WO2013094606A1 (ja) * | 2011-12-22 | 2013-06-27 | 太陽インキ製造株式会社 | ドライフィルム及びそれを用いたプリント配線板、プリント配線板の製造方法、及びフリップチップ実装基板 |
| JP2013129170A (ja) * | 2011-12-22 | 2013-07-04 | Taiyo Ink Mfg Ltd | ドライフィルムおよびそれを用いたプリント配線板 |
| JP2014089996A (ja) * | 2012-10-29 | 2014-05-15 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2016134417A (ja) * | 2015-01-16 | 2016-07-25 | 凸版印刷株式会社 | 半導体パッケージ基板、および半導体パッケージと、その製造方法 |
| WO2017171850A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Underfilled electronic device package and manufacturing method thereof |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
-
2000
- 2000-02-28 JP JP2000050386A patent/JP2001244384A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066551A (ja) * | 2004-08-25 | 2006-03-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4565931B2 (ja) * | 2004-08-25 | 2010-10-20 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2006253315A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| EP1727407A2 (en) | 2005-05-24 | 2006-11-29 | Nitto Denko Corporation | Wired circuit board |
| US7288725B2 (en) | 2005-05-24 | 2007-10-30 | Nitto Denko Corporation | Wired circuit board |
| US7432602B2 (en) | 2005-08-24 | 2008-10-07 | Shinko Electric Industries Co., Ltd. | Semiconductor device |
| KR101070277B1 (ko) | 2005-08-24 | 2011-10-06 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 |
| JP2011071264A (ja) * | 2009-09-25 | 2011-04-07 | Panasonic Electric Works Co Ltd | 照明装置 |
| JP2013048205A (ja) * | 2011-07-25 | 2013-03-07 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| WO2013094606A1 (ja) * | 2011-12-22 | 2013-06-27 | 太陽インキ製造株式会社 | ドライフィルム及びそれを用いたプリント配線板、プリント配線板の製造方法、及びフリップチップ実装基板 |
| JP2013129170A (ja) * | 2011-12-22 | 2013-07-04 | Taiyo Ink Mfg Ltd | ドライフィルムおよびそれを用いたプリント配線板 |
| CN104010815A (zh) * | 2011-12-22 | 2014-08-27 | 太阳油墨制造株式会社 | 干膜及使用其的印刷电路板、印刷电路板的制造方法、以及倒装芯片安装基板 |
| US9596754B2 (en) | 2011-12-22 | 2017-03-14 | Taiyo Ink Mfg. Co., Ltd. | Dry film, printed wiring board using same, method for producing printed wiring board, and flip chip mounting substrate |
| JP2014089996A (ja) * | 2012-10-29 | 2014-05-15 | Ngk Spark Plug Co Ltd | 配線基板 |
| JP2016134417A (ja) * | 2015-01-16 | 2016-07-25 | 凸版印刷株式会社 | 半導体パッケージ基板、および半導体パッケージと、その製造方法 |
| WO2017171850A1 (en) * | 2016-04-01 | 2017-10-05 | Intel Corporation | Underfilled electronic device package and manufacturing method thereof |
| US10672625B2 (en) | 2016-04-01 | 2020-06-02 | Intel Corporation | Electronic device package with recessed substrate for underfill containment |
| JP2018182062A (ja) * | 2017-04-13 | 2018-11-15 | ローム株式会社 | 半導体発光装置 |
| JP7089343B2 (ja) | 2017-04-13 | 2022-06-22 | ローム株式会社 | 半導体発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153930A (en) | Electronic circuit device and method | |
| JP4533248B2 (ja) | 電子装置 | |
| KR101022942B1 (ko) | 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법 | |
| JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
| US20050121310A1 (en) | Method and substrate to control flow of underfill | |
| KR101587918B1 (ko) | 땜납 실장 기판과 그 제조방법, 및 반도체 장치 | |
| JP2006140327A (ja) | 配線基板およびこれを用いた電子部品の実装方法 | |
| KR20120050755A (ko) | 반도체 패키지 기판 및 그 제조방법 | |
| JP2006351559A (ja) | 配線基板および配線基板への半導体チップ実装構造 | |
| KR20130030054A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20160095520A (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
| JPH11260954A (ja) | 半導体装置およびその製造方法 | |
| KR20160140174A (ko) | 솔더 브릿지를 억제할 수 있는 전기적 패턴을 갖는 전기적 장치 | |
| JP2004014870A (ja) | 回路モジュール及びその製造方法 | |
| JPH05299535A (ja) | 半導体装置 | |
| JP2008243879A (ja) | 電子装置およびその製造方法 | |
| KR20080071431A (ko) | 반도체 모듈 및 이의 베어 다이 실장 방법 | |
| US20220015231A1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP4212880B2 (ja) | 回路基板アセンブリ | |
| JP2010080732A (ja) | 半導体モジュールおよびその製造方法 | |
| KR19990002341A (ko) | 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법 | |
| JPH11135685A (ja) | 半導体モジュール及びその樹脂封止方法 | |
| KR19990002343A (ko) | 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| JP3716327B2 (ja) | プリント基板の加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090929 |