JPH11135685A - 半導体モジュール及びその樹脂封止方法 - Google Patents
半導体モジュール及びその樹脂封止方法Info
- Publication number
- JPH11135685A JPH11135685A JP29535297A JP29535297A JPH11135685A JP H11135685 A JPH11135685 A JP H11135685A JP 29535297 A JP29535297 A JP 29535297A JP 29535297 A JP29535297 A JP 29535297A JP H11135685 A JPH11135685 A JP H11135685A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- resin
- sealing resin
- semiconductor chip
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、安価に製造できる半導体モジ
ュール及びその樹脂封止方法を提供することにある。 【解決手段】配線基板１００は、絶縁基板１１０上に配
線パターン１２０が形成され、この配線パターン１２０
の上をソルダレジスト１３０により保護されている。ソ
ルダレジスト１３０を用いて、半導体チップ２００の搭
載される位置の外周を環状に囲む環状部１３０Ａと、こ
の環状部１３０Ａの外周においてソルダレジストの除去
されたソルダレジスト除去部１３０Ｂを設ける。半導体
チップ２００は、封止樹脂３００により封止される。
ュール及びその樹脂封止方法を提供することにある。 【解決手段】配線基板１００は、絶縁基板１１０上に配
線パターン１２０が形成され、この配線パターン１２０
の上をソルダレジスト１３０により保護されている。ソ
ルダレジスト１３０を用いて、半導体チップ２００の搭
載される位置の外周を環状に囲む環状部１３０Ａと、こ
の環状部１３０Ａの外周においてソルダレジストの除去
されたソルダレジスト除去部１３０Ｂを設ける。半導体
チップ２００は、封止樹脂３００により封止される。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板上に実装
した半導体素子を流動性のある封止樹脂で封止した半導
体モジュール及びその樹脂封止方法に関する。
した半導体素子を流動性のある封止樹脂で封止した半導
体モジュール及びその樹脂封止方法に関する。
【０００２】
【従来の技術】一般に、ベアチップのような半導体素子
は、絶縁基板上に配線パターンの形成された配線基板上
に搭載され、半導体素子と配線パターンをワイヤーボン
ディングにより電気的に接続した後、半導体素子及びワ
イヤーボンディング部の全体を覆うように封止樹脂によ
って封止され、半導体素子が保護される構造となってい
る。ここで、封止樹脂としては、封止対象の半導体素子
やワイヤーボンディング等の接続部品の隅々まで保護す
るため、流動性のあるエポキシ樹脂等を使用するのが一
般的である。
は、絶縁基板上に配線パターンの形成された配線基板上
に搭載され、半導体素子と配線パターンをワイヤーボン
ディングにより電気的に接続した後、半導体素子及びワ
イヤーボンディング部の全体を覆うように封止樹脂によ
って封止され、半導体素子が保護される構造となってい
る。ここで、封止樹脂としては、封止対象の半導体素子
やワイヤーボンディング等の接続部品の隅々まで保護す
るため、流動性のあるエポキシ樹脂等を使用するのが一
般的である。
【０００３】しかしながら、封止樹脂は流動性を有する
ため、余分な領域まで封止樹脂が流れ出るのを防止する
ため、例えば、特開平６−１６９０３３号公報に記載さ
れているように、半導体素子の周囲を囲むように形成さ
れた流れ止めの枠を用いている。この流れ止め枠の内部
に封止樹脂を充填することにより、周囲に封止樹脂が流
れ出るのを防止するとともに、半導体素子を覆うように
封止樹脂を充填して、半導体素子を保護するようにして
いる。
ため、余分な領域まで封止樹脂が流れ出るのを防止する
ため、例えば、特開平６−１６９０３３号公報に記載さ
れているように、半導体素子の周囲を囲むように形成さ
れた流れ止めの枠を用いている。この流れ止め枠の内部
に封止樹脂を充填することにより、周囲に封止樹脂が流
れ出るのを防止するとともに、半導体素子を覆うように
封止樹脂を充填して、半導体素子を保護するようにして
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
流れ止め枠は、絶縁基板上に配線パターンの形成され、
さらに、配線パターンを覆うようにソルダーレジストが
形成された配線基板の上に、流動性の低いエポキシ樹脂
を塗布用ノズルを用いて、四角形若しくは円形に描画し
て形成していた。そのため、流れ止め枠の形成工程が必
要であり、半導体モジュールの製造工程が１つ増えるた
め、製造コストが高くなるという問題があった。また、
流動性の低いエポキシ樹脂は、封止樹脂として用いる流
動性の高いエポキシ樹脂に比べて高価であるため、この
点においても、製造コストが高くなるという問題があっ
た。
流れ止め枠は、絶縁基板上に配線パターンの形成され、
さらに、配線パターンを覆うようにソルダーレジストが
形成された配線基板の上に、流動性の低いエポキシ樹脂
を塗布用ノズルを用いて、四角形若しくは円形に描画し
て形成していた。そのため、流れ止め枠の形成工程が必
要であり、半導体モジュールの製造工程が１つ増えるた
め、製造コストが高くなるという問題があった。また、
流動性の低いエポキシ樹脂は、封止樹脂として用いる流
動性の高いエポキシ樹脂に比べて高価であるため、この
点においても、製造コストが高くなるという問題があっ
た。
【０００５】本発明の目的は、安価に製造できる半導体
モジュール及びその樹脂封止方法を提供することにあ
る。
モジュール及びその樹脂封止方法を提供することにあ
る。
【０００６】
（１）上記目的を達成するために、本発明は、絶縁基板
上に配線パターンが形成され、この配線パターンの上を
ソルダレジストにより保護した配線基板と、この配線基
板上に搭載され、上記配線パターンと電気的に接続され
た半導体チップとを有し、上記半導体チップを封止樹脂
により封止した半導体モジュールにおいて、上記ソルダ
レジストを用いて、上記配線基板における上記半導体チ
ップの搭載される位置の外周を環状に囲む環状部と、こ
の環状部の外周においてソルダレジストの除去されたソ
ルダレジスト除去部を設けるようにしたものである。か
かる構成により、封止樹脂は、環状部において流出を防
止されるため、樹脂封止が可能になるとともに、環状部
は、ソルダレジストにより形成されるため、安価に製造
し得るものとなる。
上に配線パターンが形成され、この配線パターンの上を
ソルダレジストにより保護した配線基板と、この配線基
板上に搭載され、上記配線パターンと電気的に接続され
た半導体チップとを有し、上記半導体チップを封止樹脂
により封止した半導体モジュールにおいて、上記ソルダ
レジストを用いて、上記配線基板における上記半導体チ
ップの搭載される位置の外周を環状に囲む環状部と、こ
の環状部の外周においてソルダレジストの除去されたソ
ルダレジスト除去部を設けるようにしたものである。か
かる構成により、封止樹脂は、環状部において流出を防
止されるため、樹脂封止が可能になるとともに、環状部
は、ソルダレジストにより形成されるため、安価に製造
し得るものとなる。
【０００７】（２）上記（１）において、好ましくは、
上記環状部の幅を０．１ｍｍ〜０．５ｍｍとしたもので
ある。
上記環状部の幅を０．１ｍｍ〜０．５ｍｍとしたもので
ある。
【０００８】（３）上記（１）において、好ましくは、
上記ソルダレジスト除去部の幅を０．１ｍｍ〜０．３ｍ
ｍとしたものである。
上記ソルダレジスト除去部の幅を０．１ｍｍ〜０．３ｍ
ｍとしたものである。
【０００９】（４）上記目的を達成するために、本発明
は、絶縁基板上に配線パターンが形成され、この配線パ
ターンの上をソルダレジストにより保護した配線基板上
に搭載された半導体チップを封止樹脂により封止する半
導体モジュールの樹脂封止方法において、上記ソルダレ
ジストにより、上記配線基板における上記半導体チップ
の搭載される位置の外周を環状に囲むように形成された
環状部と、この環状部の外周においてソルダレジストの
除去されたソルダレジスト除去部との形成された配線基
板に、半導体チップを搭載した後、上記環状部の内側か
ら封止樹脂を充填し、上記環状部と上記ソルダレジスト
除去部の境界部まで封止樹脂を充填するようにしたもの
である。かかる方法により、ソルダレジストで形成され
た環状部とソルダレジスト除去部の境界部まで封止樹脂
を充填して、容易に、樹脂封止を行い得るものとなる。
は、絶縁基板上に配線パターンが形成され、この配線パ
ターンの上をソルダレジストにより保護した配線基板上
に搭載された半導体チップを封止樹脂により封止する半
導体モジュールの樹脂封止方法において、上記ソルダレ
ジストにより、上記配線基板における上記半導体チップ
の搭載される位置の外周を環状に囲むように形成された
環状部と、この環状部の外周においてソルダレジストの
除去されたソルダレジスト除去部との形成された配線基
板に、半導体チップを搭載した後、上記環状部の内側か
ら封止樹脂を充填し、上記環状部と上記ソルダレジスト
除去部の境界部まで封止樹脂を充填するようにしたもの
である。かかる方法により、ソルダレジストで形成され
た環状部とソルダレジスト除去部の境界部まで封止樹脂
を充填して、容易に、樹脂封止を行い得るものとなる。
【００１０】
【発明の実施の形態】以下、図１〜図５を用いて、本発
明の一実施形態による半導体モジュールの構成及び樹脂
封止方法について説明する。最初に、図１及び図２を用
いて、本発明の一実施形態による半導体モジュールの構
成について説明する。図１は、本発明の一実施形態によ
る半導体モジュールの平面図であり、図２は、図１のＡ
−Ａ’断面図である。
明の一実施形態による半導体モジュールの構成及び樹脂
封止方法について説明する。最初に、図１及び図２を用
いて、本発明の一実施形態による半導体モジュールの構
成について説明する。図１は、本発明の一実施形態によ
る半導体モジュールの平面図であり、図２は、図１のＡ
−Ａ’断面図である。
【００１１】最初に、配線基板１００の構成について説
明する。図２にその断面構造を示すように、配線基板１
００は、絶縁基板１１０と、配線パターン１２０と、ソ
ルダーレジスト１３０とから構成されている。
明する。図２にその断面構造を示すように、配線基板１
００は、絶縁基板１１０と、配線パターン１２０と、ソ
ルダーレジスト１３０とから構成されている。
【００１２】絶縁基板１１０は、例えば、ガラス・エポ
キシ樹脂のような絶縁性材料からなる基板である。絶縁
基板１１０の上には、配線パターン１２０が形成されて
いる。配線パターン１２０は、銅箔の上に、ニッケルメ
ッキ及び金メッキが形成されている。絶縁基板１１０の
表面の全面に銅箔を形成した上で、図１の平面図に示す
ようなパターンとなるように、不要部分をエッチングし
て、所望のパターン形状を有する銅箔面が形成される。
この銅箔面の上に、ニッケルメッキを施し、さらに、ニ
ッケルメッキの上に、金メッキを施して、配線パターン
１２０が形成される。なお、配線パターンの材料は、こ
れに限るものでない。配線パターン１２０の膜厚は、例
えば、４０μｍである。
キシ樹脂のような絶縁性材料からなる基板である。絶縁
基板１１０の上には、配線パターン１２０が形成されて
いる。配線パターン１２０は、銅箔の上に、ニッケルメ
ッキ及び金メッキが形成されている。絶縁基板１１０の
表面の全面に銅箔を形成した上で、図１の平面図に示す
ようなパターンとなるように、不要部分をエッチングし
て、所望のパターン形状を有する銅箔面が形成される。
この銅箔面の上に、ニッケルメッキを施し、さらに、ニ
ッケルメッキの上に、金メッキを施して、配線パターン
１２０が形成される。なお、配線パターンの材料は、こ
れに限るものでない。配線パターン１２０の膜厚は、例
えば、４０μｍである。
【００１３】配線パターン１２０の上には、配線パター
ン１２０を保護するためのソルダーレジスト１３０が形
成される。ソルダーレジスト１３０は、絶縁性のレジス
ト材料からなり、フォトレジストにより所定の形状に形
成される。即ち、絶縁基板１１０及び配線パターン１２
０の全面に、レジスト材が塗布された後、所望の部分を
マスキングして露光硬化させ、エッチング除去して、所
定の部分にのみソルダーレジスト１３０が形成される。
本実施形態においては、配線パターン１２０の一端側で
あって外部と導通させるための電極部１２０Ａと、ワイ
ヤーボンディングによって半導体チップ２００と導通を
とるための電極部１２０Ｂの上からは、ソルダーレジス
トは除去されている。ソルダーレジスト１３０の膜厚
は、例えば、３０μｍである。
ン１２０を保護するためのソルダーレジスト１３０が形
成される。ソルダーレジスト１３０は、絶縁性のレジス
ト材料からなり、フォトレジストにより所定の形状に形
成される。即ち、絶縁基板１１０及び配線パターン１２
０の全面に、レジスト材が塗布された後、所望の部分を
マスキングして露光硬化させ、エッチング除去して、所
定の部分にのみソルダーレジスト１３０が形成される。
本実施形態においては、配線パターン１２０の一端側で
あって外部と導通させるための電極部１２０Ａと、ワイ
ヤーボンディングによって半導体チップ２００と導通を
とるための電極部１２０Ｂの上からは、ソルダーレジス
トは除去されている。ソルダーレジスト１３０の膜厚
は、例えば、３０μｍである。
【００１４】また、図１に示すように、半導体チップ２
００が搭載される領域の外周には、円環状の環状枠１３
０Ａがソルダーレジスト１３０によって形成されるとと
もに、環状枠１３０Ａの外周には、所定の幅を有するソ
ルダーレジスト除去部１３０Ｂが形成されている。ソル
ダレジスト除去部１３０Ｂにおいては、ソルダレジスト
は除去されており、その下の配線パターン１２０や、絶
縁基板１１０が露出している。ソルダレジスト除去部１
３０Ｂの外周には、ソルダレジスト１３０が形成されて
いる。ここで、本実施形態においては、環状枠１３０Ａ
の幅Ｘは、０．３ｍｍとし、ソルダーレジスト除去部１
３０Ｂの幅Ｙは、０．２ｍｍとしている。
００が搭載される領域の外周には、円環状の環状枠１３
０Ａがソルダーレジスト１３０によって形成されるとと
もに、環状枠１３０Ａの外周には、所定の幅を有するソ
ルダーレジスト除去部１３０Ｂが形成されている。ソル
ダレジスト除去部１３０Ｂにおいては、ソルダレジスト
は除去されており、その下の配線パターン１２０や、絶
縁基板１１０が露出している。ソルダレジスト除去部１
３０Ｂの外周には、ソルダレジスト１３０が形成されて
いる。ここで、本実施形態においては、環状枠１３０Ａ
の幅Ｘは、０．３ｍｍとし、ソルダーレジスト除去部１
３０Ｂの幅Ｙは、０．２ｍｍとしている。
【００１５】ソルダーレジスト除去部１３０Ｂの形成に
よる環状枠１３０Ａの形成は、配線パターン１２０の両
端の電極部１２０Ａ，１２０Ｂの形成と同時にフォトレ
ジストにより形成される。環状枠１３０Ａは、後述する
ように、半導体チップ２００を樹脂封止する際の流れ止
め枠として用いられるものであり、この環状枠１３０Ａ
は、通常のソルダーレジスト１３０の形成工程と同時に
形成されるため、流れ止め枠の形成のために、工程が増
加することもないものである。また、流れ止め枠となる
環状枠１３０Ａは、ソルダレジスト１３０により形成さ
れるため、流れ止め枠のための特別な材料を用いる必要
もなく、安価に形成することができる。なお、環状枠１
３０Ａの形状としては、図１に示すような円環状に限ら
ず、四角形の環状の形状としてもよく、内部に収容され
る半導体チップ２００を樹脂封止する際に、封止樹脂が
外周に流れ出るのを防止するため、環状に閉じたもので
あればよいものである。
よる環状枠１３０Ａの形成は、配線パターン１２０の両
端の電極部１２０Ａ，１２０Ｂの形成と同時にフォトレ
ジストにより形成される。環状枠１３０Ａは、後述する
ように、半導体チップ２００を樹脂封止する際の流れ止
め枠として用いられるものであり、この環状枠１３０Ａ
は、通常のソルダーレジスト１３０の形成工程と同時に
形成されるため、流れ止め枠の形成のために、工程が増
加することもないものである。また、流れ止め枠となる
環状枠１３０Ａは、ソルダレジスト１３０により形成さ
れるため、流れ止め枠のための特別な材料を用いる必要
もなく、安価に形成することができる。なお、環状枠１
３０Ａの形状としては、図１に示すような円環状に限ら
ず、四角形の環状の形状としてもよく、内部に収容され
る半導体チップ２００を樹脂封止する際に、封止樹脂が
外周に流れ出るのを防止するため、環状に閉じたもので
あればよいものである。
【００１６】以上のようにして形成された配線基板１０
０の上に、半導体チップ２００が接着剤等により仮止め
された後、半導体チップ２００の端子部と配線パターン
１２０の電極部１２０Ｂとが、ボンディングワイヤー２
１０により、ワイヤーボンディングされる。さらに、環
状枠１３０Ａの内部に、流動性のよいエポキシ樹脂等の
封止樹脂３００が充填され、半導体チップ２００及びボ
ンディングワイヤー２１０を樹脂封止する。なお、封止
樹脂３００は、不透明である。
０の上に、半導体チップ２００が接着剤等により仮止め
された後、半導体チップ２００の端子部と配線パターン
１２０の電極部１２０Ｂとが、ボンディングワイヤー２
１０により、ワイヤーボンディングされる。さらに、環
状枠１３０Ａの内部に、流動性のよいエポキシ樹脂等の
封止樹脂３００が充填され、半導体チップ２００及びボ
ンディングワイヤー２１０を樹脂封止する。なお、封止
樹脂３００は、不透明である。
【００１７】次に、図３及び図４を用いて、本発明の一
実施形態による封止樹脂による樹脂封止方法について説
明する。図３及び図４は、本発明の一実施形態による封
止樹脂による樹脂封止方法の説明図である。なお、図１
若しくは図２と同一符号は、同一部分を示している。
実施形態による封止樹脂による樹脂封止方法について説
明する。図３及び図４は、本発明の一実施形態による封
止樹脂による樹脂封止方法の説明図である。なお、図１
若しくは図２と同一符号は、同一部分を示している。
【００１８】図３に示すように、既に半導体チップ２０
０の仮止め及びボンディングワイヤー２１０をボンディ
ング作業の終了している回路基板に、封止樹脂３００を
封止樹脂塗布用ノズル３１０を用いて、ソルダーレジス
ト材による環状枠１３０Ａの内周側の封止樹脂塗布範囲
Ｂ−Ｂ’の内側に充填する。封止樹脂３００は、環状枠
１３０Ａによって環状枠１３０Ａの外周側への流出が防
止され、封止樹脂塗布範囲Ｂ−Ｂ’に充填される。
０の仮止め及びボンディングワイヤー２１０をボンディ
ング作業の終了している回路基板に、封止樹脂３００を
封止樹脂塗布用ノズル３１０を用いて、ソルダーレジス
ト材による環状枠１３０Ａの内周側の封止樹脂塗布範囲
Ｂ−Ｂ’の内側に充填する。封止樹脂３００は、環状枠
１３０Ａによって環状枠１３０Ａの外周側への流出が防
止され、封止樹脂塗布範囲Ｂ−Ｂ’に充填される。
【００１９】さらに、図４に示すように、封止樹脂３０
０の充填が進むにつれて、封止樹脂３００は、環状枠１
３０Ａの上端面を超えて行き、環状枠１３０Ａに設けた
ソルダレジスト除去部１３０Ｂとの境界線Ｃ−Ｃ’部
で、環状部１３０Ａを形成するソルダレジストと、ソル
ダレジストが除去されている除去部１３０Ｂとの表面張
力の差により、封止樹脂３００の流れが止まる。
０の充填が進むにつれて、封止樹脂３００は、環状枠１
３０Ａの上端面を超えて行き、環状枠１３０Ａに設けた
ソルダレジスト除去部１３０Ｂとの境界線Ｃ−Ｃ’部
で、環状部１３０Ａを形成するソルダレジストと、ソル
ダレジストが除去されている除去部１３０Ｂとの表面張
力の差により、封止樹脂３００の流れが止まる。
【００２０】この表面張力の差によりＣ−Ｃ’部で封止
樹脂３００の流れが止まり、かつ搭載した半導体チップ
２００及びボンディングワイヤー２１０が封止樹脂３０
０に被われた所で、樹脂塗布作業が完了する。
樹脂３００の流れが止まり、かつ搭載した半導体チップ
２００及びボンディングワイヤー２１０が封止樹脂３０
０に被われた所で、樹脂塗布作業が完了する。
【００２１】ここで、図５を用いて、環状部１３０Ａと
ソルダレジスト除去部１３０Ｂとの境界部分における封
止樹脂３００の挙動について説明する。図５は、本発明
の一実施形態による樹脂封止方法における封止樹脂の挙
動の説明図であり、図２の要部拡大断面図である。な
お、図１若しくは図２と同一符号は、同一部分を示して
いる。
ソルダレジスト除去部１３０Ｂとの境界部分における封
止樹脂３００の挙動について説明する。図５は、本発明
の一実施形態による樹脂封止方法における封止樹脂の挙
動の説明図であり、図２の要部拡大断面図である。な
お、図１若しくは図２と同一符号は、同一部分を示して
いる。
【００２２】環状枠１３０Ａ及びソルダレジスト除去部
１３０Ｂは、上述したように、ソルダレジスト１３０の
フォトレジストによって形成される。従って、環状枠１
３０Ａの上端面１３０Ａ１は、平坦部となっている。ま
た、ソルダレジスト除去部１３０Ｂが形成される環状枠
１３０Ａの側端面１３０Ａ２は、ほぼ垂直に近い断面形
状となっている。その結果、環状枠１３０Ａとソルダレ
ジスト除去部１３０Ｂの境界部Ｃにおいては、環状枠１
３０Ａの上端面１３０Ａ１と、環状枠１３０Ａの側端面
１３０Ａ２がほぼ直角に屈曲しており、この部分におい
て変極点を形成している。図３において説明したよう
に、環状枠１３０Ａの内周側から封止樹脂３００を充填
し、その封止樹脂３００が、環状枠１３０Ａの上端面１
３０Ａ１を越えて、ソルダレジスト除去部１３０Ｂ方向
に流れる。封止樹脂３００が、境界部Ｃに至ると、封止
樹脂３００の環状枠１３０Ａに対する表面張力が、封止
樹脂３００のソルダレジスト除去部１３０Ｂに対する表
面張力よりも大きいため、境界部Ｃにおいて、封止樹脂
３００の流れが止まり、封止樹脂３００は、半導体チッ
プ２００及びボンディングワイヤ２１０を覆うように盛
り上がって堆積することになる。即ち、ガラスコップの
中に水を満たしていくと、水の表面張力によって、水が
コップの上端部よりも盛り上がるようになるのと同様に
して、本実施形態においては、環状枠１３０Ａと、その
外周のソルダレジスト除去部１３０Ｂの表面張力の差に
より、環状枠１３０Ａ内に封止樹脂３００を充填するこ
とができる。
１３０Ｂは、上述したように、ソルダレジスト１３０の
フォトレジストによって形成される。従って、環状枠１
３０Ａの上端面１３０Ａ１は、平坦部となっている。ま
た、ソルダレジスト除去部１３０Ｂが形成される環状枠
１３０Ａの側端面１３０Ａ２は、ほぼ垂直に近い断面形
状となっている。その結果、環状枠１３０Ａとソルダレ
ジスト除去部１３０Ｂの境界部Ｃにおいては、環状枠１
３０Ａの上端面１３０Ａ１と、環状枠１３０Ａの側端面
１３０Ａ２がほぼ直角に屈曲しており、この部分におい
て変極点を形成している。図３において説明したよう
に、環状枠１３０Ａの内周側から封止樹脂３００を充填
し、その封止樹脂３００が、環状枠１３０Ａの上端面１
３０Ａ１を越えて、ソルダレジスト除去部１３０Ｂ方向
に流れる。封止樹脂３００が、境界部Ｃに至ると、封止
樹脂３００の環状枠１３０Ａに対する表面張力が、封止
樹脂３００のソルダレジスト除去部１３０Ｂに対する表
面張力よりも大きいため、境界部Ｃにおいて、封止樹脂
３００の流れが止まり、封止樹脂３００は、半導体チッ
プ２００及びボンディングワイヤ２１０を覆うように盛
り上がって堆積することになる。即ち、ガラスコップの
中に水を満たしていくと、水の表面張力によって、水が
コップの上端部よりも盛り上がるようになるのと同様に
して、本実施形態においては、環状枠１３０Ａと、その
外周のソルダレジスト除去部１３０Ｂの表面張力の差に
より、環状枠１３０Ａ内に封止樹脂３００を充填するこ
とができる。
【００２３】なお、従来の流れ止め枠は、流動性の低い
エポキシ樹脂を用いていたため、その断面形状は、図５
に示した環状枠１３０Ａのような鋭角の形状とならず、
なだらかな丘陵状の形状となっている。従って、本実施
形態における環状枠１３０Ａとソルダレジスト除去部１
３０Ｂの境界部Ｃにおける変極点はないため、曲がれ止
め枠の上端面に流れた封止樹脂は、枠を容易に乗り越え
て、枠の外部に流れ出る問題があった。
エポキシ樹脂を用いていたため、その断面形状は、図５
に示した環状枠１３０Ａのような鋭角の形状とならず、
なだらかな丘陵状の形状となっている。従って、本実施
形態における環状枠１３０Ａとソルダレジスト除去部１
３０Ｂの境界部Ｃにおける変極点はないため、曲がれ止
め枠の上端面に流れた封止樹脂は、枠を容易に乗り越え
て、枠の外部に流れ出る問題があった。
【００２４】それに対して、本実施形態においては、環
状枠１３０Ａとソルダレジスト除去部１３０Ｂとの境界
部Ｃにおいて、表面張力により、封止樹脂３００の流出
が防止できるため、封止樹脂３００の盛り上がりの高さ
を大きくでき、半導体チップ２００及びボンディングワ
イヤ２１０を完全に覆って、保護することが可能となっ
た。図５に示す例において、配線パターン１２０の膜厚
Ｈは４０μｍであり、ソルダレジスト１３０の膜厚Ｉは
３０μｍであり、半導体チップ２００の高さＪは、３０
０〜４００μｍのとき、封止樹脂３００の盛り上がり高
さ（ソルダレジスト１３０の上面からの高さ）Ｋは、８
００〜９００μｍとすることができ、半導体チップ２０
０及びボンディングワイヤ２１０を完全に覆って、保護
することが可能となった。
状枠１３０Ａとソルダレジスト除去部１３０Ｂとの境界
部Ｃにおいて、表面張力により、封止樹脂３００の流出
が防止できるため、封止樹脂３００の盛り上がりの高さ
を大きくでき、半導体チップ２００及びボンディングワ
イヤ２１０を完全に覆って、保護することが可能となっ
た。図５に示す例において、配線パターン１２０の膜厚
Ｈは４０μｍであり、ソルダレジスト１３０の膜厚Ｉは
３０μｍであり、半導体チップ２００の高さＪは、３０
０〜４００μｍのとき、封止樹脂３００の盛り上がり高
さ（ソルダレジスト１３０の上面からの高さ）Ｋは、８
００〜９００μｍとすることができ、半導体チップ２０
０及びボンディングワイヤ２１０を完全に覆って、保護
することが可能となった。
【００２５】次に、環状枠１３０Ａの幅Ｘ及びソルダレ
ジスト除去部１３０Ｂの幅Ｙについて説明する。
ジスト除去部１３０Ｂの幅Ｙについて説明する。
【００２６】上述した本実施形態においては、環状枠１
３０Ａの幅Ｘは０．３ｍｍとし、ソルダレジスト除去部
１３０Ｂの幅Ｙは０．２ｍｍとしている。環状枠１３０
Ａの幅Ｘについて検討を行ったところ、０．１ｍｍ〜
０．５ｍｍの範囲が好適である。環状枠１３０Ａは、フ
ォトレジストにより形成されるため、その加工精度の観
点から０．１ｍｍより狭くすると、環状枠１３０Ａの一
部が切れる場合がある。環状枠１３０Ａの一部が切れ、
環状とならないと、その切れた部分から封止樹脂が流出
するため、不適当である。また、環状枠１３０Ａの幅Ｘ
が広くなると、配線基板全体に占める環状枠１３０Ａの
面積が大きくなるため、高密度実装に適しないものとな
る。そこで、実用的な環状枠１３０Ａの幅Ｘの上限値
は、０．５ｍｍとなる。
３０Ａの幅Ｘは０．３ｍｍとし、ソルダレジスト除去部
１３０Ｂの幅Ｙは０．２ｍｍとしている。環状枠１３０
Ａの幅Ｘについて検討を行ったところ、０．１ｍｍ〜
０．５ｍｍの範囲が好適である。環状枠１３０Ａは、フ
ォトレジストにより形成されるため、その加工精度の観
点から０．１ｍｍより狭くすると、環状枠１３０Ａの一
部が切れる場合がある。環状枠１３０Ａの一部が切れ、
環状とならないと、その切れた部分から封止樹脂が流出
するため、不適当である。また、環状枠１３０Ａの幅Ｘ
が広くなると、配線基板全体に占める環状枠１３０Ａの
面積が大きくなるため、高密度実装に適しないものとな
る。そこで、実用的な環状枠１３０Ａの幅Ｘの上限値
は、０．５ｍｍとなる。
【００２７】また、ソルダレジスト除去部１３０Ｂの幅
Ｙの好適な範囲は、０．１ｍｍ〜０．３ｍｍである。ソ
ルダレジスト除去部１３０Ｂは、フォトレジストにより
形成されるため、その加工精度の観点から０．１ｍｍよ
り狭くすると、ソルダレジスト除去部１３０Ｂの両側の
ソルダレジスト同士がブリッジしてしまう場合があるた
め、不適当である。また、ソルダレジスト除去部１３０
Ｂの幅Ｙは、あまり広くする必要はなく、高密度実装の
観点からすると、０．３ｍｍ以下が好適である。
Ｙの好適な範囲は、０．１ｍｍ〜０．３ｍｍである。ソ
ルダレジスト除去部１３０Ｂは、フォトレジストにより
形成されるため、その加工精度の観点から０．１ｍｍよ
り狭くすると、ソルダレジスト除去部１３０Ｂの両側の
ソルダレジスト同士がブリッジしてしまう場合があるた
め、不適当である。また、ソルダレジスト除去部１３０
Ｂの幅Ｙは、あまり広くする必要はなく、高密度実装の
観点からすると、０．３ｍｍ以下が好適である。
【００２８】環状枠１３０Ａの幅Ｘを０．３ｍｍとし、
ソルダレジスト除去部１３０Ｂの幅Ｙを０．２ｍｍとす
ることにより、環状枠１３０Ａ及びソルダレジスト除去
部１３０Ｂは、封止樹脂の流れ止めの作用を十分に有す
るとともに、目視でも、状枠１３０Ａ及びソルダレジス
ト除去部１３０Ｂの良・不良を確認できるため、きわめ
て実用的なものである。
ソルダレジスト除去部１３０Ｂの幅Ｙを０．２ｍｍとす
ることにより、環状枠１３０Ａ及びソルダレジスト除去
部１３０Ｂは、封止樹脂の流れ止めの作用を十分に有す
るとともに、目視でも、状枠１３０Ａ及びソルダレジス
ト除去部１３０Ｂの良・不良を確認できるため、きわめ
て実用的なものである。
【００２９】以上説明したように、本実施形態によれ
ば、流れ止め枠として、ソルダレジストを用いて環状枠
及びソルダレジスト除去部として形成するため、流れ止
め枠形成のための工程や材料が不要となり、従来よりも
安価に半導体モジュールの樹脂封止を実施でき、半導体
モジュールを安価に製造し得るものとなる。
ば、流れ止め枠として、ソルダレジストを用いて環状枠
及びソルダレジスト除去部として形成するため、流れ止
め枠形成のための工程や材料が不要となり、従来よりも
安価に半導体モジュールの樹脂封止を実施でき、半導体
モジュールを安価に製造し得るものとなる。
【００３０】また、環状枠とソルダレジスト除去部の表
面張力の差により、環状枠内に封止樹脂を盛り上がら
せ、半導体チップやボンディングワイヤの保護を十分に
行うことができる。
面張力の差により、環状枠内に封止樹脂を盛り上がら
せ、半導体チップやボンディングワイヤの保護を十分に
行うことができる。
【００３１】また、環状枠とソルダレジスト除去部の表
面張力の差により、封止樹脂が外周側に流出することを
容易に防止することができる。
面張力の差により、封止樹脂が外周側に流出することを
容易に防止することができる。
【００３２】
【発明の効果】本発明によれば、樹脂封止作業の工程を
簡略化でき、半導体モジュールを安価で製造し得るもの
となる。
簡略化でき、半導体モジュールを安価で製造し得るもの
となる。
【図１】本発明の一実施形態による半導体モジュールの
平面図である。
平面図である。
【図２】図１のＡ−Ａ’断面図である。
【図３】本発明の一実施形態による封止樹脂による樹脂
封止方法の説明図である。
封止方法の説明図である。
【図４】本発明の一実施形態による封止樹脂による樹脂
封止方法の説明図である。
封止方法の説明図である。
【図５】本発明の一実施形態による樹脂封止方法におけ
る封止樹脂の挙動の説明図であり、図２の要部拡大断面
図である。
る封止樹脂の挙動の説明図であり、図２の要部拡大断面
図である。
１００…配線基板 １１０…絶縁基板 １２０…配線パターン １３０…ソルダレジスト １３０Ａ…環状枠 １３０Ｂ…ソルダレジスト除去部 ２００…半導体チップ ２１０…ボンディングワイヤー ３００…封止樹脂 ３１０…封止樹脂塗布用ノズル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 稔 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 村松 盛生 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内
Claims (4)
- 【請求項１】絶縁基板上に配線パターンが形成され、こ
の配線パターンの上をソルダレジストにより保護した配
線基板と、 この配線基板上に搭載され、上記配線パターンと電気的
に接続された半導体チップとを有し、 上記半導体チップを封止樹脂により封止した半導体モジ
ュールにおいて、 上記ソルダレジストを用いて、上記配線基板における上
記半導体チップの搭載される位置の外周を環状に囲む環
状部と、この環状部の外周においてソルダレジストの除
去されたソルダレジスト除去部を設けたことを特徴とす
る半導体モジュール。 - 【請求項２】請求項１記載の半導体モジュールにおい
て、 上記環状部の幅を０．１ｍｍ〜０．５ｍｍとしたことを
特徴とする半導体モジュール。 - 【請求項３】請求項１記載の半導体モジュールにおい
て、 上記ソルダレジスト除去部の幅を０．１ｍｍ〜０．３ｍ
ｍとしたことを特徴とする半導体モジュール。 - 【請求項４】絶縁基板上に配線パターンが形成され、こ
の配線パターンの上をソルダレジストにより保護した配
線基板上に搭載された半導体チップを封止樹脂により封
止する半導体モジュールの樹脂封止方法において、 上記ソルダレジストにより、上記配線基板における上記
半導体チップの搭載される位置の外周を環状に囲むよう
に形成された環状部と、この環状部の外周においてソル
ダレジストの除去されたソルダレジスト除去部との形成
された配線基板に、半導体チップを搭載した後、上記環
状部の内側から封止樹脂を充填し、上記環状部と上記ソ
ルダレジスト除去部の境界部まで封止樹脂を充填するこ
とを特徴とする半導体モジュールの樹脂封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535297A JP3391676B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体モジュール及びその樹脂封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29535297A JP3391676B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体モジュール及びその樹脂封止方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135685A true JPH11135685A (ja) | 1999-05-21 |
| JP3391676B2 JP3391676B2 (ja) | 2003-03-31 |
Family
ID=17819508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29535297A Expired - Fee Related JP3391676B2 (ja) | 1997-10-28 | 1997-10-28 | 半導体モジュール及びその樹脂封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3391676B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043135A1 (en) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Semiconductor device and its manufacturing method |
| JP2008166363A (ja) * | 2006-12-27 | 2008-07-17 | Canon Inc | 半導体モジュール |
| JP2019062064A (ja) * | 2017-09-26 | 2019-04-18 | カシオ計算機株式会社 | 回路基板、電子機器、および回路基板の製造方法 |
| US12048088B2 (en) | 2021-11-17 | 2024-07-23 | Gn Hearing A/S | Circuit board |
-
1997
- 1997-10-28 JP JP29535297A patent/JP3391676B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043135A1 (en) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Semiconductor device and its manufacturing method |
| JP2008166363A (ja) * | 2006-12-27 | 2008-07-17 | Canon Inc | 半導体モジュール |
| US7622812B2 (en) | 2006-12-27 | 2009-11-24 | Canon Kabushiki Kaisha | Semiconductor module |
| US7955903B2 (en) | 2006-12-27 | 2011-06-07 | Canon Kabushiki Kaisha | Method of suppressing overflowing of an encapsulation resin in a semiconductor module |
| JP2019062064A (ja) * | 2017-09-26 | 2019-04-18 | カシオ計算機株式会社 | 回路基板、電子機器、および回路基板の製造方法 |
| US12048088B2 (en) | 2021-11-17 | 2024-07-23 | Gn Hearing A/S | Circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3391676B2 (ja) | 2003-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153930A (en) | Electronic circuit device and method | |
| US5808873A (en) | Electronic component assembly having an encapsulation material and method of forming the same | |
| JP2678958B2 (ja) | フィルム配線基板およびその製造方法 | |
| CN100382285C (zh) | 印制电路板及其制造方法以及电子部件 | |
| JP3082905B2 (ja) | チップ・オン・ボード遮蔽構造およびその製造方法 | |
| RU2200975C2 (ru) | Электронный модуль для электронной карточки | |
| JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
| JPH11284101A (ja) | 半導体装置用パッケ―ジおよびその製造方法 | |
| US20040227259A1 (en) | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment | |
| JPH11135685A (ja) | 半導体モジュール及びその樹脂封止方法 | |
| JP2009188275A (ja) | 半導体チップ、半導体装置、半導体装置の製造方法、および液晶モジュール | |
| US5250842A (en) | Semiconductor devices using tab tape | |
| US7160796B2 (en) | Method for manufacturing wiring board and semiconductor device | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| US6420658B1 (en) | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder | |
| JPH06140729A (ja) | チップ実装用基板 | |
| JP2004214255A (ja) | 電子部品の接続構造 | |
| JP2010080732A (ja) | 半導体モジュールおよびその製造方法 | |
| KR100324633B1 (ko) | 반도체장치 | |
| JPH11145180A (ja) | 電子部品およびその製造方法 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JPH04118950A (ja) | 半導体装置およびその封止方法 | |
| JPH0969591A (ja) | 半導体装置及びその製造方法 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP2000077433A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |