JPH06140729A - チップ実装用基板 - Google Patents
チップ実装用基板Info
- Publication number
- JPH06140729A JPH06140729A JP29050792A JP29050792A JPH06140729A JP H06140729 A JPH06140729 A JP H06140729A JP 29050792 A JP29050792 A JP 29050792A JP 29050792 A JP29050792 A JP 29050792A JP H06140729 A JPH06140729 A JP H06140729A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chip mounting
- printed wiring
- wiring board
- sealant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 封止剤の不要な部分への広がりを簡単且つ確
実に防止できる生産性の良いものにする。 【構成】 粘液状の封止剤Ａで封止を要するチップＢが
実装されるチップ実装部Ｐ1 を備えるチップ実装用基板
Ｐにおいて、チップ実装部を取り囲むように溜め溝Ｐ2
を設け、余分な封止剤を溜め溝に溜めることにより不要
な部分への封止剤の広がりを防止できるようにした。
実に防止できる生産性の良いものにする。 【構成】 粘液状の封止剤Ａで封止を要するチップＢが
実装されるチップ実装部Ｐ1 を備えるチップ実装用基板
Ｐにおいて、チップ実装部を取り囲むように溜め溝Ｐ2
を設け、余分な封止剤を溜め溝に溜めることにより不要
な部分への封止剤の広がりを防止できるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、粘液状の封止剤で封止
を要すチップが実装されるチップ実装用基板に関するも
のである。
を要すチップが実装されるチップ実装用基板に関するも
のである。
【０００２】
【従来の技術】図５は従来のチップ実装用基板の説明図
であり、図５（ａ）は枠を、図５（ｂ）はチップを実装
した基板を、図５（ｃ）は実装したチップを囲むように
枠を基板に貼着した状態を、図５（ｄ）は基板に貼着し
た枠内に封止剤を流し込んだ状態をそれぞれ示す要部斜
視図である。図６は実装したチップを囲む枠が無い場合
の封止剤の状態を示す要部断面図である。
であり、図５（ａ）は枠を、図５（ｂ）はチップを実装
した基板を、図５（ｃ）は実装したチップを囲むように
枠を基板に貼着した状態を、図５（ｄ）は基板に貼着し
た枠内に封止剤を流し込んだ状態をそれぞれ示す要部斜
視図である。図６は実装したチップを囲む枠が無い場合
の封止剤の状態を示す要部断面図である。
【０００３】近年、プリント配線基板への高密度実装が
要求されている。この要求に応えるために、集積回路の
形成された半導体チップそのもの（ベアチップ）をパッ
ケージ化することなくプリント配線基板へ直接ボンディ
ング実装されるように成った。しかしながら、ベアチッ
プとプリント配線基板との間は極めて細い金リードワイ
ヤが接続されていて機械的な損傷を受け易い。また、ベ
アチップは外界の湿気や腐食性ガスにより悪影響を受け
る。そこで、ベアチップおよびベアチップの実装された
近傍には、パッシベーションとして保護被覆を形成しな
ければならない。この保護被覆の形成は次のように行
う。
要求されている。この要求に応えるために、集積回路の
形成された半導体チップそのもの（ベアチップ）をパッ
ケージ化することなくプリント配線基板へ直接ボンディ
ング実装されるように成った。しかしながら、ベアチッ
プとプリント配線基板との間は極めて細い金リードワイ
ヤが接続されていて機械的な損傷を受け易い。また、ベ
アチップは外界の湿気や腐食性ガスにより悪影響を受け
る。そこで、ベアチップおよびベアチップの実装された
近傍には、パッシベーションとして保護被覆を形成しな
ければならない。この保護被覆の形成は次のように行
う。
【０００４】すなわち、プリント配線基板に実装したベ
アチップおよびベアチップの近傍に、封止装置から封止
剤（当初は粘液状であるが後に硬化する）を垂らして、
保護被覆を形成する。しかし、図６に示すように、封止
剤Ａはプリント配線基板Ｐに実装したベアチップＢとベ
アチップＢの近傍を覆うものの、封止剤Ａはプリント配
線基板Ｐ上面を這うように流れ広がる。しかも、封止剤
Ａは封止装置（図示せず）から自動的に適量を垂らすの
であるが、封止剤Ａの吐出時の粘度は２３００ＰＳ程度
でありその吐出量が定まり難く、封止されていない部分
ができないようにやや多めに余裕を以て吐出させる必要
がある。従って、封止剤Ａが付着してはならない部分に
まで流れ広がってしまうことがある。
アチップおよびベアチップの近傍に、封止装置から封止
剤（当初は粘液状であるが後に硬化する）を垂らして、
保護被覆を形成する。しかし、図６に示すように、封止
剤Ａはプリント配線基板Ｐに実装したベアチップＢとベ
アチップＢの近傍を覆うものの、封止剤Ａはプリント配
線基板Ｐ上面を這うように流れ広がる。しかも、封止剤
Ａは封止装置（図示せず）から自動的に適量を垂らすの
であるが、封止剤Ａの吐出時の粘度は２３００ＰＳ程度
でありその吐出量が定まり難く、封止されていない部分
ができないようにやや多めに余裕を以て吐出させる必要
がある。従って、封止剤Ａが付着してはならない部分に
まで流れ広がってしまうことがある。
【０００５】そこで、従来は、図５に示すような方法を
用いて封止剤Ａで封止していた。すなわち、図５（ｂ）
に示すようにベアチップＢの実装されたプリント配線基
板Ｐに、図５（ａ）に示すような矩形の枠Ｃを、ベアチ
ップＢ近傍を取り囲むように貼着する。そして、図５
（ｃ）に示すような状態にする。その後、封止装置（図
示せず）から封止剤Ａを吐出させ、図５（ｄ）に示すよ
うに枠Ｃ内に封止剤Ａを満たす。その後、封止剤Ａは硬
化してベアチップＢおよびベアチップの実装された近傍
を封止する。つまり、枠Ｃによって封止剤Ａの流れ広が
ることを防止していた。
用いて封止剤Ａで封止していた。すなわち、図５（ｂ）
に示すようにベアチップＢの実装されたプリント配線基
板Ｐに、図５（ａ）に示すような矩形の枠Ｃを、ベアチ
ップＢ近傍を取り囲むように貼着する。そして、図５
（ｃ）に示すような状態にする。その後、封止装置（図
示せず）から封止剤Ａを吐出させ、図５（ｄ）に示すよ
うに枠Ｃ内に封止剤Ａを満たす。その後、封止剤Ａは硬
化してベアチップＢおよびベアチップの実装された近傍
を封止する。つまり、枠Ｃによって封止剤Ａの流れ広が
ることを防止していた。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
ような枠Ｃによる封止剤Ａの流れ広がり防止では、枠Ｃ
を必要とし部品点数が増えると共に、プリント配線基板
Ｐに貼着するときに隙間が生じていても簡単な目視検査
では発見し難く、封止剤Ａが隙間から流れ出すことがあ
ると言う問題点があった。
ような枠Ｃによる封止剤Ａの流れ広がり防止では、枠Ｃ
を必要とし部品点数が増えると共に、プリント配線基板
Ｐに貼着するときに隙間が生じていても簡単な目視検査
では発見し難く、封止剤Ａが隙間から流れ出すことがあ
ると言う問題点があった。
【０００７】本発明は、上記の問題点を改善するために
成されたもので、その目的とするところは、余分な部品
を必要とせず、しかも不要な部分への封止剤の広がりを
簡単且つ確実に防止できる生産性の良いチップ実装用基
板を提供することにある。
成されたもので、その目的とするところは、余分な部品
を必要とせず、しかも不要な部分への封止剤の広がりを
簡単且つ確実に防止できる生産性の良いチップ実装用基
板を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記の課題を解
決するため、粘液状の封止剤で封止を要するチップが実
装されるチップ実装部を備えるチップ実装用基板におい
て、前記チップ実装部を取り囲むように溜め溝を設けた
ことを特徴とする。
決するため、粘液状の封止剤で封止を要するチップが実
装されるチップ実装部を備えるチップ実装用基板におい
て、前記チップ実装部を取り囲むように溜め溝を設けた
ことを特徴とする。
【０００９】
【作用】上記のように構成したことにより、基板上を流
れ広がろうとする封止剤は、チップ実装部を取り囲むよ
うに設けられた溜め溝に溜まり、該溜め溝により封止剤
の流れ広がることを防止できるのである。
れ広がろうとする封止剤は、チップ実装部を取り囲むよ
うに設けられた溜め溝に溜まり、該溜め溝により封止剤
の流れ広がることを防止できるのである。
【００１０】
【実施例】以下、本発明に係るチップ実装用基板の一実
施例を図１〜図４に基づいて詳細に説明する。図１はチ
ップ実装用基板の説明図であり、図１（ａ）はチップ実
装用基板にチップを実装した状態を示す要部斜視図、図
１（ｂ）はチップおよびチップ近傍を封止剤で封止した
状態を示す要部斜視図である。図２はチップおよびチッ
プ近傍を封止剤で封止した状態を示す要部断面図であ
る。図３はチップ実装用基板を示す要部平面図、図４は
チップ実装用基板を示す要部下面図である。
施例を図１〜図４に基づいて詳細に説明する。図１はチ
ップ実装用基板の説明図であり、図１（ａ）はチップ実
装用基板にチップを実装した状態を示す要部斜視図、図
１（ｂ）はチップおよびチップ近傍を封止剤で封止した
状態を示す要部斜視図である。図２はチップおよびチッ
プ近傍を封止剤で封止した状態を示す要部断面図であ
る。図３はチップ実装用基板を示す要部平面図、図４は
チップ実装用基板を示す要部下面図である。
【００１１】図１（ａ）に示すように、チップ実装用基
板に相当するプリント配線基板Ｐには、チップ実装部Ｐ
1 と溜め溝Ｐ2 とが設けられている。チップ実装部Ｐ1
の中央にはベアチップＢが直接ボンディング実装され、
溜め溝Ｐ2 はチップ実装部Ｐ 1 を取り囲むように形成さ
れている。
板に相当するプリント配線基板Ｐには、チップ実装部Ｐ
1 と溜め溝Ｐ2 とが設けられている。チップ実装部Ｐ1
の中央にはベアチップＢが直接ボンディング実装され、
溜め溝Ｐ2 はチップ実装部Ｐ 1 を取り囲むように形成さ
れている。
【００１２】図３に示すように、チップ実装部Ｐ1 の表
面には、ベアチップＢの載置固定される導電パターンＰ
1aや、ベアチップＢとワイヤボンディングされる複数の
導電パターンＰ1bが形成されている。溜め溝Ｐ2 の外側
のプリント配線基板Ｐには、ベアチップＢ以外の各種電
子部品（図示せず）を半田付け実装するための複数の導
電パターンＰ3 が形成されている。また、図４に示すよ
うに、プリント配線基板Ｐの裏面には、導電パターンＰ
1aおよび複数の導電パターンＰ1bと、対応する各導電パ
ターンＰ3 とを接続するための各導電パターンＰd が設
けられている。
面には、ベアチップＢの載置固定される導電パターンＰ
1aや、ベアチップＢとワイヤボンディングされる複数の
導電パターンＰ1bが形成されている。溜め溝Ｐ2 の外側
のプリント配線基板Ｐには、ベアチップＢ以外の各種電
子部品（図示せず）を半田付け実装するための複数の導
電パターンＰ3 が形成されている。また、図４に示すよ
うに、プリント配線基板Ｐの裏面には、導電パターンＰ
1aおよび複数の導電パターンＰ1bと、対応する各導電パ
ターンＰ3 とを接続するための各導電パターンＰd が設
けられている。
【００１３】この各導電パターンＰd は、プリント配線
基板Ｐの表面には溜め溝Ｐ2 が彫り込まれているため
に、プリント配線基板Ｐの表面を以て導電パターンＰ1a
および複数の導電パターンＰ1bと、対応する各導電パタ
ーンＰ3 とを接続することができないので、プリント配
線基板Ｐの裏面を以て導電パターンＰ1aおよび複数の導
電パターンＰ1bと、対応する各導電パターンＰ3 とを接
続するためのものである。そこで、プリント配線基板Ｐ
の表面側の導電パターンＰ1aおよび複数の導電パターン
Ｐ1bと、プリント配線基板Ｐの裏面側の対応する各導電
パターンＰd とは、プリント配線基板Ｐの表面側と裏面
側とを電気的にそれぞれを接続するスルーホールＰ1cで
接続されている。また、プリント配線基板Ｐの裏面側の
各導電パターンＰd とプリント配線基板Ｐの表面側の対
応する各導電パターンＰ3 とは、プリント配線基板Ｐの
表面側と裏面側とを電気的にそれぞれを接続するスルー
ホールＰ3cで接続されている。なお、少なくともスルー
ホールＰ1cは、粘液状の封止剤Ａが漏れないようにされ
ている。
基板Ｐの表面には溜め溝Ｐ2 が彫り込まれているため
に、プリント配線基板Ｐの表面を以て導電パターンＰ1a
および複数の導電パターンＰ1bと、対応する各導電パタ
ーンＰ3 とを接続することができないので、プリント配
線基板Ｐの裏面を以て導電パターンＰ1aおよび複数の導
電パターンＰ1bと、対応する各導電パターンＰ3 とを接
続するためのものである。そこで、プリント配線基板Ｐ
の表面側の導電パターンＰ1aおよび複数の導電パターン
Ｐ1bと、プリント配線基板Ｐの裏面側の対応する各導電
パターンＰd とは、プリント配線基板Ｐの表面側と裏面
側とを電気的にそれぞれを接続するスルーホールＰ1cで
接続されている。また、プリント配線基板Ｐの裏面側の
各導電パターンＰd とプリント配線基板Ｐの表面側の対
応する各導電パターンＰ3 とは、プリント配線基板Ｐの
表面側と裏面側とを電気的にそれぞれを接続するスルー
ホールＰ3cで接続されている。なお、少なくともスルー
ホールＰ1cは、粘液状の封止剤Ａが漏れないようにされ
ている。
【００１４】図１（ａ）に示すようなチップ実装部Ｐ1
の中央にベアチップＢが直接ボンディング実装されると
共にチップ実装部Ｐ1 を取り囲むように溜め溝Ｐ2 が設
けられたプリント配線基板ＰのベアチップＢの上方か
ら、適量の封止剤Ａを自動的に封止装置（図示せず）よ
り吐出させ垂らすと、封止剤Ａの吐出量が多少多くて封
止剤Ａが、封止剤Ａの付着してはならない部分である溜
め溝Ｐ2 の外側へ流れ広がろうとしても、余分な封止剤
Ａは溜め溝Ｐ2 に溜まることになり、溜め溝Ｐ2の外側
へは流れ広がらない。すなわち、図１（ｂ）あるいは図
２に示すような状態に成る。その後、封止剤Ａは硬化し
て、ベアチップＢおよびベアチップＢ近傍は封止剤Ａの
硬化した保護被覆よって、外界からの機械的な損傷、あ
るいは、湿気および腐食性ガスによる悪影響から保護さ
れるのである。
の中央にベアチップＢが直接ボンディング実装されると
共にチップ実装部Ｐ1 を取り囲むように溜め溝Ｐ2 が設
けられたプリント配線基板ＰのベアチップＢの上方か
ら、適量の封止剤Ａを自動的に封止装置（図示せず）よ
り吐出させ垂らすと、封止剤Ａの吐出量が多少多くて封
止剤Ａが、封止剤Ａの付着してはならない部分である溜
め溝Ｐ2 の外側へ流れ広がろうとしても、余分な封止剤
Ａは溜め溝Ｐ2 に溜まることになり、溜め溝Ｐ2の外側
へは流れ広がらない。すなわち、図１（ｂ）あるいは図
２に示すような状態に成る。その後、封止剤Ａは硬化し
て、ベアチップＢおよびベアチップＢ近傍は封止剤Ａの
硬化した保護被覆よって、外界からの機械的な損傷、あ
るいは、湿気および腐食性ガスによる悪影響から保護さ
れるのである。
【００１５】なお、本発明のチップ実装用基板は上記実
施例に限定されるものではなく、溜め溝はチップ実装部
を楕円あるいは円形に取り囲んでも良く、溝形状も矩形
溝ではなく台形溝あるいは逆台形溝あるいは半円形溝で
あっても良いことは言うまでもない。
施例に限定されるものではなく、溜め溝はチップ実装部
を楕円あるいは円形に取り囲んでも良く、溝形状も矩形
溝ではなく台形溝あるいは逆台形溝あるいは半円形溝で
あっても良いことは言うまでもない。
【００１６】
【発明の効果】本発明のチップ実装用基板は上記のよう
に構成したものであるから、従来のような枠や枠の貼着
工程が不要にでき、しかも、目視検査で一見して溜め溝
の形成不良が簡単に検出でき、不要な部分への封止剤の
広がりを簡単且つ確実に防止できる生産性に優れたチッ
プ実装用基板が提供できると言う効果を奏する。
に構成したものであるから、従来のような枠や枠の貼着
工程が不要にでき、しかも、目視検査で一見して溜め溝
の形成不良が簡単に検出でき、不要な部分への封止剤の
広がりを簡単且つ確実に防止できる生産性に優れたチッ
プ実装用基板が提供できると言う効果を奏する。
【図１】本発明に係る一実施例のチップ実装用基板を説
明する要部斜視図である。
明する要部斜視図である。
【図２】本発明に係る一実施例のチップ実装用基板のチ
ップに封止剤を垂らしてチップ及びチップ近傍を封止し
た状態を示す要部断面図である。
ップに封止剤を垂らしてチップ及びチップ近傍を封止し
た状態を示す要部断面図である。
【図３】本発明に係る一実施例のチップ実装用基板を示
す要部平面図である。
す要部平面図である。
【図４】本発明に係る一実施例のチップ実装用基板を示
す要部下面図である。
す要部下面図である。
【図５】従来のチップ実装用基板を説明する要部斜視図
である。
である。
【図６】従来のチップ実装用基板にチップ近傍を囲む枠
を貼着しなかった場合の封止剤の状態を示す要部断面図
である。
を貼着しなかった場合の封止剤の状態を示す要部断面図
である。
Ａ 封止剤 Ｂ チップ Ｐ チップ実装用基板 Ｐ1 チップ実装部 Ｐ2 溜め溝
Claims (1)
- 【請求項１】 粘液状の封止剤で封止を要するチップが
実装されるチップ実装部を備えるチップ実装用基板にお
いて、前記チップ実装部を取り囲むように溜め溝を設け
たことを特徴とするチップ実装用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29050792A JPH06140729A (ja) | 1992-10-28 | 1992-10-28 | チップ実装用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29050792A JPH06140729A (ja) | 1992-10-28 | 1992-10-28 | チップ実装用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06140729A true JPH06140729A (ja) | 1994-05-20 |
Family
ID=17756915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29050792A Pending JPH06140729A (ja) | 1992-10-28 | 1992-10-28 | チップ実装用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06140729A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379772B1 (en) | 1999-06-24 | 2002-04-30 | International Business Machines Corporation | Avoiding polymer fill of alignment sites |
| DE10052532A1 (de) * | 2000-10-23 | 2002-05-02 | Conducta Endress & Hauser | Aufbau zur Bildung einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals |
| JP2009200250A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 半導体素子の実装構造 |
| JP2012057983A (ja) * | 2010-09-06 | 2012-03-22 | Hitachi Automotive Systems Ltd | 空気流量計の製造方法 |
| JP2014063858A (ja) * | 2012-09-20 | 2014-04-10 | Sharp Corp | 導電性パターンを備えた構造体 |
| WO2022270971A1 (ko) * | 2021-06-24 | 2022-12-29 | 엘지이노텍 주식회사 | 인쇄회로기판 모듈 및 전자장치 |
-
1992
- 1992-10-28 JP JP29050792A patent/JPH06140729A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6379772B1 (en) | 1999-06-24 | 2002-04-30 | International Business Machines Corporation | Avoiding polymer fill of alignment sites |
| DE10052532A1 (de) * | 2000-10-23 | 2002-05-02 | Conducta Endress & Hauser | Aufbau zur Bildung einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals |
| DE10052532C2 (de) * | 2000-10-23 | 2002-11-14 | Conducta Endress & Hauser | Leiterplatte mit einer Eingangsschaltung zur Aufnahme und Verarbeitung eines elektrischen Signals sowie Verwendung der Leiterplatte |
| JP2009200250A (ja) * | 2008-02-21 | 2009-09-03 | Nec Corp | 半導体素子の実装構造 |
| JP2012057983A (ja) * | 2010-09-06 | 2012-03-22 | Hitachi Automotive Systems Ltd | 空気流量計の製造方法 |
| JP2014063858A (ja) * | 2012-09-20 | 2014-04-10 | Sharp Corp | 導電性パターンを備えた構造体 |
| WO2022270971A1 (ko) * | 2021-06-24 | 2022-12-29 | 엘지이노텍 주식회사 | 인쇄회로기판 모듈 및 전자장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808873A (en) | Electronic component assembly having an encapsulation material and method of forming the same | |
| US6787923B2 (en) | Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks | |
| US6731010B2 (en) | Resin sealed stacked semiconductor packages with flat surfaces | |
| US20090001606A1 (en) | Semiconductor package and semiconductor device using the same | |
| US7368391B2 (en) | Methods for designing carrier substrates with raised terminals | |
| JP2017191895A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06140729A (ja) | チップ実装用基板 | |
| US20040227259A1 (en) | Substrate for semiconductor device, semiconductor chip mounting substrate, semiconductor device and method of fabrication thereof, and circuit board, together with electronic equipment | |
| JP3353526B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US6498306B2 (en) | Module circuit board for semiconductor device having barriers to isolate I/O terminals from solder | |
| JP2797598B2 (ja) | 混成集積回路基板 | |
| JP3078773B2 (ja) | 電子部品およびその製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| KR100479477B1 (ko) | 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치 | |
| JPH04352459A (ja) | 半導体装置 | |
| JPH03283552A (ja) | 混成集積回路基板 | |
| JPH11135685A (ja) | 半導体モジュール及びその樹脂封止方法 | |
| JP2003017615A (ja) | 表面実装型半導体装置 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| JPH05218116A (ja) | 半導体搭載装置 | |
| JPH0451484Y2 (ja) | ||
| KR100743319B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
| JPH05198610A (ja) | 半導体搭載装置 | |
| JPH0497550A (ja) | 半導体チップの封止構造 | |
| JPH09237848A (ja) | フラット形パッケージ |