JPH05198610A - 半導体搭載装置 - Google Patents
半導体搭載装置Info
- Publication number
- JPH05198610A JPH05198610A JP4009108A JP910892A JPH05198610A JP H05198610 A JPH05198610 A JP H05198610A JP 4009108 A JP4009108 A JP 4009108A JP 910892 A JP910892 A JP 910892A JP H05198610 A JPH05198610 A JP H05198610A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- resin frame
- frame
- water
- metal cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】 （修正有）
【構成】 プリント回路板に凹部を設け、該凹部に半導
体チップを搭載した後、凹部周辺のボンディングパッド
を取り囲む位置に第１の樹脂枠を貼り付けて封止樹脂を
注入する半導体搭載装置であって、前記第１の樹脂枠２
より大きい第２の樹脂枠３を第１の樹脂枠の外側に貼り
付け、第１の樹脂枠２と第２の樹脂枠３の間に金属キャ
ップ１１を搭載し、その間隙に撥水性樹脂４を注入して
なる半導体搭載装置。 【効果】 金属キャップ、撥水性樹脂にて、樹脂表面、
樹脂と基板との界面からの水分の侵攻が遮断されるた
め、半導体チップ表面に、水分により不純物イオンが到
達することがないため、チップ表面が腐食されることの
ない、接続信頼性のある半導体搭載装置である。
体チップを搭載した後、凹部周辺のボンディングパッド
を取り囲む位置に第１の樹脂枠を貼り付けて封止樹脂を
注入する半導体搭載装置であって、前記第１の樹脂枠２
より大きい第２の樹脂枠３を第１の樹脂枠の外側に貼り
付け、第１の樹脂枠２と第２の樹脂枠３の間に金属キャ
ップ１１を搭載し、その間隙に撥水性樹脂４を注入して
なる半導体搭載装置。 【効果】 金属キャップ、撥水性樹脂にて、樹脂表面、
樹脂と基板との界面からの水分の侵攻が遮断されるた
め、半導体チップ表面に、水分により不純物イオンが到
達することがないため、チップ表面が腐食されることの
ない、接続信頼性のある半導体搭載装置である。
Description
【０００１】
【産業上の利用分野】本発明は、耐湿性に優れた半導体
搭載装置に関するものである。
搭載装置に関するものである。
【０００２】
【従来の技術】従来、半導体チップをプリント配線板に
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、短
時間での接続信頼性低下等の問題が発生してきている。
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、短
時間での接続信頼性低下等の問題が発生してきている。
【０００３】従来、図３に示すような半導体搭載用基板
（１）に半導体チップ（９）を搭載し、ボンディングワ
イヤ（８）で回路パターンのボンディングパッド（１
３）と接続した後、封止樹脂枠（２）を貼り付け半導体
封止樹脂（５）にて半導体チップ（９）を封止し金属キ
ャップ（１１）を載せ、ピン立て半田付けを実施してパ
ッケージを形成している。金属キャップ（１１）を載せ
る前のパッケージをＰＣＴ試験を実施すると、封止樹脂
と基板の界面及び封止樹脂表面から水分が浸入し、不純
物イオンによる半導体チップのパッドの腐食が発生し接
続不良になるという問題点があった。更に金属キャップ
（１１）で封止樹脂部を覆った該パッケージでも数時間
不良発生時間が延びる程度であった。
（１）に半導体チップ（９）を搭載し、ボンディングワ
イヤ（８）で回路パターンのボンディングパッド（１
３）と接続した後、封止樹脂枠（２）を貼り付け半導体
封止樹脂（５）にて半導体チップ（９）を封止し金属キ
ャップ（１１）を載せ、ピン立て半田付けを実施してパ
ッケージを形成している。金属キャップ（１１）を載せ
る前のパッケージをＰＣＴ試験を実施すると、封止樹脂
と基板の界面及び封止樹脂表面から水分が浸入し、不純
物イオンによる半導体チップのパッドの腐食が発生し接
続不良になるという問題点があった。更に金属キャップ
（１１）で封止樹脂部を覆った該パッケージでも数時間
不良発生時間が延びる程度であった。
【０００４】
【発明が解決しようとする課題】本発明は、水分の浸入
を防止し、耐湿性等の問題を解決した半導体搭載装置を
提供することを目的としたものである。
を防止し、耐湿性等の問題を解決した半導体搭載装置を
提供することを目的としたものである。
【０００５】
【課題を解決するための手段】即ち本発明は、プリント
回路板に凹部を設け、該凹部に半導体チップを搭載した
後、凹部周辺のボンディングパッドを取り囲む位置に第
１の樹脂枠を貼り付けて封止樹脂を注入する半導体搭載
装置であって、前記第１の樹脂枠より大きい第２の樹脂
枠を第１の樹脂枠の外側に貼り付け、第１の樹脂枠と第
２の樹脂枠の間に金属キャップを搭載し、その間隙に撥
水性樹脂を注入するか、又は第１の樹脂枠と第２の樹脂
枠の間に撥水性樹脂を注入し、該撥水性樹脂中に金属キ
ャップを搭載するか、或いは第１の樹脂枠と第２の樹脂
枠の間に撥水性樹脂を注入し、第２の樹脂枠の外側に金
属キャップを搭載することからなる半導体搭載装置であ
る。
回路板に凹部を設け、該凹部に半導体チップを搭載した
後、凹部周辺のボンディングパッドを取り囲む位置に第
１の樹脂枠を貼り付けて封止樹脂を注入する半導体搭載
装置であって、前記第１の樹脂枠より大きい第２の樹脂
枠を第１の樹脂枠の外側に貼り付け、第１の樹脂枠と第
２の樹脂枠の間に金属キャップを搭載し、その間隙に撥
水性樹脂を注入するか、又は第１の樹脂枠と第２の樹脂
枠の間に撥水性樹脂を注入し、該撥水性樹脂中に金属キ
ャップを搭載するか、或いは第１の樹脂枠と第２の樹脂
枠の間に撥水性樹脂を注入し、第２の樹脂枠の外側に金
属キャップを搭載することからなる半導体搭載装置であ
る。
【０００６】以下、図面により本発明を説明する。図１
は、本発明による半導体搭載装置の一実施例を示す図
で、（ａ）は上面図、（ｂ）は図（ａ）に金属キャップ
を載せたもののＡ−Ａ′断面図である。
は、本発明による半導体搭載装置の一実施例を示す図
で、（ａ）は上面図、（ｂ）は図（ａ）に金属キャップ
を載せたもののＡ−Ａ′断面図である。
【０００７】本発明の第１の発明である半導体搭載装置
は、図１（ｂ）に示すように両面銅張積層板の所定の位
置に、座ぐり加工による半導体搭載用凹部（１０）と、
スルーホール（６）を形成し、回路パターンを形成した
後、ソルダーレジストを基板に印刷形成し、半導体用ボ
ンディングパッド及び露出している導体部分にニッケル
・金メッキを施し、半導体搭載用凹部（１０）に半導体
チップ（９）を載せ、更に封止樹脂用の第１の樹脂枠
（２）と、第２の樹脂枠（３）を設ける。半導体チップ
（９）を封止樹脂（５）にてコートした後、第１の樹脂
枠（２）と第２の樹脂枠（３）の間に金属キャップ（１
１）を載せ、その間隙に撥水性樹脂（４）を注入する。
即ち、金属キャップ（１１）は、第１の樹脂枠（２）を
覆うように載せ、第２の樹脂枠（３）との間に撥水性樹
脂（４）を注入ものである。更に、第１の樹脂枠（２）
と第２の樹脂枠（３）の間に撥水性樹脂を注入し、該撥
水性樹脂中に金属キャップを搭載してもよい。又第２の
発明は図２に示すように第１の樹脂枠（２）と第２の樹
脂枠（３）の間に撥水性樹脂（４）を注入し、金属キャ
ップ（１１）が第２の樹脂枠（３）まで覆うように載せ
るものである。
は、図１（ｂ）に示すように両面銅張積層板の所定の位
置に、座ぐり加工による半導体搭載用凹部（１０）と、
スルーホール（６）を形成し、回路パターンを形成した
後、ソルダーレジストを基板に印刷形成し、半導体用ボ
ンディングパッド及び露出している導体部分にニッケル
・金メッキを施し、半導体搭載用凹部（１０）に半導体
チップ（９）を載せ、更に封止樹脂用の第１の樹脂枠
（２）と、第２の樹脂枠（３）を設ける。半導体チップ
（９）を封止樹脂（５）にてコートした後、第１の樹脂
枠（２）と第２の樹脂枠（３）の間に金属キャップ（１
１）を載せ、その間隙に撥水性樹脂（４）を注入する。
即ち、金属キャップ（１１）は、第１の樹脂枠（２）を
覆うように載せ、第２の樹脂枠（３）との間に撥水性樹
脂（４）を注入ものである。更に、第１の樹脂枠（２）
と第２の樹脂枠（３）の間に撥水性樹脂を注入し、該撥
水性樹脂中に金属キャップを搭載してもよい。又第２の
発明は図２に示すように第１の樹脂枠（２）と第２の樹
脂枠（３）の間に撥水性樹脂（４）を注入し、金属キャ
ップ（１１）が第２の樹脂枠（３）まで覆うように載せ
るものである。
【０００８】樹脂枠（２)(３）の材質は、アルミ等の金
属、熱可塑性樹脂、熱硬化性樹脂等、あるいは２種以上
の樹脂混合物に有機物、無機物等のフィラーを混練して
得られたものがあるが、好ましくはプリント回路板と同
等の線膨張率を有するものが良く、第１、第２の樹脂枠
とも同じ材質が好ましい。
属、熱可塑性樹脂、熱硬化性樹脂等、あるいは２種以上
の樹脂混合物に有機物、無機物等のフィラーを混練して
得られたものがあるが、好ましくはプリント回路板と同
等の線膨張率を有するものが良く、第１、第２の樹脂枠
とも同じ材質が好ましい。
【０００９】第２の樹脂枠（３）の大きさは、第１の樹
脂枠（２）との間が１〜４mmが良く、好ましくは２〜３
mmが良い。１mm未満であれば、樹脂枠を貼り付けた接着
剤のはみ出し部分によって撥水性樹脂（４）を樹脂枠の
厚み分、充填することが難しく、撥水の効果を得ること
ができず、また図１（ｂ）の方法にて金属キャップ（１
１）を樹脂枠の間に挿入することが難しい。また４mmを
越えると第２の樹脂枠（３）を貼り付ける接着剤がスル
ーホールに流れ込む可能性があった。半導体チップを封
止する樹脂は、本用途に一般的に用いられているエポキ
シ樹脂が好ましい。第１と第２の樹脂枠の間に注入する
撥水性樹脂は、撥水性に優れたシリコーン系樹脂、フッ
ソ系樹脂等が適している。これらの樹脂は粘度が低いた
め、第２の樹脂枠を設けて、第１の樹脂枠との間に注入
することにより撥水性樹脂の厚みが得られ、水分の侵攻
が遮断され接続信頼性に優れた半導体搭載装置を得るこ
とができる。
脂枠（２）との間が１〜４mmが良く、好ましくは２〜３
mmが良い。１mm未満であれば、樹脂枠を貼り付けた接着
剤のはみ出し部分によって撥水性樹脂（４）を樹脂枠の
厚み分、充填することが難しく、撥水の効果を得ること
ができず、また図１（ｂ）の方法にて金属キャップ（１
１）を樹脂枠の間に挿入することが難しい。また４mmを
越えると第２の樹脂枠（３）を貼り付ける接着剤がスル
ーホールに流れ込む可能性があった。半導体チップを封
止する樹脂は、本用途に一般的に用いられているエポキ
シ樹脂が好ましい。第１と第２の樹脂枠の間に注入する
撥水性樹脂は、撥水性に優れたシリコーン系樹脂、フッ
ソ系樹脂等が適している。これらの樹脂は粘度が低いた
め、第２の樹脂枠を設けて、第１の樹脂枠との間に注入
することにより撥水性樹脂の厚みが得られ、水分の侵攻
が遮断され接続信頼性に優れた半導体搭載装置を得るこ
とができる。
【００１０】
【発明の効果】本発明により、金属キャップ、撥水性樹
脂にて、樹脂表面、樹脂と基板との界面からの水分の侵
攻が遮断されるため、半導体チップ表面に水分により不
純物イオンが到達することがないため、チップ表面が腐
食されることのない、接続信頼性のある半導体搭載装置
を提供するものとしてきわめて有用である。
脂にて、樹脂表面、樹脂と基板との界面からの水分の侵
攻が遮断されるため、半導体チップ表面に水分により不
純物イオンが到達することがないため、チップ表面が腐
食されることのない、接続信頼性のある半導体搭載装置
を提供するものとしてきわめて有用である。
【図１】本発明による半導体搭載装置の一実施例を示す
図で、（ａ）は上面図、（ｂ）は図（ａ）に金属キャッ
プを載せ、撥水性樹脂を注入したもののＡ−Ａ′断面図
である。
図で、（ａ）は上面図、（ｂ）は図（ａ）に金属キャッ
プを載せ、撥水性樹脂を注入したもののＡ−Ａ′断面図
である。
【図２】本発明による他の実施例である。
【図３】従来の半導体搭載装置の図であり、半導体チッ
プを搭載し樹脂封止し金属キャップを載せたもののＡ−
Ａ′の断面図である。
プを搭載し樹脂封止し金属キャップを載せたもののＡ−
Ａ′の断面図である。
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/28 Ｃ 8617−4Ｍ 23/29 23/31
Claims (2)
- 【請求項１】 プリント回路板に凹部を設け、該凹部に
半導体チップを搭載した後、凹部周辺のボンディングパ
ッドを取り囲む位置に第１の樹脂枠を貼り付けて封止樹
脂を注入する半導体搭載装置であって、前記第１の樹脂
枠より大きい第２の樹脂枠を第１の樹脂枠の外側に貼り
付け、第１の樹脂枠と第２の樹脂枠の間に金属キャップ
を搭載し、その間隙に撥水性樹脂を注入するか、又は第
１の樹脂枠と第２の樹脂枠の間に撥水性樹脂を注入し、
該撥水性樹脂中に金属キャップを搭載することからなる
ことを特徴とする半導体搭載装置。 - 【請求項２】 プリント回路板に凹部を設け、該凹部に
半導体チップを搭載した後、凹部周辺のボンディングパ
ッドを取り囲む位置に第１の樹脂枠を貼り付けて封止樹
脂を注入する半導体搭載装置であって、前記第１の樹脂
枠より大きい第２の樹脂枠を第１の樹脂枠の外側に貼り
付け、第１の樹脂枠と第２の樹脂枠の間に撥水性樹脂を
注入し、第２の樹脂枠の外側に金属キャップを搭載する
ことからなることを特徴とする半導体搭載装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009108A JPH05198610A (ja) | 1992-01-22 | 1992-01-22 | 半導体搭載装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4009108A JPH05198610A (ja) | 1992-01-22 | 1992-01-22 | 半導体搭載装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05198610A true JPH05198610A (ja) | 1993-08-06 |
Family
ID=11711435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4009108A Pending JPH05198610A (ja) | 1992-01-22 | 1992-01-22 | 半導体搭載装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05198610A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140698A (en) * | 1998-12-21 | 2000-10-31 | Nortel Networks Corporation | Package for microwave and mm-wave integrated circuits |
-
1992
- 1992-01-22 JP JP4009108A patent/JPH05198610A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6140698A (en) * | 1998-12-21 | 2000-10-31 | Nortel Networks Corporation | Package for microwave and mm-wave integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436203A (en) | Shielded liquid encapsulated semiconductor device and method for making the same | |
| US6014318A (en) | Resin-sealed type ball grid array IC package and manufacturing method thereof | |
| US6150193A (en) | RF shielded device | |
| US6962829B2 (en) | Method of making near chip size integrated circuit package | |
| US6664615B1 (en) | Method and apparatus for lead-frame based grid array IC packaging | |
| US20010000927A1 (en) | Semiconductor and flip chip packages and method having a back-side connection | |
| KR100825784B1 (ko) | 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법 | |
| TWI428995B (zh) | 板上縮小封裝 | |
| US6558981B2 (en) | Method for making an encapsulated semiconductor chip module | |
| US7002251B2 (en) | Semiconductor device | |
| KR19990013363A (ko) | 칩 규모 패키지 및 그 제조 방법 | |
| US6847102B2 (en) | Low profile semiconductor device having improved heat dissipation | |
| US6184567B1 (en) | Film capacitor and semiconductor package or device carrying same | |
| US5349233A (en) | Lead frame and semiconductor module using the same having first and second islands and three distinct pluralities of leads and semiconductor module using the lead frame | |
| US6476475B1 (en) | Stacked SRAM die package | |
| US6650005B2 (en) | Micro BGA package | |
| US6772510B1 (en) | Mapable tape apply for LOC and BOC packages | |
| JPH05198610A (ja) | 半導体搭載装置 | |
| JP3274343B2 (ja) | 半導体装置 | |
| JPH05218116A (ja) | 半導体搭載装置 | |
| JP3397725B2 (ja) | 半導体装置、その製造方法及び半導体素子実装用テープの製造方法 | |
| US7652383B2 (en) | Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module | |
| JP3446695B2 (ja) | 半導体装置 | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JPH0888292A (ja) | 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法 |