JP2003017615A - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2003017615A JP2003017615A JP2001198499A JP2001198499A JP2003017615A JP 2003017615 A JP2003017615 A JP 2003017615A JP 2001198499 A JP2001198499 A JP 2001198499A JP 2001198499 A JP2001198499 A JP 2001198499A JP 2003017615 A JP2003017615 A JP 2003017615A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- hole
- surface mount
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 取り付け位置のばらつきの発生を阻止して、
取り付け位置精度を向上させることができる表面実装型
半導体装置を提供する。 【解決手段】 プリント基板１上には半導体チップ２を
ダイボンドしている。また、上記プリント基板１には、
プリント基板１を貫通するスルーホール４を設けてい
る。そして、上記半導体チップ２を封止する部分３ａ
と、スルーホール４の内側を満たす部分３ｂと、プリン
ト基板１の半導体チップ搭載側と反対側に突出している
突出部分３ｃとが一体になって樹脂３を構成している。
取り付け位置精度を向上させることができる表面実装型
半導体装置を提供する。 【解決手段】 プリント基板１上には半導体チップ２を
ダイボンドしている。また、上記プリント基板１には、
プリント基板１を貫通するスルーホール４を設けてい
る。そして、上記半導体チップ２を封止する部分３ａ
と、スルーホール４の内側を満たす部分３ｂと、プリン
ト基板１の半導体チップ搭載側と反対側に突出している
突出部分３ｃとが一体になって樹脂３を構成している。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば発光素子や
受光素子等の半導体チップが取り付けられた基板を有す
る表面実装型半導体装置に関する。
受光素子等の半導体チップが取り付けられた基板を有す
る表面実装型半導体装置に関する。
【０００２】
【従来の技術】従来より、発光素子や受光素子等を有す
る表面実装型半導体装置としては、図９に示ように構成
されたＬＥＤ（発光ダイオード）装置がある。このＬＥ
Ｄ装置は、スルーホール９４が両端部に形成された基板
９１を備えている。そのスルーホール９４は、基板９１
の両面に亘って形成されたアノード及びカソードを有し
ている。また、上記基板９１上にはＬＥＤチップ９２を
ダイボンディングしており、そのＬＥＤチップ９２のリ
ード部と、スルーホール９４のアノード及びカソードと
を金線９６でワイヤボンディングしている。そして、上
記ＬＥＤチップ９２を封止するために、所定のモールド
金型を用いて樹脂９３をトランスファーモールドしてい
る。
る表面実装型半導体装置としては、図９に示ように構成
されたＬＥＤ（発光ダイオード）装置がある。このＬＥ
Ｄ装置は、スルーホール９４が両端部に形成された基板
９１を備えている。そのスルーホール９４は、基板９１
の両面に亘って形成されたアノード及びカソードを有し
ている。また、上記基板９１上にはＬＥＤチップ９２を
ダイボンディングしており、そのＬＥＤチップ９２のリ
ード部と、スルーホール９４のアノード及びカソードと
を金線９６でワイヤボンディングしている。そして、上
記ＬＥＤチップ９２を封止するために、所定のモールド
金型を用いて樹脂９３をトランスファーモールドしてい
る。
【０００３】このように構成されたＬＥＤ装置では、ア
ノードとカソードとの間に電圧が印加されると、基板９
１上のＬＥＤチップ９２が発光する。そのＬＥＤチップ
９２からの光は、樹脂モールドにより形成された樹脂９
３を通って外部に射出される。
ノードとカソードとの間に電圧が印加されると、基板９
１上のＬＥＤチップ９２が発光する。そのＬＥＤチップ
９２からの光は、樹脂モールドにより形成された樹脂９
３を通って外部に射出される。
【０００４】また、他の従来の表面実装型半導体装置と
しては、図１０に示すように、基板１０１の両端部にス
ルーホールを設けず、基板１０１の両端部をメッキによ
り導通したＬＥＤ装置も存在する。
しては、図１０に示すように、基板１０１の両端部にス
ルーホールを設けず、基板１０１の両端部をメッキによ
り導通したＬＥＤ装置も存在する。
【０００５】それら従来の表面実装型半導体装置の電極
としては、アノード及びカソードを各１対持つものの他
に、アノード及びカソードを各２対持つものがある。ま
た、アノード及びカソードを各３対以上持つ電極の場合
は、アノード、カソードのうちどちらかをコモンとした
ものがある。
としては、アノード及びカソードを各１対持つものの他
に、アノード及びカソードを各２対持つものがある。ま
た、アノード及びカソードを各３対以上持つ電極の場合
は、アノード、カソードのうちどちらかをコモンとした
ものがある。
【０００６】
【発明が解決しようとする課題】ところで、それら従来
の表面実装型半導体装置の殆どは、はんだ付けにより配
線基板に固定されるものであるが、固定に際しては特に
機構的に取り付け位置を制御するものがなく、現状は、
はんだ付けを行った際のはんだ自体のセルフアライメン
トにより位置決めされている。したがって、はんだ付け
用のランド形状、はんだ種類、はんだ付け条件等によ
り、取り付け位置にばらつきが発生してしまうという問
題がある。最悪の場合は、取り付け位置が設計位置より
ずれてしまったり、はんだ付け不良を発生してしまうこ
とがある。また、取り付け位置精度が必要とされる場合
には、それら従来の表面実装型半導体装置を使用できな
い状況であった。
の表面実装型半導体装置の殆どは、はんだ付けにより配
線基板に固定されるものであるが、固定に際しては特に
機構的に取り付け位置を制御するものがなく、現状は、
はんだ付けを行った際のはんだ自体のセルフアライメン
トにより位置決めされている。したがって、はんだ付け
用のランド形状、はんだ種類、はんだ付け条件等によ
り、取り付け位置にばらつきが発生してしまうという問
題がある。最悪の場合は、取り付け位置が設計位置より
ずれてしまったり、はんだ付け不良を発生してしまうこ
とがある。また、取り付け位置精度が必要とされる場合
には、それら従来の表面実装型半導体装置を使用できな
い状況であった。
【０００７】そこで、本発明の課題は、取り付け位置の
ばらつきの発生を阻止して、取り付け位置精度を向上さ
せることができる表面実装型半導体装置を提供すること
にある。
ばらつきの発生を阻止して、取り付け位置精度を向上さ
せることができる表面実装型半導体装置を提供すること
にある。
【０００８】
【課題を解決するための手段】本発明者は、半導体チッ
プを搭載する基板に、モールドする樹脂が通過できるよ
うなスルーホールを設け、更にそのモールド金型にはそ
のスルーホールに対応した位置に突起物が形成されるよ
うに穴を設けた。この状態で、上記半導体チップが取り
付けられた基板をモールド金型にセットし、樹脂モール
ドを行えば、半導体チップの搭載面とは反対側におい
て、そのスルーホールを通り抜けた樹脂により突起物が
形成される。このように形成された表面実装型半導体装
置を例えば配線基板に固定する場合、配線基板にはその
突起物が嵌合可能な穴を設けておき、この穴と突起物と
を嵌合させることにより、取り付け位置精度を向上させ
ることができる。
プを搭載する基板に、モールドする樹脂が通過できるよ
うなスルーホールを設け、更にそのモールド金型にはそ
のスルーホールに対応した位置に突起物が形成されるよ
うに穴を設けた。この状態で、上記半導体チップが取り
付けられた基板をモールド金型にセットし、樹脂モール
ドを行えば、半導体チップの搭載面とは反対側におい
て、そのスルーホールを通り抜けた樹脂により突起物が
形成される。このように形成された表面実装型半導体装
置を例えば配線基板に固定する場合、配線基板にはその
突起物が嵌合可能な穴を設けておき、この穴と突起物と
を嵌合させることにより、取り付け位置精度を向上させ
ることができる。
【０００９】以上のことを鑑みて、本発明者は、上記課
題を解決するための本発明を創作した。
題を解決するための本発明を創作した。
【００１０】すなわち、本発明の表面実装型半導体装置
は、基板と、上記基板に搭載された半導体チップと、上
記基板を貫通するスルーホールと、上記半導体チップを
封止する部分と、上記スルーホールの内側を満たす部分
と、上記基板の半導体チップ搭載側と反対側に突出して
いる突出部分とが一体になっている樹脂とを備えたこと
を特徴としている。
は、基板と、上記基板に搭載された半導体チップと、上
記基板を貫通するスルーホールと、上記半導体チップを
封止する部分と、上記スルーホールの内側を満たす部分
と、上記基板の半導体チップ搭載側と反対側に突出して
いる突出部分とが一体になっている樹脂とを備えたこと
を特徴としている。
【００１１】上記構成の表面実装型半導体装置を例えば
配線基板に固定する場合は、上記基板の半導体チップ搭
載側と反対側に突出している突出部分と嵌合する穴を配
線基板に設けておくことにより、その突出部分と配線基
板の穴とを嵌合させて、取り付け位置のばらつきの発生
を阻止できるから、取り付け位置の精度向上を達成する
ことができる。
配線基板に固定する場合は、上記基板の半導体チップ搭
載側と反対側に突出している突出部分と嵌合する穴を配
線基板に設けておくことにより、その突出部分と配線基
板の穴とを嵌合させて、取り付け位置のばらつきの発生
を阻止できるから、取り付け位置の精度向上を達成する
ことができる。
【００１２】一実施形態の表面実装型半導体装置は、上
記突出部分は２個あって上記基板の対角線上に配置され
ている。
記突出部分は２個あって上記基板の対角線上に配置され
ている。
【００１３】上記実施形態の表面実装型半導体装置は、
上記突出部分は２個あって基板の対角線上に配置されて
いるから、その突出部分を中心に回転しない。つまり、
自転に対する抑制が得られる。したがって、取り付け位
置精度をより向上させることができる。
上記突出部分は２個あって基板の対角線上に配置されて
いるから、その突出部分を中心に回転しない。つまり、
自転に対する抑制が得られる。したがって、取り付け位
置精度をより向上させることができる。
【００１４】一実施形態の表面実装型半導体装置は、上
記突出部分は３個以上あり、上記突出部分の長さは互い
に略等しい。
記突出部分は３個以上あり、上記突出部分の長さは互い
に略等しい。
【００１５】上記実施形態の表面実装型半導体装置は、
通常、自動機による搭載を考えられるため、テーピング
状態に梱包されるが、上記突出部分があると、そのテー
ピングのキャリアテープ内において傾いたりする可能性
がある。そのため、上記突出部分を挿通する穴をキャリ
アテープに設けることになるが、突出部分が３個以上あ
って、その突出部分の長さを互いに略等しいから、自立
が可能となって、キャリアテープに特別な構造を施すこ
と無く、製品傾きを抑えることが可能になる。
通常、自動機による搭載を考えられるため、テーピング
状態に梱包されるが、上記突出部分があると、そのテー
ピングのキャリアテープ内において傾いたりする可能性
がある。そのため、上記突出部分を挿通する穴をキャリ
アテープに設けることになるが、突出部分が３個以上あ
って、その突出部分の長さを互いに略等しいから、自立
が可能となって、キャリアテープに特別な構造を施すこ
と無く、製品傾きを抑えることが可能になる。
【００１６】一実施形態の表面実装型半導体装置は、上
記突出部分の断面積は上記スルーホールの開口面積より
も大きい。
記突出部分の断面積は上記スルーホールの開口面積より
も大きい。
【００１７】上記実施形態の表面実装型半導体装置によ
れば、上記突出部分の断面積はスルーホールの開口面積
よりも大きいので、その突出部分がアンカー的な役割を
することになって、基板に対する樹脂の密着強度が向上
する。
れば、上記突出部分の断面積はスルーホールの開口面積
よりも大きいので、その突出部分がアンカー的な役割を
することになって、基板に対する樹脂の密着強度が向上
する。
【００１８】
【発明の実施の形態】以下、本発明の表面実装型半導体
装置を図示の実施の形態により詳細に説明する。
装置を図示の実施の形態により詳細に説明する。
【００１９】図１は本発明の一実施形態の表面実装型半
導体装置の斜視図であり、図２は上記表面実装型半導体
装置の側面図であり、図３は上記表面実装型半導体装置
の模式断面図である。
導体装置の斜視図であり、図２は上記表面実装型半導体
装置の側面図であり、図３は上記表面実装型半導体装置
の模式断面図である。
【００２０】上記表面実装型半導体装置は、図１に示す
ように、基板の一例であるプリント基板１を備えてい
る。このプリント基板１には、図２に示すように、半導
体チップ２がダイボンドされている。また、上記プリン
ト基板１には、図３に示すように、プリント基板１を貫
通するスルーホール４を１つ設けている。上記半導体チ
ップ２を封止する部分３ａと、スルーホール４の内側を
満たす部分３ｂと、プリント基板１の半導体チップ搭載
側と反対側（図中下側）に突出している突出部分３ｃと
が一体になって樹脂３を構成している。また、図示しな
いが、上記半導体チップ２はワイヤボンドされている。
ように、基板の一例であるプリント基板１を備えてい
る。このプリント基板１には、図２に示すように、半導
体チップ２がダイボンドされている。また、上記プリン
ト基板１には、図３に示すように、プリント基板１を貫
通するスルーホール４を１つ設けている。上記半導体チ
ップ２を封止する部分３ａと、スルーホール４の内側を
満たす部分３ｂと、プリント基板１の半導体チップ搭載
側と反対側（図中下側）に突出している突出部分３ｃと
が一体になって樹脂３を構成している。また、図示しな
いが、上記半導体チップ２はワイヤボンドされている。
【００２１】上記樹脂３を形成する樹脂モールドには、
図５（ａ）に示すように、モールド金型上型１１および
モールド金型下型１２を用いる。このモールド金型下型
１２は、プリント基板１のスルーホール４に対応する位
置に、樹脂３の突出部分３ｃを形成するための凹部１３
を有している。そして、図５（ｂ）に示すように、上記
凹部とスルーホール４との位置を合わせるようにして、
モールド金型上型１１とモールド金型下型１２と間にプ
リント基板２１をセットし、モールド金型上型１１でプ
リント基板２１を抑えた後に樹脂を流し込み成型する。
これにより、その樹脂の一部がスルーホール４を通って
モールド金型下型１２の凹部１３内に流れ込んみ、樹脂
３の突出部分３ｃが形成される。このような樹脂成型完
了時では、製品が集合した状態にあるから、次の工程に
て製品個々にダイシング等で分割する。
図５（ａ）に示すように、モールド金型上型１１および
モールド金型下型１２を用いる。このモールド金型下型
１２は、プリント基板１のスルーホール４に対応する位
置に、樹脂３の突出部分３ｃを形成するための凹部１３
を有している。そして、図５（ｂ）に示すように、上記
凹部とスルーホール４との位置を合わせるようにして、
モールド金型上型１１とモールド金型下型１２と間にプ
リント基板２１をセットし、モールド金型上型１１でプ
リント基板２１を抑えた後に樹脂を流し込み成型する。
これにより、その樹脂の一部がスルーホール４を通って
モールド金型下型１２の凹部１３内に流れ込んみ、樹脂
３の突出部分３ｃが形成される。このような樹脂成型完
了時では、製品が集合した状態にあるから、次の工程に
て製品個々にダイシング等で分割する。
【００２２】上記構成の表面実装型半導体装置によれ
ば、樹脂３の突出部分３ｃと嵌合する穴を配線基板に設
けておくことにより、その突出部分３ｃと配線基板の穴
とを嵌合させて、取り付け位置のばらつきの発生を阻止
できるから、取り付け位置の精度を向上させることがで
きる。
ば、樹脂３の突出部分３ｃと嵌合する穴を配線基板に設
けておくことにより、その突出部分３ｃと配線基板の穴
とを嵌合させて、取り付け位置のばらつきの発生を阻止
できるから、取り付け位置の精度を向上させることがで
きる。
【００２３】上記樹脂３の突出部分３ｃの形状は、例え
ば円柱状や角柱状などであってもよい。
ば円柱状や角柱状などであってもよい。
【００２４】また、上記実施の形態では、樹脂３の突出
部分３ｃは１つであったが、複数であってもよい。この
場合、プリント基板１のスルーホール及びモールド金型
下型の凹部の数も、その突出部分の数に合わせて設定す
る。
部分３ｃは１つであったが、複数であってもよい。この
場合、プリント基板１のスルーホール及びモールド金型
下型の凹部の数も、その突出部分の数に合わせて設定す
る。
【００２５】例えば、図６に示すように、突出部分６３
ｃを２つにして、これらの突出部分６３ｃをプリント基
板６１の対角線に配置してもよい。この場合、上記表面
実装型半導体装置の自転が抑制され、取り付け位置の精
度をより向上させることができる。
ｃを２つにして、これらの突出部分６３ｃをプリント基
板６１の対角線に配置してもよい。この場合、上記表面
実装型半導体装置の自転が抑制され、取り付け位置の精
度をより向上させることができる。
【００２６】また、図７に示すように、プリント基板７
１の半導体チップ搭載側と反対側に突出している突出部
分７３ｃを４つにしてもよいし、あるいは、図８に示す
ように、プリント基板８１の半導体チップ搭載側と反対
側に突出している突出部分８３ｃを３つにしてもよい。
これらの場合、上記突出部分７３ｃ，８３ｃの中心に製
品（表面実装型半導体装置）の重心がくるように設定す
ると共に、その突出部分７３ｃ，８３ｃの長さを互いに
略等しくする。そうすると、表面実装型半導体装置が自
立可能になって、表面実装型半導体装置をテーピング梱
包した際の製品傾きをキャリアテープに何ら特別な処理
を施さずに抑えることが可能になる。
１の半導体チップ搭載側と反対側に突出している突出部
分７３ｃを４つにしてもよいし、あるいは、図８に示す
ように、プリント基板８１の半導体チップ搭載側と反対
側に突出している突出部分８３ｃを３つにしてもよい。
これらの場合、上記突出部分７３ｃ，８３ｃの中心に製
品（表面実装型半導体装置）の重心がくるように設定す
ると共に、その突出部分７３ｃ，８３ｃの長さを互いに
略等しくする。そうすると、表面実装型半導体装置が自
立可能になって、表面実装型半導体装置をテーピング梱
包した際の製品傾きをキャリアテープに何ら特別な処理
を施さずに抑えることが可能になる。
【００２７】また、図４に示すように、樹脂４３の突出
部分４３ｃの断面積を、スルーホール４４の開口面積よ
りも大きくしてもよい。この場合、取り付け位置精度向
上の他に、突出部分４３ｃがアンカー的な役割をして、
プリント基板４１と樹脂４３との密着強度をアップさせ
ることができる。逆に、プリント基板のスルーホールの
開口面積よりもモールド金型下型１２における凹部の断
面積が小さい場合は、結果的にスルーホールの開口面積
と、モールド金型下型１２における凹部とが同一の場合
と同じ構造となる。但し、上記モールド金型下型１１，
モールド金型下型１２とスルーホールとのセットずれを
考慮した場合、スルーホールの開口面積をモールド金型
下型１２における凹部の断面積より大きくした方が有利
である。
部分４３ｃの断面積を、スルーホール４４の開口面積よ
りも大きくしてもよい。この場合、取り付け位置精度向
上の他に、突出部分４３ｃがアンカー的な役割をして、
プリント基板４１と樹脂４３との密着強度をアップさせ
ることができる。逆に、プリント基板のスルーホールの
開口面積よりもモールド金型下型１２における凹部の断
面積が小さい場合は、結果的にスルーホールの開口面積
と、モールド金型下型１２における凹部とが同一の場合
と同じ構造となる。但し、上記モールド金型下型１１，
モールド金型下型１２とスルーホールとのセットずれを
考慮した場合、スルーホールの開口面積をモールド金型
下型１２における凹部の断面積より大きくした方が有利
である。
【００２８】また、上記半導体チップ２としては、例え
ば発光素子や受光素子等がある。
ば発光素子や受光素子等がある。
【００２９】
【発明の効果】以上より明らかなように、本発明の表面
実装型半導体装置は、基板の半導体チップ搭載側と反対
側に突出している突出部分を有するから、その突出部分
と嵌合する穴を配線基板に設けておくことにより、その
突出部分と配線基板の穴とを嵌合させて、取り付け位置
のばらつきの発生を防ぐことができる。その結果、取り
付け位置の精度向上を達成することができる。
実装型半導体装置は、基板の半導体チップ搭載側と反対
側に突出している突出部分を有するから、その突出部分
と嵌合する穴を配線基板に設けておくことにより、その
突出部分と配線基板の穴とを嵌合させて、取り付け位置
のばらつきの発生を防ぐことができる。その結果、取り
付け位置の精度向上を達成することができる。
【００３０】一実施形態の表面実装型半導体装置は、上
記突出部分は２個あって上記基板の対角線上に配置され
ているから、その突出部分を中心に回転せず、取り付け
位置精度をより向上させることができる。
記突出部分は２個あって上記基板の対角線上に配置され
ているから、その突出部分を中心に回転せず、取り付け
位置精度をより向上させることができる。
【００３１】一実施形態の表面実装型半導体装置は、上
記突出部分を３個以上にし、その突出部分の長さを互い
に略等しいから、自立が可能になって、テーピング梱包
した際の製品傾きをキャリアテープに何ら特別な処理を
施さずに抑えることが可能になっている。
記突出部分を３個以上にし、その突出部分の長さを互い
に略等しいから、自立が可能になって、テーピング梱包
した際の製品傾きをキャリアテープに何ら特別な処理を
施さずに抑えることが可能になっている。
【００３２】一実施形態の表面実装型半導体装置は、上
記突出部分の断面積はスルーホールの開口面積よりも大
きいので、その突出部分がアンカー的な役割をして、基
板に対する樹脂の密着強度を向上させることができる。
記突出部分の断面積はスルーホールの開口面積よりも大
きいので、その突出部分がアンカー的な役割をして、基
板に対する樹脂の密着強度を向上させることができる。
【図１】 図１は本発明の一実施形態の表面実装型半導
体装置の斜視図である。
体装置の斜視図である。
【図２】 図２は上記表面実装型半導体装置の側面図で
ある。
ある。
【図３】 図３は上記表面実装型半導体装置の模式断面
図である。
図である。
【図４】 図４は本発明の表面実装型半導体装置の変形
例の模式断面図である。
例の模式断面図である。
【図５】 図５（ａ），（ｂ）は本発明の一実施形態の
表面実装型半導体装置の製造方法を説明するための図で
ある。
表面実装型半導体装置の製造方法を説明するための図で
ある。
【図６】 図６は本発明の表面実装型半導体装置の変形
例の下面図である。
例の下面図である。
【図７】 図７は本発明の表面実装型半導体装置の変形
例の下面図である。
例の下面図である。
【図８】 図８は本発明の表面実装型半導体装置の変形
例の下面図である。
例の下面図である。
【図９】 図９は従来の表面実装型半導体装置の斜視図
である。
である。
【図１０】 図１０は他の従来の表面実装型半導体装置
の斜視図である。
の斜視図である。
１，４１，６１，７１，８１ プリント基板
２ 半導体チップ
３，４３ 樹脂
３ａ 半導体チップを封止する部分
３ｂ スルーホールの内側を満たす部分
３ｃ，４３ｃ，６３ｃ，７３ｃ，８３ｃ 突出部分
４，４４ スルーホール
Claims (4)
- 【請求項１】 基板と、 上記基板に搭載された半導体チップと、 上記基板を貫通するスルーホールと、 上記半導体チップを封止する部分と、上記スルーホール
の内側を満たす部分と、上記基板の半導体チップ搭載側
と反対側に突出している突出部分とが一体になっている
樹脂とを備えたことを特徴とする表面実装型半導体装
置。 - 【請求項２】 請求項１に記載の表面実装型半導体装置
において、 上記突出部分は２個あって上記基板の対角線上に配置さ
れていることを特徴とする表面実装型半導体装置。 - 【請求項３】 請求項１に記載の表面実装型半導体装置
において、 上記突出部分は３個以上あり、上記突出部分の長さは互
いに略等しいことを特徴とする表面実装型半導体装置。 - 【請求項４】 請求項１乃至３のいずれか１つに記載の
表面実装型半導体装置において、 上記突出部分の断面積は上記スルーホールの開口面積よ
りも大きいことを特徴とする表面実装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198499A JP2003017615A (ja) | 2001-06-29 | 2001-06-29 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198499A JP2003017615A (ja) | 2001-06-29 | 2001-06-29 | 表面実装型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017615A true JP2003017615A (ja) | 2003-01-17 |
Family
ID=19035940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198499A Pending JP2003017615A (ja) | 2001-06-29 | 2001-06-29 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017615A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004066398A1 (ja) * | 2003-01-20 | 2006-05-18 | シャープ株式会社 | 光センサフィルタ用の透明樹脂組成物、光センサおよびその製造方法 |
| JP2006303397A (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Works Ltd | 発光装置 |
| CN1297046C (zh) * | 2003-05-20 | 2007-01-24 | 夏普株式会社 | 半导体发光设备及其制造方法 |
| JP2008263235A (ja) * | 2008-07-22 | 2008-10-30 | Nichia Corp | 表面実装型発光装置の製造方法 |
-
2001
- 2001-06-29 JP JP2001198499A patent/JP2003017615A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004066398A1 (ja) * | 2003-01-20 | 2006-05-18 | シャープ株式会社 | 光センサフィルタ用の透明樹脂組成物、光センサおよびその製造方法 |
| CN1297046C (zh) * | 2003-05-20 | 2007-01-24 | 夏普株式会社 | 半导体发光设备及其制造方法 |
| JP2006303397A (ja) * | 2005-04-25 | 2006-11-02 | Matsushita Electric Works Ltd | 発光装置 |
| JP2008263235A (ja) * | 2008-07-22 | 2008-10-30 | Nichia Corp | 表面実装型発光装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6339255B1 (en) | Stacked semiconductor chips in a single semiconductor package | |
| US7268414B2 (en) | Semiconductor package having solder joint of improved reliability | |
| US6331453B1 (en) | Method for fabricating semiconductor packages using mold tooling fixture with flash control cavities | |
| US11615967B2 (en) | Power module package and method of manufacturing the same | |
| KR100608608B1 (ko) | 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법 | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| JP2004200683A (ja) | マルチチップパッケージ | |
| JP2011517113A (ja) | 成形密着性を向上させたパッケージ化電子デバイス用リードフレーム | |
| JPH098213A (ja) | 半導体素子の実装方法およびこの方法により製作されたマルチチップモジュール | |
| JPH10163526A (ja) | 発光素子及び発光ダイオード | |
| JP2003017615A (ja) | 表面実装型半導体装置 | |
| US6650005B2 (en) | Micro BGA package | |
| JP2004165671A (ja) | 半導体パッケージング構造 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| US20020187591A1 (en) | Packaging process for semiconductor package | |
| JPH06283561A (ja) | 半導体装置のパッケージ | |
| JPH0484452A (ja) | 樹脂封止型半導体装置 | |
| US7183631B2 (en) | Package structure module of bump posited type lead frame | |
| KR100708050B1 (ko) | 반도체패키지 | |
| JP2522182B2 (ja) | 半導体装置 | |
| KR100252861B1 (ko) | 적층형 반도체 패키지 및 그의 어셈블리 방법 | |
| JPH0536889A (ja) | 半導体装置 | |
| KR20010061847A (ko) | 열방출형 반도체 패키지 및 이 패키지가 실장된 메모리 모듈 |