JP4212880B2

JP4212880B2 - 回路基板アセンブリ

Info

Publication number: JP4212880B2
Application number: JP2002364879A
Authority: JP
Inventors: 千里上山
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2002-12-17
Filing date: 2002-12-17
Publication date: 2009-01-21
Anticipated expiration: 2022-12-17
Also published as: JP2004200278A

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上に複数の電子部品を配備して構成される回路基板アセンブリに関するものである。
【０００２】
【従来の技術】
従来、携帯電話機などの電子機器においては、図５及び図６に示す如く基板(１)上に、各種電子回路を構成するための複数の電子部品(２)(３)が配備されており、この中には、ＢＧＡ(ball grid array)やＬＧＡ(land grid array)等の表面実装型の電子部品(２)の他、抵抗やコンデンサ等の電子部品(３)が含まれている。又、基板(１)上には、回路動作を確認するための複数のチェッカーランド(４)が設けられている。
【０００３】
ところで、ＢＧＡやＬＧＡ等の表面実装型の電子部品(２)は、パッケージ裏面に設けられた複数の端子が基板(１)表面に半田付けされて、基板(１)と電気的に接続されるが、半田付けによる固定強度は低いため、接着剤(７)を電子部品(２)の裏面側に充填して、電子部品(２)を基板(１)に接着固定することが行なわれる。以下、接着固定の必要な電子部品を接着型電子部品といい、接着固定の不要な電子部品を非接着型電子部品という。
【０００４】
基板(１)上に接着型電子部品(２)を搭載する場合、該電子部品(２)の裏面側に充填した接着剤(７)が周囲にも拡がるため、基板(１)の表面には、接着型電子部品(２)を包囲して、半田からなる周壁(６)が形成され、これによって接着剤(７)の拡がりが阻止されている。
又、基板上のケースと電極ランドの境界部分に接着剤の流出を防止する凸条のダム部を形成した回路基板が提案されている(例えば特許文献１参照)。
【０００５】
【特許文献１】
実開昭６４−５２２４４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、電子機器の小型化に伴って、基板(１)上には高い密度で電子部品(２)(３)を配置する必要が生じており、これによって接着型電子部品(２)と非接着型電子部品(３)の間のスペースも狭小化することになる。
この様な場合、周壁(６)は接着型電子部品(２)のみを包囲して形成することが困難となり、図５の如く、接着型電子部品(２)に隣接する非接着型電子部品(３)やチェッカーランド(４)をも包囲して、周壁(６)が形成されていた。
【０００７】
この結果、部品実装工程にて接着型電子部品(２)の裏面側に充填した接着剤(７)が、周壁(６)内の非接着型電子部品(３)やチェッカーランド(４)の位置まで拡がり、非接着型電子部品(３)が接着剤(７)によって基板(１)に接着固定されたり、チェッカーランド(４)の表面が接着剤(７)によって覆われてしまう問題がある。
非接着型電子部品(３)が接着剤(７)によって基板(１)に接着固定されると、非接着型電子部品(３)の交換が不可能となり、チェッカーランド(４)の表面が接着剤(７)によって覆われると、回路動作の確認が不可能となる。
【０００８】
そこで本発明の目的は、接着型電子部品を基板に固定するための接着剤によって、非接着型電子部品が基板に接着固定されたり、チェッカーランドの表面が覆われてしまうことのない回路基板アセンブリを提供することである。
【０００９】
【課題を解決する為の手段】
本発明に係る回路基板アセンブリは、基板(１)上に複数の電子部品を配備して構成され、該複数の電子部品には、少なくとも１つの接着型電子部品(２)と複数の非接着型電子部品(３)とが含まれている。
そして、基板(１)上には、接着型電子部品 ( ２ ) を包囲することなく、該接着型電子部品 ( ２ )に隣接する１或いは複数の非接着型電子部品(３)を包囲して、半田からなる周壁(５)が形成されている。
又、前記基板 ( １ ) 上には、前記接着型電子部品 ( ２ ) に隣接する１或いは複数の非接着型電子部品 ( ３ ) に近接して、１或いは複数のチェッカーランド ( ４ ) が配置され、前記周壁 ( ５ ) は、前記１或いは複数のチェッカーランド ( ４ ) をも包囲している。
【００１０】
上記本発明の回路基板アセンブリにおいては、接着型電子部品(２)を半田の周壁(５)によって覆うことなく、接着型電子部品(２)に隣接する１或いは複数の非接着型電子部品(３)を包囲して、周壁(５)が形成されているので、部品実装工程において接着型電子部品(２)の裏面側へ充填した接着剤(７)は、接着型電子部品(２)の周囲に拡がることになるが、非接着型電子部品(３)やチェッカーランド(４)に到達する直前位置で、周壁(５)によってせき止められる。
尚、接着型電子部品(２)と非接着型電子部品(３)とが互いに接近して配備されている場合、接着型電子部品(２)のみを包囲する半田の周壁(５)を形成することは困難であるが、一般に非接着型電子部品(３)は接着型電子部品(２)よりも遙かに小型であるので、非接着型電子部品(３)のみを包囲する半田の周壁(５)を形成することは容易である。
【００１１】
【発明の効果】
本発明に係る回路基板アセンブリによれば、接着型電子部品を基板に固定するための接着剤によって、非接着型電子部品が基板に固定されたり、チェッカーランドの表面が覆われてしまうことはない。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態につき、図面に沿って具体的に説明する。
図１に示す如く、本発明に係る回路基板アセンブリ(８)においては、基板(１)上に、少なくとも１つの接着型電子部品(２)と、複数の非接着型電子部品(３)が配備されると共に、複数のチェッカーランド(４)が設けられている。
【００１３】
接着型電子部品(２)の周囲に配備された複数の非接着型電子部品(３)やチェッカーランド(４)は、互いに近接するものどうしがグループ化されており、基板(１)上には、非接着型電子部品(３)やチェッカーランド(４)のグループ毎に、その周囲を取り囲む半田の周壁(５)が形成されている。
【００１４】
接着型電子部品(２)は、パッケージ裏面に設けられた複数の端子が基板(１)の表面に半田付けされると共に、パッケージ裏面が接着剤(７)によって基板(１)の表面に接着固定されている。
一方、非接着型電子部品(３)は、基板(１)の表面に半田付けによって固定されている。
【００１５】
図４は、基板(１)上に接着型電子部品(２)や非接着型電子部品(３)を実装する工程を表わしている。
先ず工程Ｐ１にて、基板(１)の表面に、所定のスクリーン(メタルマスク)を用いてクリーム半田を印刷する。これによって、基板(１)の表面には、電子部品が搭載されるべき位置と、前記の周壁が形成されるべき経路に、クリーム半田が塗布されることになる。
尚、基板(１)上のレジストは、クリーム半田の印刷パターンに対応させて、予め剥離しておく。
【００１６】
図３(ａ)は、前記の周壁が形成されるべき経路に沿ってクリーム半田(50)が塗布された状態を表わしている。クリーム半田(50)は、一定のピッチで断続的に形成されており、例えば、１つの半田ブロックの長さＡが０.８ｍｍ〜１.０ｍｍ、半田ブロック間の距離Ｂが０.３ｍｍ〜０.５ｍｍ、半田ブロックの幅Ｃが０.２ｍｍ〜０.３ｍｍ、高さＨが１５０μｍ〜１７０μｍに形成されている。
【００１７】
続いて、図４の工程Ｐ２では、基板(１)上のクリーム半田が塗布されて所定位置に電子部品を搭載した後、工程Ｐ３にて、リフロー処理を施す。これによって、基板(１)上の複数の電子部品(２)(３)は、基板(１)の表面に半田付けされることになる。
又、前記周壁の経路に沿って塗布されたクリーム半田(50)は溶融して、図３(ｂ)の如く１本に繋がり、連続する周壁(５)が形成されることになる。例えば周壁(５)は、幅Ｃ′が４０μｍ〜８０μｍ、高さＨ′が６０μｍ程度に形成される。
【００１８】
最後に、図４の工程Ｐ４にて、基板(１)上の接着型電子部品(２)の裏面側に接着剤(７)を充填して、接着型電子部品(２)を基板(１)の表面に接着固定する。
ここで、接着剤(７)は、接着型電子部品(２)の周囲にも拡がることになるが、図１及び図２に示す如く、接着剤(７)は周壁(５)によってせき止められ、非接着型電子部品(３)やチェッカーランド(４)に到達することはない。
尚、接着剤(７)としては、例えば一液性加熱硬化型エポキシ配合樹脂を採用することが出来る。
【００１９】
上述の如く、本発明に係る回路基板アセンブリ(８)によれば、接着型電子部品(２)を基板(１)に固定するための接着剤(７)によって、非接着型電子部品(３)が基板(１)に接着固定されたり、チェッカーランド(４)の表面が覆われてしまうことはない。従って、非接着型電子部品(３)を基板(１)から取り外す作業が容易であり、リサイクルに好都合である。
又、周壁(５)は、基板(１)上に電子部品(２)(３)を実装する工程で同時に形成することが出来るので、製造設備の改造や工程の追加は不要である。
然も、周壁(５)の全長が従来よりも短縮されるので、半田の使用量が削減されることになる。
【図面の簡単な説明】
【図１】本発明に係る回路基板アセンブリの要部を示す平面図である。
【図２】該回路基板アセンブリの断面図である。
【図３】クリーム半田と周壁の形状寸法を説明する図である。
【図４】部品実装工程を説明する図である。
【図５】従来の回路基板アセンブリの要部を示す平面図である。
【図６】該回路基板アセンブリの断面図である。
【符号の説明】
(１) 基板
(２) 接着型電子部品
(３) 非接着型電子部品
(４) チェッカーランド
(５) 周壁
(50) クリーム半田
(７) 接着剤

Claims

基板(１)上に複数の電子部品を配備して構成され、該複数の電子部品には、基板表面に半田及び接着剤によって固定された少なくとも１つの接着型電子部品(２)と、基板表面に半田のみによって固定された複数の非接着型電子部品(３)とが含まれている回路基板アセンブリにおいて、基板(１)上には、接着型電子部品(２)を包囲することなく、該接着型電子部品(２)に隣接する１或いは複数の非接着型電子部品(３)を包囲して、半田からなる周壁(５)が形成されていることを特徴とする回路基板アセンブリ。
前記基板 ( １ ) 上には、前記接着型電子部品 ( ２ ) に隣接する１或いは複数の非接着型電子部品 ( ３ ) に近接して、１或いは複数のチェッカーランド ( ４ ) が配置され、前記周壁 ( ５ ) は、前記１或いは複数のチェッカーランド ( ４ ) をも包囲している請求項１に記載の回路基板アセンブリ。