JP2006351559A - 配線基板および配線基板への半導体チップ実装構造 - Google Patents

配線基板および配線基板への半導体チップ実装構造 Download PDF

Info

Publication number
JP2006351559A
JP2006351559A JP2003177871A JP2003177871A JP2006351559A JP 2006351559 A JP2006351559 A JP 2006351559A JP 2003177871 A JP2003177871 A JP 2003177871A JP 2003177871 A JP2003177871 A JP 2003177871A JP 2006351559 A JP2006351559 A JP 2006351559A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wiring board
chip
mounting area
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003177871A
Other languages
English (en)
Inventor
Akinobu Inoue
明宣 井上
Atsunori Kajiki
篤典 加治木
Satoo Yamanishi
学雄 山西
Takashi Tsubota
崇 坪田
Hiroyuki Takatsu
浩幸 高津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003177871A priority Critical patent/JP2006351559A/ja
Priority to PCT/JP2004/008645 priority patent/WO2004114402A1/ja
Priority to TW093117937A priority patent/TW200507707A/zh
Publication of JP2006351559A publication Critical patent/JP2006351559A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】アンダーフィル樹脂の流れ出しを効果的に防止することのできる配線基板への半導体チップ実装構造を提供する。
【解決手段】配線基板のチップ搭載エリア１４内に半導体チップ３０がフリップチップ接続して搭載され、該半導体チップ３０とチップ搭載エリア１４との間の隙間にアンダーフィル樹脂３２が充填され、該アンダーフィル樹脂３２が半導体チップ３０側壁部を這い上がってフィレット部３４が形成されると共に、保護レジスト層１８上に流れ出たアンダーフィル樹脂３２が枠状樹脂ダム２０によって堰き止められていることを特徴とする。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は配線基板および配線基板への半導体チップ実装構造に関する。
【０００２】
【従来の技術】
今後市場成長の見込める次世代携帯電話、デジタルカメラ等はさらなる高付加価値化が求められている。この高付加価値化を実現するためには半導体パッケージ（配線基板）の高密度化、小型化、軽量化が必須となる。
この配線基板の高密度化、小型化、軽量化のために、アッセンブリ技術において、半導体チップのフリップチップ接続構造を採用することが有効な手段である。
半導体チップのフリップチップ接続においては、チップ搭載エリア周辺の配線パターンの保護のために、チップ搭載エリアを囲むようにして、配線パターンを覆う保護レジスト層が設けられる。保護レジスト層はまた、半導体チップとチップ搭載エリアとの間の隙間に充填するアンダーフィル樹脂の流れ出し防止にも寄与している。
【０００３】
【特許文献１】
特開平１１−１１１８９４号（図１、図２）
【０００４】
【発明が解決しようとする課題】
ところで、半導体チップとチップ搭載エリアとの間の隙間に充填される上記アンダーフィル樹脂は、５０μｍ程度のきわめて小さな隙間に毛細管現象によって浸透させるものであるため、低粘性の樹脂が用いられる。
このため、量が多くなると、チップ搭載エリアよりも外方、すなわち、保護レジスト層上にも流れ出す可能性がある。
従来においては、アンダーフィル樹脂の多少の流れ出しは、見栄えを多少損ねる程度であるため無視できたが、半導体チップそのものが小型化し、半導体チップ、その他の電子部品の搭載密度が高くなってくると、このアンダーフィル樹脂の流れ出しが、周辺のチップや電子部品に悪影響をもたらすおそれがでてきた。
【０００５】
そこで、本発明は上記課題を解決すべくなされたものであり、その目的とするところは、アンダーフィル樹脂の流れ出しを効果的に防止することのできる配線基板および配線基板への半導体チップ実装構造を提供するにある。
【０００６】
【課題を解決するための手段】
本発明は上記課題を解決するために次の構成を有する。
すなわち、本発明に係る配線基板は、半導体チップがフリップチップ接続によって搭載されるチップ搭載エリアを囲んで保護レジスト層が設けられ、前記チップ搭載エリア内に、金属パッドが所要パターンで露出して形成された配線基板において、前記搭載される半導体チップとチップ搭載エリアとの対向面間に生じる隙間にアンダーフィル樹脂が充填される場合の、該アンダーフィル樹脂の外方への流れ出しを防止するための枠状樹脂ダムが、前記保護レジスト層上であって、前記チップ搭載エリアを囲む保護レジスト層の内端エッジ部から所要距離外方に離れた位置に形成されていることを特徴とする。
【０００７】
搭載される半導体チップと前記チップ搭載部を囲む保護レジスト層の内端エッジ部との間に、アンダーフィル樹脂が浸入可能な隙間が形成されていることを特徴とする。
また、搭載される半導体チップの外壁と前記枠状樹脂ダム内壁との間が、少なくともアンダーフィル樹脂を注入するディスペンサーのノズルが移動可能な空間が形成される距離だけ離れていることを特徴とする。
また、前記金属パッドの表面にはんだ薄層が形成されていることを特徴とする。
【０００８】
また、本発明に係る配線基板への半導体チップの実装構造は、上記配線基板のチップ搭載エリア内に半導体チップがフリップチップ接続して搭載され、該半導体チップとチップ搭載エリアとの隙間にアンダーフィル樹脂が充填され、該アンダーフィル樹脂が半導体チップ側壁部を這い上がってフィレット部が形成されると共に、保護レジスト層上に流れ出たアンダーフィル樹脂が枠状樹脂ダムによって堰き止められていることを特徴とする。
【０００９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１〜図７に配線基板にベアチップを実装するまでの一連の製造工程例を示す。
この製造工程の説明と併せて、配線基板の構造、半導体チップの実装構造を説明する。
図１は、多層の（プリント）配線基板１０の説明図であり、この配線基板１０は樹脂基板１２を用いた公知の方法によって製造されるものであって、その製造工程の説明は省略する。
１４はチップ搭載エリアであり、半導体チップがフリップチップ接続によって搭載される部位である。チップ搭載エリア１４には、半導体チップと電気的に接続される金属パッド１６が所要電極パターンで形成されている。
【００１０】
チップ搭載エリア１４を囲んで保護レジスト層１８が設けられている。
保護レジスト層１８は、チップ搭載エリア１４周辺の配線パターン（図示せず）を覆って形成され、配線パターンを保護するものである。この保護レジスト層１８は、レジストをスクリーン印刷によって所要パターンに印刷して形成してもよいし、感光性レジストを塗布して、感光、現像して所要のパターンに形成してもよい。
【００１１】
次に図２に示すように、保護レジスト層１８上に、保護レジスト層１８の内端エッジ部から所要距離ｍだけ外方に離れた位置に枠状樹脂ダム２０を形成する（請求項１の配線基板）。
この枠状樹脂ダム２０は、搭載される半導体チップとチップ搭載エリア１４との対向面間に生じる隙間にアンダーフィル樹脂が充填される場合の、該アンダーフィル樹脂の外方への流れ出しを防止するためのものである。
この枠状樹脂ダム２０は、やはりレジストをスクリーン印刷して形成してもよいし、感光性レジストを塗布し、露光、現像して形成してもよい。
【００１２】
図３〜図６は、スーパージャフィット法により、金属パッド１６上にはんだ薄層を形成する工程を示す。
このスーパージャフィット法は、特開平７−７２４４号公報等に示されるように公知の方法である。
すなわち、まず、同公報に示されるように、粘着性付与化合物（イミダゾール系化合物など）の溶液に基板１２を浸漬処理、または基板１２に該粘着性付与化合物の溶液を塗布することにより、金属露出部である金属パッド１６上に薄い接着剤層２２を形成する（図３）。
【００１３】
次いで、図４に示すように、錫―銀合金等からなる小径のはんだ粉末２４を基板１２上に散布する。
次に、エアーガン（図示せず）等により高圧エアーを基板１２上に吹き付け、金属パッド１６、その他の露出している金属部分（金属パッド１６に接続する配線部分など）以外に付着している余分なはんだ粉末２４を除去する（図５）。
なお、高圧エアーでなく、純水をスプレーノズル（図示せず）により基板１２上に噴霧して余分なはんだ粉末２４を除去するようにしてもよい。純水を噴霧することにより、はんだ粉末が粉塵として飛散するのを防止できる。
【００１４】
基板１２上には、金属パッド１６以外の樹脂表面上にも、静電気その他の粘着力により、付着力は強くないが余分なはんだ粉末２４が付着している。この余分なはんだ粉末２４を高圧エアー等により除去するのである。金属パッド１６上に付着しているはんだ粉末２４は、接着剤層２２の強い粘着力によって金属パッド１６表面上に強く付着していることから、高圧エアー等によっては除去されない。
【００１５】
次いで、基板１２を加熱炉（図示せず）内に収容して加熱し、はんだ粉末２４をリフローして、金属パッド１６上にはんだ薄層２６をプリコーティングすることができる（請求項４の配線基板、図６）。
加熱炉内で加熱して、はんだ粉末２４をリフローさせる際、金属パッド１６に接続している配線部分（図示せず）に付着しているはんだ粉末も溶融するが、この配線部分は微細で面積が小さいことから、当該配線部分上の溶融はんだは、金属パッド１６上の溶融はんだの表面張力によって引っ張られ、金属パッド１６上に集積してはんだ薄層２６に形成される。
【００１６】
なお、保護レジスト層１８が大きく後退して、金属パッド１６に接続する配線部分が長く露出すると、該配線部分が微細であるとしても、トータルの面積は大きくなって、該配線部分上で溶融したはんだに、金属パッド１６上の溶融はんだの表面張力が及ばなくなり、該配線部分にはんだが残ってしまうので、保護レジスト層１８の開口部（チップ搭載エリア）はあまり大きくならないようにする。
【００１７】
そのための目安として、保護レジスト層１８の開口部の大きさは、図７に示すように、搭載される半導体チップ３０とチップ搭載部１４を囲む保護レジスト層１８の内端エッジ部との間に、少なくとも、アンダーフィル樹脂３２が浸入可能な隙間ｎ（２００μｍ程度）が形成されように、必要最小限の大きさとするようにするとよい。
【００１８】
なお、上記実施の形態では、枠状樹脂ダム２０を、はんだ薄層２６を形成する前の段階で形成したが、図６に示す、はんだ薄層２６を形成した後の工程で形成するようにしてもよい。
【００１９】
上記のように、はんだ薄層２６を形成した後、端子上に金バンプを形成した半導体チップ（ベアチップ）３０を常法によりフリップチップ接続して搭載することができる（図７）。
また、半導体チップ３０とチップ搭載エリア１４との対向面間に生じる隙間にエポキシ樹脂等の比較的低粘性のアンダーフィル樹脂３２を充填する。
【００２０】
このアンダーフィル樹脂３２の注入は、ディスペンサーのノズル（図示せず）を、半導体チップ３０の一辺に沿わせて移動させることにより行う。アンダーフィル樹脂３２は、隙間ｎから、半導体チップ３０とチップ搭載エリア１４との対向面間に生じる隙間に毛細管現象により浸透し、該隙間を埋める。
【００２１】
枠状樹脂ダム２０は、半導体チップの搭載密度を高くするため、小型化するためには、半導体チップ３０に接近させて設けるのがよいが、例えば、枠状樹脂ダム２０の内端エッジ部を保護レジスト層１８の内端エッジ部と一致させるなど、枠状樹脂ダム２０を半導体チップ３０にあまり接近させて形成すると、間隙ｎの長さが短くなって、アンダーフィル樹脂３２が浸透しにくくなる。また、ディスペンサーのノズルが入らなくなり、該ノズルを半導体チップ３０の一辺に沿って移動させられなくなる。
【００２２】
そこで、枠状樹脂ダム２０は、保護レジスト層１８上であって、保護レジスト層１８の内端エッジ部から所要距離外方に離れた位置、具体的には、搭載される半導体チップ３０の外壁と枠状樹脂ダム２０内壁との間（間隔ｐ）が、少なくともアンダーフィル樹脂３２を注入するディスペンサーのノズルが移動可能な空間が形成される距離だけ離れるようにするとよい（図７）。
【００２３】
上記隙間に充填されたアンダーフィル樹脂３２は低粘性であって、外方に流れ出しやすいが、図７に示すように、枠状樹脂ダム２０によって堰き止められ、かつ、該アンダーフィル樹脂３２が半導体チップ３０側壁部を這い上がってフィレット部３４が形成される。このフィレット部３４が形成されることによって、半導体チップ３０が強固に接合されるのである（請求項５の実装構造）。
【００２４】
【発明の効果】
以上のように、本発明によれば、アンダーフィル樹脂の流れ出しを効果的に防止することのできる配線基板および配線基板への半導体チップ実装構造を提供することができる。
【図面の簡単な説明】
【図１】チップ搭載部を示す配線基板の説明図である。
【図２】枠状樹脂ダムを形成した配線基板の説明図である。
【図３】金属パッド上に接着剤層を形成した状態の説明図である。
【図４】基板上にはんだ粉末を散布した状態の説明図である。
【図５】余分なはんだ粉末を除去した状態の説明図である。
【図６】金属パッド上にはんだ薄層をプリコーティングした状態の説明図である。
【図７】半導体チップを搭載し、アンダーフィル樹脂を充填した状態の実装構造を示す説明図である。
【符号の説明】
１０ 配線基板
１２ 基板
１４ チップ搭載エリア
１６ 金属パッド
１８ 保護レジスト層
２０ 枠状樹脂ダム
２２ 接着剤層
２４ はんだ粉末
２６ はんだ薄層
３０ 半導体チップ
３２ アンダーフィル樹脂
３４ フィレット部

Claims (5)

  1. 半導体チップがフリップチップ接続によって搭載されるチップ搭載エリアを囲んで保護レジスト層が設けられ、前記チップ搭載エリア内に、金属パッドが所要パターンで露出して形成された配線基板において、
    前記搭載される半導体チップとチップ搭載エリアとの対向面間に生じる隙間にアンダーフィル樹脂が充填される場合の、該アンダーフィル樹脂の外方への流れ出しを防止するための枠状樹脂ダムが、前記保護レジスト層上であって、前記チップ搭載エリアを囲む保護レジスト層の内端エッジ部から所要距離外方に離れた位置に形成されていることを特徴とする配線基板。
  2. 搭載される半導体チップと前記チップ搭載部を囲む保護レジスト層の内端エッジ部との間に、アンダーフィル樹脂が浸入可能な隙間が形成されていることを特徴とする請求項１記載の配線基板。
  3. 搭載される半導体チップの外壁と前記枠状樹脂ダム内壁との間が、少なくともアンダーフィル樹脂を注入するディスペンサーのノズルが移動可能な空間が形成される距離だけ離れていることを特徴とする請求項１または２記載の配線基板。
  4. 前記金属パッドの表面にはんだ薄層が形成されていることを特徴とする請求項１〜３いずれか１項記載の配線基板。
  5. 請求項４記載の配線基板のチップ搭載エリア内に半導体チップがフリップチップ接続して搭載され、
    該半導体チップとチップ搭載エリアとの隙間にアンダーフィル樹脂が充填され、該アンダーフィル樹脂が半導体チップ側壁部を這い上がってフィレット部が形成されると共に、保護レジスト層上に流れ出たアンダーフィル樹脂が枠状樹脂ダムによって堰き止められていることを特徴とする配線基板への半導体チップ実装構造。
JP2003177871A 2003-06-23 2003-06-23 配線基板および配線基板への半導体チップ実装構造 Pending JP2006351559A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003177871A JP2006351559A (ja) 2003-06-23 2003-06-23 配線基板および配線基板への半導体チップ実装構造
PCT/JP2004/008645 WO2004114402A1 (ja) 2003-06-23 2004-06-14 配線基板およびその製造方法、並びに配線基板への半導体チップの実装構造
TW093117937A TW200507707A (en) 2003-06-23 2004-06-21 Wiring board, method of fabricating same, and structure for mounting semiconductor chip on wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003177871A JP2006351559A (ja) 2003-06-23 2003-06-23 配線基板および配線基板への半導体チップ実装構造

Publications (1)

Publication Number Publication Date
JP2006351559A true JP2006351559A (ja) 2006-12-28

Family

ID=33534968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003177871A Pending JP2006351559A (ja) 2003-06-23 2003-06-23 配線基板および配線基板への半導体チップ実装構造

Country Status (3)

Country Link
JP (1) JP2006351559A (ja)
TW (1) TW200507707A (ja)
WO (1) WO2004114402A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008218708A (ja) * 2007-03-05 2008-09-18 Fujitsu Ltd 樹脂充填装置、充填方法および電子装置の製造方法
KR20090063117A (ko) * 2007-12-12 2009-06-17 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 반도체 장치
JP2009212228A (ja) * 2008-03-03 2009-09-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
US7825499B2 (en) 2007-06-27 2010-11-02 Shinko Electric Industries Co., Ltd. Semiconductor package and trenched semiconductor power device using the same
US7911018B2 (en) 2007-10-30 2011-03-22 Panasonic Corporation Optical device and method of manufacturing the same
US8109432B2 (en) 2005-07-11 2012-02-07 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US8123111B2 (en) 2005-03-29 2012-02-28 Showa Denko K.K. Production method of solder circuit board
JP2013062472A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 半導体パッケージおよびその製造方法
JP2014123702A (ja) * 2012-12-24 2014-07-03 Samsung Electro-Mechanics Co Ltd 印刷回路基板及び印刷回路基板の製造方法
KR20190000927U (ko) 2013-04-25 2019-04-19 미쓰비시 세이시 가부시키가이샤 프린트 배선판
KR20190065920A (ko) * 2017-12-04 2019-06-12 주식회사 비욘드아이즈 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760361B2 (ja) * 2005-12-20 2011-08-31 ソニー株式会社 半導体装置
JP4438006B2 (ja) * 2007-03-30 2010-03-24 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3367886B2 (ja) * 1998-01-20 2003-01-20 株式会社村田製作所 電子回路装置
JP3420076B2 (ja) * 1998-08-31 2003-06-23 新光電気工業株式会社 フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造
JP2001257240A (ja) * 2000-03-13 2001-09-21 Toshiba Corp 半導体装置および半導体装置用基板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8123111B2 (en) 2005-03-29 2012-02-28 Showa Denko K.K. Production method of solder circuit board
US8109432B2 (en) 2005-07-11 2012-02-07 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
JP2008218708A (ja) * 2007-03-05 2008-09-18 Fujitsu Ltd 樹脂充填装置、充填方法および電子装置の製造方法
US7825499B2 (en) 2007-06-27 2010-11-02 Shinko Electric Industries Co., Ltd. Semiconductor package and trenched semiconductor power device using the same
US7911018B2 (en) 2007-10-30 2011-03-22 Panasonic Corporation Optical device and method of manufacturing the same
US7977138B1 (en) 2007-10-30 2011-07-12 Panasonic Corporation Optical device and method of manufacturing the same
KR101578175B1 (ko) * 2007-12-12 2015-12-16 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 반도체 장치
KR20090063117A (ko) * 2007-12-12 2009-06-17 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 반도체 장치
US8693211B2 (en) 2007-12-12 2014-04-08 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
JP2009212228A (ja) * 2008-03-03 2009-09-17 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2013062472A (ja) * 2011-09-15 2013-04-04 Toppan Printing Co Ltd 半導体パッケージおよびその製造方法
JP2014123702A (ja) * 2012-12-24 2014-07-03 Samsung Electro-Mechanics Co Ltd 印刷回路基板及び印刷回路基板の製造方法
KR20190000927U (ko) 2013-04-25 2019-04-19 미쓰비시 세이시 가부시키가이샤 프린트 배선판
KR20200000700U (ko) 2013-04-25 2020-04-02 미쓰비시 세이시 가부시키가이샤 프린트 배선판
KR20190065920A (ko) * 2017-12-04 2019-06-12 주식회사 비욘드아이즈 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지
KR102475417B1 (ko) * 2017-12-04 2022-12-08 아크소프트 코포레이션 리미티드 댐 구조를 갖는 프리즘 시트를 포함한 반도체 패키지
US11580773B2 (en) 2017-12-04 2023-02-14 Arcsoft Corporation Limited Semiconductor package having self-aligned structure

Also Published As

Publication number Publication date
WO2004114402A1 (ja) 2004-12-29
TW200507707A (en) 2005-02-16

Similar Documents

Publication Publication Date Title
US6153930A (en) Electronic circuit device and method
US7825499B2 (en) Semiconductor package and trenched semiconductor power device using the same
CN101740538B (zh) 具有防流坝的印刷电路板及其制造方法
KR101158139B1 (ko) 반도체 장치
JP2006351559A (ja) 配線基板および配線基板への半導体チップ実装構造
JP2008147458A (ja) プリント配線板およびその製造方法
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
JP2004349399A (ja) 部品実装基板
KR20120050755A (ko) 반도체 패키지 기판 및 그 제조방법
US20060079029A1 (en) Flexible circuit board processing method
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
US20090120675A1 (en) Mounted structural body and method of manufacturing the same
JP2001244384A (ja) ベアチップ搭載プリント配線基板
JP3693007B2 (ja) 電子部品実装方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법
JP2005303213A (ja) 固体撮像装置
JP3918098B2 (ja) 回路モジュールの製造方法
JP2008034774A (ja) 半導体装置が実装された回路装置及び配線基板
US8101870B2 (en) Method for manufacturing printed circuit board, printed circuit board, and electronic apparatus
JP5104149B2 (ja) 半導体装置およびその製造方法
JP2021077710A (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器
KR100648044B1 (ko) 반도체 패키지의 제조 방법
JP2007227609A (ja) 半導体装置および半導体装置の製造方法
JP2004080005A (ja) 半導体装置および製造方法と感光性液状封止樹脂
KR19990002343A (ko) 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법