CN104465606B - 可拆卸、可组装的半导体封装体堆叠结构及其制备方法 - Google Patents

可拆卸、可组装的半导体封装体堆叠结构及其制备方法 Download PDF

Info

Publication number
CN104465606B
CN104465606B CN201410724260.3A CN201410724260A CN104465606B CN 104465606 B CN104465606 B CN 104465606B CN 201410724260 A CN201410724260 A CN 201410724260A CN 104465606 B CN104465606 B CN 104465606B
Authority
CN
China
Prior art keywords
connector
substrate
pad
assemblnig
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410724260.3A
Other languages
English (en)
Other versions
CN104465606A (zh
Inventor
曹文静
李宗怿
刘丽虹
孙向南
倪洽凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410724260.3A priority Critical patent/CN104465606B/zh
Publication of CN104465606A publication Critical patent/CN104465606A/zh
Application granted granted Critical
Publication of CN104465606B publication Critical patent/CN104465606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及一种可拆卸、可组装的半导体封装体堆叠结构及其制备方法,其特征在于它包括多个封装体(00)和插接件(10),所述封装体(00)包括衬底(20),所述衬底(20)正面设置有通孔(200),在所述通孔(200)上设置有连接器(50),在所述衬底(20)正面和连接器(50)外围包封有塑封料(40),所述插接件(10)插入所述连接器(50)将多个封装体(00)连接在一起。本发明利用连接器取代传统的焊接方式以解决表面粘着技术的对位问题和由于部件之间热膨胀系数的不匹配而引起翘曲的问题,从而能够改善可靠性,利用连接器作为输入输出触点有效降低堆叠高度,封装体易插拔。

Description

可拆卸、可组装的半导体封装体堆叠结构及其制备方法
技术领域
本发明涉及一种可拆卸、可组装的半导体封装体堆叠结构及其制备方法,属于电子封装技术领域。
背景技术
微电子装置例如半导体芯片需要与其他电子部件的很多输入和输出连接。很多半导体芯片设置在适于表面安装的封装中,便于芯片安装到外部衬底如电路板上时的操作。芯片上的输入和输出触点通过细引线或凸块与衬底电路板上的触点相连。在表面安装过程中,将封装放置到电路板上,使封装上的每个端子与电路板上的相应触点焊盘对齐。在端子和触点焊盘之间提供焊锡或其他键合材料。通过加热以熔化或回流焊锡或以其他方式活化键合材料,将封装永久地键合在合适的位置。整个封装结构几乎没有太多的灵活性,需要上下封装体准确对位,加工成形后其组合方案很难更改,较难实现可拆卸、可组装的灵活的封装形式。
半导体封装芯片通常设成堆叠布置,其中第一封装体设置在电路板上,第二封装体安装在第一封装体上。可以允许将多个不同的芯片安装在电路板上的单个覆盖区内。为了实现堆叠封装体间互连,必须在每个封装的上设置用于机械结构连接和电连接的结构。
如图1传统的堆叠封装中,第一封装体和第二封装体之间的电连接通过在第一封装体中形成预焊料或者铜柱而实现。预焊料或者铜柱必须比第一芯片的高度高,以便连接第一封装体基板的线路触点。在这样的传统堆叠封装结构中,由于作为密封半导体芯片的包封构件而提供的环氧模塑化合物与形成第一封装体中用于第一封装体和第二封装体之间的电连接的预焊料或铜柱之间的热膨胀系数上的不匹配,会在第一封装体中产生翘曲和裂纹,从而会影响堆叠封装的电连接,降低堆叠封装的可靠性。
发明内容
本发明的目的在于克服上述不足,提供一种可拆卸、可组装的半导体封装体堆叠结构及其制备方法,解决因热膨胀系数的不匹配而引起翘曲的问题,从而能够改善可靠性,有效降低堆叠高度,并且单个封装体易插拔,可以根据需要自由组装不同堆叠组合封装体,易于简化系统方案,降低成本。
本发明的目的是这样实现的:一种可拆卸、可组装的半导体封装体堆叠结构,它包括多个封装体和插接件,所述封装体包括衬底,所述衬底正面设置有通孔,在所述通孔上设置有连接器,在所述衬底正面和连接器外围包封有塑封料,所述插接件插入所述连接器将多个封装体连接在一起。
所述连接器包括触片、弹簧和腔体,所述腔体与通孔相连通,所述弹簧中部和触片两端固定于所述腔体内壁面上,所述弹簧两端与所述触片两端相连接。
在所述衬底正面设置有焊盘以及用于防焊的一层油墨,所述焊盘通过衬底上的导电元件与衬底上下表面的触点相连,所述连接器的腔体与焊盘焊接在一起。
所述封装体还可以包括耦接件,所述耦接件连接到所述封装体的下表面。
所述耦接件可以包括焊球、连接器或其他导体。
所述插接件可以是任意形状或材质的固形物。
所述封装体可以具有多个半导体芯片。
所述插接件可以包括在封装体中。
一种可拆卸、可组装的半导体封装体堆叠结构的制备方法,所述方法包括以下步骤:
步骤一、取带有焊盘和通孔的基板;
步骤二、通过SMT的方式在带有焊盘和通孔的基板正面贴装上连接器;
步骤三、在带有焊盘和通孔的基板正面装片区域进行装片打线;
步骤四、对带有焊盘和通孔的基板正面包封区域采用揭膜法进行塑封,露出连接器;
步骤五、通过插接件堆叠封装体。
与现有技术相比,本发明的有益效果是:
本发明利用连接器取代传统的焊接方式以解决表面粘着技术的对位问题和由于部件之间热膨胀系数的不匹配而引起翘曲的问题,从而能够改善可靠性,利用连接器作为堆叠封装体之间的输入输出触点有效降低堆叠高度,并且利用连接器封装体易插拔,可以根据需要自由组装不同堆叠组合封装体,易于简化系统方案,降低成本。
附图说明
图1为传统堆叠封装剖视图;
图2为根据本发明实施例的半导体封装体;
图3为根据本发明的可选实施例的半导体封装体;
图4为根据本发明的可选实施例的半导体封装体;
图5、图6为本发明一种可拆卸、可组装的半导体封装体的堆叠结构;
图7~图11为本发明一种可拆卸、可组装的半导体封装体堆叠结构制法的结构剖视图。
其中:
封装体00、插接件10、衬底20、通孔200、焊盘201、油墨202、微电子元件30、塑封料40、连接器50、触片500、弹簧501、腔体502、预焊料60。
具体实施方式
参见图2,本发明涉及一种可拆卸、可组装的半导体封装体堆叠结构,包括衬底20,所述衬底20上有通孔200、焊盘201和油墨202。所述衬底20可以包括一层或多层有机介质材料或复合介质材料或导线框架。
所述衬底20上的焊盘201可以通过衬底20上的导电元件(未示出)与衬底20上下表面的触点(未示出)互连。
所述焊盘201可以通过导电元件(未示出)与所述衬底20上与微电子元件30相连接的触点(未示出)相连接。
所述焊盘201设置在所述通孔200的外侧,当所述连接器50设置在所述通孔200上方时,在所述焊盘201与所述通孔200之间可以增加所述油墨202,用于防止焊料堵塞所述通孔200。
所述衬底20可以是引线框架,所述导电元件(未示出)可以是所述引线框架的线路,通过所述焊盘201可以将一个封装体内元器件的功能导出至另一个封装体。
所述衬底20上设置有微电子元件30和连接器50。所述微电子元件30可以是半导体芯片或其他可比装置。
所述微电子元件30与衬底20的连接方式,可以包括引线正装或凸块倒装连接到衬底20上的触点(未示出)。
所述连接器50包括触片500、弹簧501和腔体502,所述连接器50上的腔体502与焊盘201焊接在一起。所述腔体502的中空部位与所述衬底20上的所述通孔200上下相连,能够让所述插接件10可以穿过。
所述连接器50可以由导电材料制成,导电材料例如为铜、金、镍、焊锡、铝等。也可以由材料组合制成,例如内层可以为导电材料,外层涂覆有涂层。涂层可以由第二导电材料制成,也可以包括绝缘材料制成。
所述连接器50的腔体502可以组成由多个所述连接器50的各个腔体502的阵列。这种阵列可以形成面积阵列配置,使用本文描述的结构可以实施变型。这种阵列可以将封装体00与另一个微电子组件通过插接件10实现电连接和机械连接,如图5所示。
所述封装体00还可以包括塑封料40。所述塑封料40可以覆盖在不被所述微电子元件30和所述连接器50覆盖或占据的衬底20的部分上。所述塑封料40还可以基本覆盖所述微电子元件30和所述连接器50,所述微电子元件30和所述连接器50的一部分可以保持不被塑封料40覆盖,使得所述微电子元件30和所述连接器50可以与外部连接,例如图3。所述塑封料40可以具有多个不同高度的表面,例如图4。
连接器由于采用弹性触片,具有一定的弹性空间,可以固定插接件,并提供电气连接功能。插接件嵌入连接器时,通常距连接器密封腔留有一定的边距,向紧靠弹性触片的一侧下压,由于触片的弹性作用,使插接件穿过封装体,松手后,插接件就卡在连接器的卡口内。如果要从连接器中取出插接件,则用力紧靠弹性触片的一侧下压,并向外移动插接件,就可以使插接件移出连接器的卡口。
如果封装体自带有插接件,则可以直接插入带有连接器的另一封装体中,实现电气连接,若没有,另配一个适当大小的插接件即可,可实现多封装体灵活组装,如图6。
其制造方法如下:
步骤一、参见图7,取带有焊盘和通孔的基板;
步骤二、参见图8,通过SMT的方式在带有焊盘和通孔的基板正面贴装上连接器,
步骤三、参见图9,在带有焊盘和通孔的基板正面装片区域进行装片打线;
步骤四、参见图10,对带有焊盘和通孔的基板正面包封区域采用揭膜法进行塑封,露出连接器;
步骤五、参见图11,通过插接件堆叠封装体。

Claims (7)

1.一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于它包括多个封装体(00)和插接件(10),所述封装体(00)包括衬底(20),所述衬底(20)正面设置有通孔(200),在所述通孔(200)上设置有连接器(50),在所述衬底(20)正面和连接器(50)外围包封有塑封料(40),所述插接件(10)插入所述连接器(50)将多个封装体(00)连接在一起;所述连接器(50)包括触片(500)、弹簧(501)和腔体(502),所述腔体(502)与通孔(200)相连通,所述弹簧(501)中部和触片(500)两端固定于所述腔体(502)内壁面上,所述弹簧(501)两端与所述触片(500)两端相连接。
2.根据权利要求1所述的一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于在所述衬底(20)正面设置有焊盘(201)以及用于固定焊盘(201)的一层油墨(202),所述焊盘(201)通过衬底(20)上的导电元件与衬底(20)上下表面的触点相连,所述连接器(50)的腔体(502)与焊盘(201)焊接在一起。
3.根据权利要求1所述的一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于所述封装体(00)还包括耦接件,所述耦接件连接到所述封装体(00)的下表面。
4.根据权利要求3所述的一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于所述耦接件包括焊球、连接器(50)或其他导体。
5.根据权利要求1所述的一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于所述封装体(00)具有多个半导体芯片。
6.根据权利要求1所述的一种可拆卸、可组装的半导体封装体堆叠结构,其特征在于所述插接件(10)包括在封装体(00)中。
7.一种如权利要求1所述的可拆卸、可组装的半导体封装体堆叠结构的制备方法,其特征在于所述方法包括以下步骤:
步骤一、取带有焊盘和通孔的基板;
步骤二、通过SMT的方式在带有焊盘和通孔的基板正面贴装上连接器;
步骤三、在带有焊盘和通孔的基板正面装片区域进行装片打线;
步骤四、对带有焊盘和通孔的基板正面包封区域采用揭膜法进行塑封,露出连接器;
步骤五、通过插接件堆叠封装体。
CN201410724260.3A 2014-12-04 2014-12-04 可拆卸、可组装的半导体封装体堆叠结构及其制备方法 Active CN104465606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410724260.3A CN104465606B (zh) 2014-12-04 2014-12-04 可拆卸、可组装的半导体封装体堆叠结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410724260.3A CN104465606B (zh) 2014-12-04 2014-12-04 可拆卸、可组装的半导体封装体堆叠结构及其制备方法

Publications (2)

Publication Number Publication Date
CN104465606A CN104465606A (zh) 2015-03-25
CN104465606B true CN104465606B (zh) 2017-12-01

Family

ID=52911411

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410724260.3A Active CN104465606B (zh) 2014-12-04 2014-12-04 可拆卸、可组装的半导体封装体堆叠结构及其制备方法

Country Status (1)

Country Link
CN (1) CN104465606B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2848357B2 (ja) * 1996-10-02 1999-01-20 日本電気株式会社 半導体装置の実装方法およびその実装構造
US20050037536A1 (en) * 2003-08-12 2005-02-17 Szu Yu Lai Semiconductor packaging structure and method for forming the same
CN101266965B (zh) * 2007-03-15 2010-06-16 卓恩民 半导体封装体堆叠结构及其制法
KR101078743B1 (ko) * 2010-04-14 2011-11-02 주식회사 하이닉스반도체 스택 패키지
CN204303804U (zh) * 2014-12-04 2015-04-29 江苏长电科技股份有限公司 可拆卸、可组装的半导体封装体堆叠结构

Also Published As

Publication number Publication date
CN104465606A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
CN108352355B (zh) 具有预模制双引线框的半导体系统
US5705851A (en) Thermal ball lead integrated package
TWI469309B (zh) 積體電路封裝系統
US9117815B2 (en) Method of fabricating a packaged semiconductor
TWI520240B (zh) 功率型晶片上引線之球柵陣列封裝
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
US20090146272A1 (en) Electronic device
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
CN103915405A (zh) 半导体器件和制造半导体器件的方法
US11410977B2 (en) Electronic module for high power applications
CN105814682A (zh) 半导体装置
CN103426869B (zh) 层叠封装件及其制造方法
JP2001035968A (ja) ボールグリッドアレイを具えるパワー半導体実装パッケージ
JP2013033874A (ja) パワーモジュール
CN101866889B (zh) 无基板芯片封装及其制造方法
CN116487362A (zh) 电子器件的封装结构及其制作方法
CN104465606B (zh) 可拆卸、可组装的半导体封装体堆叠结构及其制备方法
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
KR20170092014A (ko) 반도체 장치 및 이의 제조 방법
TW550713B (en) Package for electronic components and method for forming a package for electronic components
US9129948B2 (en) Semiconductor device and method of assembling same
CN104037096B (zh) 封装装置和制造封装装置的方法
CN215815865U (zh) 一种半导体模块及封装结构
US20240170378A1 (en) Power module package with molded via and dual side press-fit pin

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant