JPS6022347A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPS6022347A JPS6022347A JP13129883A JP13129883A JPS6022347A JP S6022347 A JPS6022347 A JP S6022347A JP 13129883 A JP13129883 A JP 13129883A JP 13129883 A JP13129883 A JP 13129883A JP S6022347 A JPS6022347 A JP S6022347A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- glass
- semiconductor element
- sic
- si3n4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＳｉ中及びＳｉ３Ｎ４からなる半導体素子搭載
用基板に関するもので、熱膨張のミスマツチに起因する
信頼性の低下を極めて少なくシ、かつガラスとのぬれ性
が良好な基板を提供することにある。
用基板に関するもので、熱膨張のミスマツチに起因する
信頼性の低下を極めて少なくシ、かつガラスとのぬれ性
が良好な基板を提供することにある。
一般に半導体素子はろう接又は接着用ペースト材により
基板材料に接着される。この為この基板材料に要求され
る％詐は、半導体素子であるＳｉと熱膨張が一致するこ
とが重要な因子であった。この為、従来、基板材料とし
ては、Ａｌ２Ｏ３が多く用いられてきた。
基板材料に接着される。この為この基板材料に要求され
る％詐は、半導体素子であるＳｉと熱膨張が一致するこ
とが重要な因子であった。この為、従来、基板材料とし
ては、Ａｌ２Ｏ３が多く用いられてきた。
しかしながら、近年、半導体素子の高密度化が進む中で
、素子自体も大型化すると、表１に示すごとり、Ａｌ２
Ｏ３とＳ１素子との熱膨張係数の差が無視できなくなり
、ＡＪ２０Ｂ Ｓｉ 界面に生じる応力が大きくなり、
素子のハクリや破壊が生じることになる。
、素子自体も大型化すると、表１に示すごとり、Ａｌ２
Ｏ３とＳ１素子との熱膨張係数の差が無視できなくなり
、ＡＪ２０Ｂ Ｓｉ 界面に生じる応力が大きくなり、
素子のハクリや破壊が生じることになる。
第 １ 表
そこで、熱膨張係数がＳｉ半導体素子とほとんど一１致
した材料として、表１に示すごとく、Ｓ ｒ Ｃ、Ｓ＋
ＢＮ＋等の材料が考えられる。しかしながら、これら
の材料は、ガラスとのぬれ性が悪く、ガラス封止型半導
体装置や混成集積回路用基板等のガラスペーストを用い
る分野では、その信頼性の低下の面から、はとんど実用
化されていなかった。
した材料として、表１に示すごとく、Ｓ ｒ Ｃ、Ｓ＋
ＢＮ＋等の材料が考えられる。しかしながら、これら
の材料は、ガラスとのぬれ性が悪く、ガラス封止型半導
体装置や混成集積回路用基板等のガラスペーストを用い
る分野では、その信頼性の低下の面から、はとんど実用
化されていなかった。
本発明は、かかるＳｉＣ、Ｓｉ３Ｎ４の欠点を改善する
為になされたもので、ＳｉＣ又はＳ ｉ ３Ｎ４の少な
くとも表面の一部に、ＢＮ、 Ａｊ？２０３ 、Ｙ２Ｏ
３、２Ｍｇ０− ＳｉＯ等のガラスとのぬれ性の良好な
無機物質を被覆し、封止の信頼性を向上したことを特徴
とする半導体表面に０．１〜２０μｎＬ被覆された対ガ
ラスぬれ性良好な無機物質の被覆層とからなることを特
徴とする半導体素子搭載用基板。
為になされたもので、ＳｉＣ又はＳ ｉ ３Ｎ４の少な
くとも表面の一部に、ＢＮ、 Ａｊ？２０３ 、Ｙ２Ｏ
３、２Ｍｇ０− ＳｉＯ等のガラスとのぬれ性の良好な
無機物質を被覆し、封止の信頼性を向上したことを特徴
とする半導体表面に０．１〜２０μｎＬ被覆された対ガ
ラスぬれ性良好な無機物質の被覆層とからなることを特
徴とする半導体素子搭載用基板。
（２）被覆層がＢＮ、 ＡＪ２０Ｂ・Ｙ２Ｏ３および２
Ｍｇ０・Ｓ＋０２ からなる群より選ばれた１種又は２
種以上からなることを特徴とする特許請求の範囲第（１
）項記載の半導体素子搭載用基板。
Ｍｇ０・Ｓ＋０２ からなる群より選ばれた１種又は２
種以上からなることを特徴とする特許請求の範囲第（１
）項記載の半導体素子搭載用基板。
にある。
被覆層の厚さを０．１〜２０μηＬとしたのは、０．１
μ？ｎ未満では、本発明の効果が十分に期待できず、一
方、２０μｍ を越えると、基４反と被覆層での熱膨張
係数の差が問題になシ、被覆層の割れやハガレが生じる
だけでなく、被覆するコストもまだ膨大になってくる為
である。
μ？ｎ未満では、本発明の効果が十分に期待できず、一
方、２０μｍ を越えると、基４反と被覆層での熱膨張
係数の差が問題になシ、被覆層の割れやハガレが生じる
だけでなく、被覆するコストもまだ膨大になってくる為
である。
また、該被覆層の製法としては、真空蒸着、イオンブレ
ーティング、イオンスパッタリング等のＰＶＤ法及びＣ
ＶＤ法、プラズマＣＶＤ法が適当である。
ーティング、イオンスパッタリング等のＰＶＤ法及びＣ
ＶＤ法、プラズマＣＶＤ法が適当である。
第１図は本発明による半導体素子搭載用基板の断面図で
あり１はＳｉＣ又は５ＬＢＮ４のセラミック板であり、
２はガラスとのぬれ性の良好な無機物質の被覆層である
。第２図は本発明による基板を用いたガラス封止型パッ
ケージの一実施例の断面図である。被覆層２を介して封
止用ガラス６が接着され、半導体素子５は、ＳｉＣ又は
５ＩａＮ４の基板ｌ上にメタライス層３、Ａｕ層４を介
して搭載される。
あり１はＳｉＣ又は５ＬＢＮ４のセラミック板であり、
２はガラスとのぬれ性の良好な無機物質の被覆層である
。第２図は本発明による基板を用いたガラス封止型パッ
ケージの一実施例の断面図である。被覆層２を介して封
止用ガラス６が接着され、半導体素子５は、ＳｉＣ又は
５ＩａＮ４の基板ｌ上にメタライス層３、Ａｕ層４を介
して搭載される。
７はボンディングワイヤー、８はリードフレーム。
このように被覆層２は基板１の表面の一部だけにあって
もよい。
もよい。
以下実施例を説明する。
被覆したＳｉＣ基板をイオンブレーティング法で作製し
た。
た。
ＳｉＣ基板は、ＳＬＣ粉末にＢ、Ｃをそれぞれ１％添加
し、２２００°Ｃ１常圧でホットプレス法によシ、作製
したＳｉＣ焼結体を１４ ｍｍ ０×３＋＋ｏｎｔ に
加工したものを用いた。この５ｉＣＯ熱膨張率は３．７
ＸＩＯａｍ／ Ｃｍ・°Ｃであった。
し、２２００°Ｃ１常圧でホットプレス法によシ、作製
したＳｉＣ焼結体を１４ ｍｍ ０×３＋＋ｏｎｔ に
加工したものを用いた。この５ｉＣＯ熱膨張率は３．７
ＸＩＯａｍ／ Ｃｍ・°Ｃであった。
イオンブレーティング法は、次の方法で実施した。
厚相には、Ａｌ２Ｏ３焼結体を用い、電子ビーム加熱に
より蒸発させた。酸素圧５ Ｘ １０− ’ Ｔｏｒｒ
で、高周Ｃ，Ｍ（１３，５６Ｍｌ−１ｚ）１００〜２０
０ Ｗを印加して、蒸発物質の一部をイオン化し基板を
２００°Ｃに加熱して、Ａｌ２Ｏ３を厚さ１．０μｍ’
＄覆した。この上に低融点ガラスを０３朋の厚さにスク
リーン印刷し、４５０℃で１０分間加熱し、焼成したと
ころ、Ａｌ２Ｏ５″Ｍ覆とガラスとの密着性及び、Ａｌ
２Ｏ３被緩とＳｉＣ基板との密着性は、共に良好であっ
た。
より蒸発させた。酸素圧５ Ｘ １０− ’ Ｔｏｒｒ
で、高周Ｃ，Ｍ（１３，５６Ｍｌ−１ｚ）１００〜２０
０ Ｗを印加して、蒸発物質の一部をイオン化し基板を
２００°Ｃに加熱して、Ａｌ２Ｏ３を厚さ１．０μｍ’
＄覆した。この上に低融点ガラスを０３朋の厚さにスク
リーン印刷し、４５０℃で１０分間加熱し、焼成したと
ころ、Ａｌ２Ｏ５″Ｍ覆とガラスとの密着性及び、Ａｌ
２Ｏ３被緩とＳｉＣ基板との密着性は、共に良好であっ
た。
実施例２
大型Ｓｉ半導体素子を搭載するためのＢＮ薄膜を被覆し
た５ｊｑＮ４基板をプラズマＣＶＤ法で作製した。
た５ｊｑＮ４基板をプラズマＣＶＤ法で作製した。
Ｓ ｉ ３Ｎ４基板は、５ｉＢＮ４粉末にＭｇＯを５％
添加し、１７００°Ｃ，５０Ｋｇ／ｄでホントプレス法
により、作製しだＳ’１ＢＮ４焼結体を１４ｍｍ０Ｘ
３ｍ−に加ゴージたものを用いた。このＳｉ３Ｎ４の熱
膨張係数は４．７Ｘ］０−６ｃｍ ／ ｃｍ”ｃ であ
った。プラズマＣＶＤ法は次の方法で実施した。８００
°Ｃに加熱した炉内に、ノースガスＢＣＩＢ ： ３０
ｃｃ ／ｍｉｎキャリヤガスＮＨ３・１５０ ｃｃ／
ｍｉｎ 。
添加し、１７００°Ｃ，５０Ｋｇ／ｄでホントプレス法
により、作製しだＳ’１ＢＮ４焼結体を１４ｍｍ０Ｘ
３ｍ−に加ゴージたものを用いた。このＳｉ３Ｎ４の熱
膨張係数は４．７Ｘ］０−６ｃｍ ／ ｃｍ”ｃ であ
った。プラズマＣＶＤ法は次の方法で実施した。８００
°Ｃに加熱した炉内に、ノースガスＢＣＩＢ ： ３０
ｃｃ ／ｍｉｎキャリヤガスＮＨ３・１５０ ｃｃ／
ｍｉｎ 。
Ｈ２： ７０ｃｃ ／ｍｉｎ流し、高周波（１８，５６
ＭＨｚ ） ３００〜４００Ｗ印加して、上記ガスを化
学反応させ、ＢＮを厚さ１．５μｍ被覆した。この上に
実施例１と同様の方法でガラスを接着させたところ、カ
ラス、ＢＮ膜間及びＢＮ膜Ｓｉ３Ｎ４基板間の密着性は
共に良好であった。
ＭＨｚ ） ３００〜４００Ｗ印加して、上記ガスを化
学反応させ、ＢＮを厚さ１．５μｍ被覆した。この上に
実施例１と同様の方法でガラスを接着させたところ、カ
ラス、ＢＮ膜間及びＢＮ膜Ｓｉ３Ｎ４基板間の密着性は
共に良好であった。
以上説明した如く本発明により、Ｓｌ半導体素子、特に
大型の半導体素子を搭載しても、Ｓｉの割れやハガレを
生じることなく、かつガラスとのぬれ性が良好で十分に
信頼性のある半導体素子搭載用基板が得られた。これに
より、半導体素子の犬型化高消費電力化に十分対応でき
るようになった。また表１に示すごと（ＳｉＣ，Ｓｉ３
Ｎ４は熱伝導度もＭ２Ｏ３よりすぐれており、放熱特性
の点からも本発明は十分に期待できるものである。
大型の半導体素子を搭載しても、Ｓｉの割れやハガレを
生じることなく、かつガラスとのぬれ性が良好で十分に
信頼性のある半導体素子搭載用基板が得られた。これに
より、半導体素子の犬型化高消費電力化に十分対応でき
るようになった。また表１に示すごと（ＳｉＣ，Ｓｉ３
Ｎ４は熱伝導度もＭ２Ｏ３よりすぐれており、放熱特性
の点からも本発明は十分に期待できるものである。
第１図は本発明の実施例の断面図。
第２図、本発明による基板を用いたガラス封止型パッケ
ージ。 ］ ： ＳｉＣ又は５ｊ３Ｎ４．２：無機物質の被覆層
、３：メタライズ層、４：Ａｕ層、５：半導体素子、６
、封止用ガラス、７：ボンディングワイヤー、８：リー
トフンーム。 １ ′八 代理人 弁理士 上 代 哲 司・、：：ｊ−１１’、
’１．：’第１０ 第２０
ージ。 ］ ： ＳｉＣ又は５ｊ３Ｎ４．２：無機物質の被覆層
、３：メタライズ層、４：Ａｕ層、５：半導体素子、６
、封止用ガラス、７：ボンディングワイヤー、８：リー
トフンーム。 １ ′八 代理人 弁理士 上 代 哲 司・、：：ｊ−１１’、
’１．：’第１０ 第２０
Claims (2)
- （１）ＳｉＣ又はＳ ｉ ３Ｎ４よりなる基板と該基板
の表面に０．１〜２０μ７ｎ被覆された対ガラスぬれ性
良好な無機物質の被覆層とからなることを特徴とする半
導体素子搭載用基板。 - （２）被覆層がＢＮ、 Ａ１２０Ｂ 、Ｙ２０ａ およ
び２Ｍｇ０ 。 Ｓ ｒ ０２ からなる群より選ばれた１種又は２種以
上からなることを特徴とする特許請求の範囲第（１）項
記載の半導体素子搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13129883A JPS6022347A (ja) | 1983-07-18 | 1983-07-18 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13129883A JPS6022347A (ja) | 1983-07-18 | 1983-07-18 | 半導体素子搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6022347A true JPS6022347A (ja) | 1985-02-04 |
Family
ID=15054693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13129883A Pending JPS6022347A (ja) | 1983-07-18 | 1983-07-18 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6022347A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203256A (ja) * | 1989-12-29 | 1991-09-04 | Ngk Spark Plug Co Ltd | 半導体装置用窒化珪素質パッケージの製造方法 |
| US7196214B2 (en) | 2004-11-22 | 2007-03-27 | Xerox Corporation | Process for arylamine production |
| US7227034B2 (en) | 2004-11-22 | 2007-06-05 | Xerox Corporation | Process for arylamine production |
| US7390599B2 (en) | 2005-10-11 | 2008-06-24 | Xerox Corporation | Silicon-containing overcoat layers |
| US7402700B2 (en) | 2006-11-28 | 2008-07-22 | Xerox Corporation | Rapid, cost effective method for synthesis of diarylamine compounds |
| US7524596B2 (en) | 2006-11-01 | 2009-04-28 | Xerox Corporation | Electrophotographic photoreceptors having reduced torque and improved mechanical robustness |
| US7541483B2 (en) | 2005-03-31 | 2009-06-02 | Xerox Corporation | Process for arylamine production |
| US7576240B2 (en) | 2006-04-26 | 2009-08-18 | Xerox Corporation | Arylamine processes |
| US7713499B2 (en) | 2006-04-28 | 2010-05-11 | Xerox Corporation | Fluidized bed reaction apparatus and methods for using the same |
| US7718825B2 (en) | 2006-03-28 | 2010-05-18 | Xerox Corporation | Arylamine process |
| US7851113B2 (en) | 2006-11-01 | 2010-12-14 | Xerox Corporation | Electrophotographic photoreceptors having reduced torque and improved mechanical robustness |
-
1983
- 1983-07-18 JP JP13129883A patent/JPS6022347A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203256A (ja) * | 1989-12-29 | 1991-09-04 | Ngk Spark Plug Co Ltd | 半導体装置用窒化珪素質パッケージの製造方法 |
| US7196214B2 (en) | 2004-11-22 | 2007-03-27 | Xerox Corporation | Process for arylamine production |
| US7227034B2 (en) | 2004-11-22 | 2007-06-05 | Xerox Corporation | Process for arylamine production |
| US7541483B2 (en) | 2005-03-31 | 2009-06-02 | Xerox Corporation | Process for arylamine production |
| US7390599B2 (en) | 2005-10-11 | 2008-06-24 | Xerox Corporation | Silicon-containing overcoat layers |
| US7718825B2 (en) | 2006-03-28 | 2010-05-18 | Xerox Corporation | Arylamine process |
| US7576240B2 (en) | 2006-04-26 | 2009-08-18 | Xerox Corporation | Arylamine processes |
| US7713499B2 (en) | 2006-04-28 | 2010-05-11 | Xerox Corporation | Fluidized bed reaction apparatus and methods for using the same |
| US7524596B2 (en) | 2006-11-01 | 2009-04-28 | Xerox Corporation | Electrophotographic photoreceptors having reduced torque and improved mechanical robustness |
| US7851113B2 (en) | 2006-11-01 | 2010-12-14 | Xerox Corporation | Electrophotographic photoreceptors having reduced torque and improved mechanical robustness |
| US7402700B2 (en) | 2006-11-28 | 2008-07-22 | Xerox Corporation | Rapid, cost effective method for synthesis of diarylamine compounds |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5815241A (ja) | 半導体装置用基板 | |
| JPS63314855A (ja) | セラミツクパツケ−ジ | |
| JPH05504933A (ja) | 窒化アルミニウム基板への銅の直接結合 | |
| JPS6022347A (ja) | 半導体素子搭載用基板 | |
| JPH03211860A (ja) | 半導体パッケージ | |
| JPS6126231A (ja) | 金属‐セラミツク複合素子およびその製法 | |
| EP0113088A2 (en) | Substrate for mounting semiconductor element | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| JPS62216979A (ja) | ガラス層を有する窒化アルミニウム焼結体並びにその製造方法 | |
| JPS59115544A (ja) | 半導体素子搭載用基板 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JP2001118960A (ja) | 電気絶縁膜付炭素基金属複合材基板 | |
| JPH02153883A (ja) | 高熱伝導性基板およびその製造方法 | |
| JPS63229843A (ja) | 複合セラミツクス基板 | |
| JPS61288447A (ja) | 半導体素子塔載用基板 | |
| JPS62182182A (ja) | 金属化面を有する窒化アルミニウム焼結体 | |
| JP2001244586A (ja) | セラミック回路基板 | |
| JPS63122253A (ja) | 半導体パツケ−ジ | |
| JPS6057993A (ja) | 半導体素子塔載用回路基板 | |
| JP2536612B2 (ja) | 放熱性のすぐれた半導体装置用基板の製造方法 | |
| JPS63318760A (ja) | 高放熱性絶縁基板 | |
| JPS60107845A (ja) | 半導体用回路基板 | |
| JPH03177382A (ja) | 窒化アルミニウム基板の表面改質方法 | |
| JP3293964B2 (ja) | セラミックスとシリコン板との接合方法 | |
| JPS61102744A (ja) | 半導体装置用基板およびその製造法 |