JPS62122152A - 半導体装置用基板の製造方法 - Google Patents

半導体装置用基板の製造方法

Info

Publication number
JPS62122152A
JPS62122152A JP26207385A JP26207385A JPS62122152A JP S62122152 A JPS62122152 A JP S62122152A JP 26207385 A JP26207385 A JP 26207385A JP 26207385 A JP26207385 A JP 26207385A JP S62122152 A JPS62122152 A JP S62122152A
Authority
JP
Japan
Prior art keywords
layer
thickness
substrate
metal plate
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26207385A
Other languages
English (en)
Inventor
Kazunao Kudo
和直 工藤
Hirohiko Ihara
井原 寛彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP26207385A priority Critical patent/JPS62122152A/ja
Publication of JPS62122152A publication Critical patent/JPS62122152A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置用基板、特に半導体素子の発生す
る熱を効率よく放熱でき、しかも高い電気絶縁性を有す
る半導体素子搭載用基板の製造法に関するものである。
従来の技術 半導体装置、これらを利用する装置、機器では、半導体
素子、抵抗器類、コイル類等における発熱のために複雑
な熱系を構成するが、このような熱は各柿熱伝導様式、
例えば熱伝導、熱輻射、対流等により装置外に放出され
ることになる。
一般に、半導体素子には特性上並びに信頼性の点から最
大限許される温度(最高許容温度)があり、また、雑音
余裕の点から素子内あるいは素子相互間の温度差にも許
容範囲が存在する。
従って、これら素子等を安定かつ信頼性よく動作させる
べく、最良の熱設計を行うことは、半導体装置等の設計
、製作において極めて重要である。
更に、近年、半導体素子の高速化、高密度化、大型化の
動向がみられ、それに伴い半導体素子の発熱量の増大が
大きな問題となっている。そこで、半導体装置用基板に
ついても、放熱性の改良、即ち基板全体としての板厚方
向の熱伝導性のより一層の改良が要求されている。その
ために、半導体装置用基板については、同時に高い電気
絶縁性と、高い放熱性とを有することが要求されること
になる。
しかるに、従来使用されていた半導体装置用基板は、い
ずれも前記2つの特性を同時に満足し得るものではなか
った。例えば、安定な電気絶縁性を有するという理由か
ら、A1゜03.2Mg○・3102等の焼結セラミッ
クが広く利用されているが、このようなセラミックは絶
縁性においては満足できるものの、熱伝導性に劣り、放
熱性の要求を満足するものではなかった。また、一部に
おいては、\!J、 Mo、 [:u等の高熱伝導性金
属材料が半導体装置用基板として使用されている。しか
しながら、これら金属材料は本来導電性材料であるため
に、電気絶縁性において問題であり、半導体装置の設計
使用上、大きな制約を受ける。更に、電気絶縁性とある
程度の放熱性とを併せ持つことから、一部においてBe
Oの使用が試みられていたが、高価でありかつ毒性を有
することから、広く利用されるには至っていない。
以上の欠点を解消するために、熱伝導性良好な金属板と
、ガラスやセラミックなどの電気絶縁性良好な無機物質
とを組合せた複合材を利用する試みもなされている。し
かしながら、これらを以下に示すような一般的な方法で
複合化した場合には、目的とする、充分に高い電気絶縁
性と放熱性とを併せもつ基板をt尋ることは極めて困難
であると思われる。
即ち、例えば、上記一般的方法の1つとして、スクリー
ン印刷法により金属板をガラスで被覆することが考えら
れる。しかし、このスクリーン印刷法でピンホールのな
い充分な電気絶縁性を有するガラス層を形成するために
は、該ガラス層の厚さを15μm以上で形成する必要が
あり、このような厚さは複合化基板の放熱性を著しく損
うことになる。
また、ロー付けにより複合化する場合には、予めセラミ
ック薄板を作製する必要があるが、セラミック板を20
μm以下の厚さで作製することは、現状では技術的に不
可能であり、やはり高い放熱性を付与することはできな
い。逆に、ロー付は層にブローホールが形成される恐れ
があり、そのために熱伝導性は更に低下される可能性が
ある。
更に、プラズマ溶射法で金属板に無機物質を被覆する場
合にも、高い放熱性を有する基板を得ることは難しい。
即ち、この方法によって形成される被覆層は表面粗さの
度合が大きく、また、該層自体が多孔質であるので、充
分な電気絶縁性を確保するためには被覆層の厚さを30
μm以上とする必要があり、この要求を満たそうとすれ
ば放熱性が犠牲にされることになり、逆に、放熱性を維
持しようとすれば、絶縁性が不十分となる。
また、金属板の表面を酸化処理することにより、酸化物
からなる電気絶縁層を形成する試みもなされているが、
この種の金属板として一般に用いられているCu、 N
i、 Fe5A1等の酸化物層は、−電気絶縁性に劣る
ため、好ましくない。というのは、前記金属の中で、C
u、 Ni、 Feの場合には、これら酸化物自体の電
気絶縁性が劣ることによるものであり、また八1の場合
にあっては、一定の放熱性を確保するために、アルマイ
ト層の厚さを10μm以下に抑える必要があるが、アル
マイト層が多孔質であるために、10μm以下の厚さで
は充分な電気絶縁性を維持できないためである。
このような状況の下で、熱伝導性良好な金属板の表面に
、物理的蒸着法(PVD法)または化学的蒸着法(CV
D法)によって電気絶縁性無機物質の薄層を形成するこ
とが提案されている。この気相法により形成される薄層
は(i)緻密であり、そのため薄くても電気絶縁性を維
持する、および(ii)金属板と被覆層としての無機物
質とを任意に選択し、組合せることができる、などの特
徴を有しており、金属板としてNi、 CuSAl ;
各種高熱伝導性Cu合金、Cuクラッドステンレス、銅
タラッドコバール、MOもしくはWを主体とする焼結体
などを、また熱伝導性のよい無機物質としてBN、八1
□03、AI N、S+ C,513N4、 Y2O3
、2Mg0  ・5102、ダイヤモンドなどを使用し
た例が多数報告されている。
このような気相蒸着法により、半導体装置用基、兼とし
て放熱性並びに電気絶縁性両者を併せ備えた優れた製品
を作製できるに至ったが、このものも、IC実装後の長
寿命試験の結果、以下のような改善すべき問題を内包し
ていることがわかった。
即ち、PVD法やCVD法により形成された被覆層は、
一般に金属板との密着性においては満足であるが、熱サ
イクルテスト(−65℃での冷却と125℃での加熱と
を繰返すことによるテスト)などによる長寿命テストで
は、該密着性が低下することがわかった。これは、金属
板表面において、蒸着物質と基板とが初期テストでは問
題を生じない程度の強さの金属結合を形成していたこと
によるものと思われる。
更に、高温、高温条件下では水分、イオン化した導電性
材料などにより絶縁不良が発生することもわかっており
、これは気相蒸着により得られる被覆層が下地金属基板
表面の凹凸により、膜厚が不均一となり、薄い部分から
水や導電性材料のイオンが浸入したり、また気相膜が一
定の方向性をもって成長するために、その結晶粒に沿っ
て上記物質が浸入するためであると考えられる。
発明が解決しようとする問題点 以上詳しく述べたように、半導体装置の設計・製作にお
いては、その高速化、高密度化等の指向がみられ、それ
に伴って発熱量の増大の問題が新たに出現したが、これ
は素子の高速化、高密度化と平行して解決すべき重要な
課題である。そこで、特に半導体装置用基板については
、高い電気絶縁性と高い放熱性とを併せ持つことが要求
されるようになってきた。しかしながら、従来公知のも
のはいずれもこれら2つの要求を同時に満足するもので
はなく、また、各種改善策も試みられたが、一方の特性
を改善しようとすれば他方の特性が阻害されることとな
るなど、いままでのところ前記要求に合致する特性の半
導体装置用基板は知られていない。
尚、蒸着法により上記両物性を併せ持つ基板を得ること
も提案されているが、このものも長寿命テストにおいて
金属板と蒸着膜との結合強度が不十分であることが見出
され、実用上の信頼性を達成するには至っていない。
このような情況の下で、本発明者等は既に、予め熱伝導
性良好な金属板の表面および側面を、乾式または湿式で
アルミナ粉を衝突させて研摩すると同時に、該表面およ
び側面に0.5μmJa下の厚さでアルミナ層を形成し
、ついで該アルミナ層上に気相蒸着により絶縁物質の被
覆層を2〜15μmの厚さに形成することを特徴とする
半導体装置用基板の製造方法を開発し既に特願昭59−
225464号として出願している。
更に、上記の高温、高、湿条件下での絶縁不良の問題を
解決するために、気相膜としての絶縁体層上に薄い絶縁
性樹脂層を設けた基板を開発し、同様に特願昭60−9
478号として出願している。
しかしながら、その後の研究により、アルミナを2〜1
5μm気相蒸着し気相縁体層を得る際に、一定の比較通
商い蒸着速度で一度に成膜すると十分な絶縁が取れない
場合が多いという問題があった。これは気相法により成
膜する場合、気相膜が柱状晶的に析出し、その角の部分
でピンホールが発生し易いことによるものと思われる。
この点を説明するために、添付第3図に気相膜の柱状晶
的析出状態を模式的に示した。第3図から明らかな如く
、基板1上に成長するAl2O3粒子2(柱状晶)間に
ピンホール3が形成され、これは一旦発生すると埋まら
ず貫通状態となり、このピンホール3部分からリークが
発生することになり、良好な絶縁性を確保することが困
難となる。
そこで、このようなピンホールの形成に基くリークの発
生の問題を解決し、信頼性の高い絶縁層を有する半導体
装置用基板を開発することは、上記のように高速化、高
密度化の図られた半導体素子の安定性並びに信頼性を保
証する上で重要である。また、このような基板の開発に
対する大きな要望がある。
そこで、本発明の目的は半導体素子の発する熱を効率良
く放出し得、しかも電気絶縁性に優れ、ピンホールの存
在に基くリークの発生を示さない良好な特性の半導体装
置搭載用基板の新しい製造方法を提供することにある。
また、熱伝導性金属板と気相膜との密着性を改善し、放
熱性、電気絶縁性両者に優れると共に熱応力に対しても
安定な半導体装置用基板の製造方法を提供することも本
発明の重要な目的の1つである。更に、別の目的は高温
・高温条件下での使用に対しても、絶縁不良を生ずるこ
となしに高い信頼性を維持し僻る同様な基板の製造法を
提供することにある。
問題点を解決するための手段 本発明者等は半導体装置搭載用基板の上記のような現状
に鑑みて、目的とする基板を開発すべく(重々検討、研
究した結果、基板に電気絶縁性並びに放熱性を付与する
ために熱伝導性の高い無機絶縁物質を気相法で形成し、
その際成膜の途中で堆漬層の熱処理を行うことが有利で
あることに着目し、また蒸着層と金属板との密着性の問
題を解決するためにはこれらの間にアルミナ薄膜を介在
させることが有利であることを見出し、本発明を完成し
た。
即ち、本発明の方法は熱伝導性良好な金属板の表面に気
相蒸着法で絶縁性無機物質の被覆層を2〜15μmの厚
さで形成することにより、半導体装置用基板を製造する
方法であって、まず上記絶縁性無機物質を蒸着速度0.
1μm/分以上で1〜10μm厚蒸着し、次いで600
℃以上の温度にて熱処理を行った後、任意の蒸着速度で
更に1〜5μm厚該絶縁物質を蒸着することを特徴とす
る。
本発明の方法において、前記金属板としてはCuおよび
その合金;Alまたはその合金;[uおよびその合金と
A1合金とのクラッド;低熱膨張係数を有する合金、例
えばMoもしくはWの合金:MoまたはWなどの粉末合
金(Cu、 Al、Slを含んでいてもよい)、例えば
Cu−15〜20%Mo(またはW)などを例示するこ
とができる。
また、前記絶縁性無機物質としては代表的な例としてA
1゜03を挙げることができる。
本発明において有利に使用できる無機物質の薄膜形成法
としては、電子ビーム蒸着、イオンブレーティングなど
のPVD法並びに各種CVD法、例えばプラズ7CVD
、光CV D 、 M O(lletal −orga
nic) CV Dなどを挙げることができる。
また、本発明の方法によれば熱伝導性良好な金属板に、
予め湿式または乾式でアルミナ粉末を衝突させることに
より、その表面並びに側面を研摩すると共に、厚さ0.
5μm以下のアルミナ層を形成することにより、該金属
板と後に堆積される絶縁性無機物質との密着性を改善す
ることもでき、これによって熱応力に対しても安定な基
板を得ることができる。
このアルミナ粉による金属板表面の研摩並びにアルミナ
層の形成はショツトブラスト機等を使用する乾式法並び
にAl2O3粉の分散液中に被加工基板を装入し、回転
させて遠心力により研摩・アルミナ層形成を行う湿式法
(バレル法)などを利用することにより実施される。
庇月 半導体装置搭載用の基板においては、放熱性と電気絶縁
性の両者の点で満足できるものでなければならない。そ
こで、本発明者等は既に熱伝導性良好な金属板と、アル
ミナ薄膜層を介して気相蒸着法により堆積された所定膜
厚の絶縁体層とで構成された基板を提案した。しかしな
がら、気相膜特有の成長機構から、ピンホールの形成が
避けられず、該ピンホール部で発生するリークのために
十分な絶縁性が確保し得なかった。
気相膜はその成長に方向性があり、そのために柱状晶的
に析出し、その角の部分においてピンホールが形成され
る(第3図参照)。このピンホールは一旦形成されてし
まうと蒸着操作中に埋込まれることがなく最後まで残さ
れることになる。このような堆積膜のX−線回折測定に
よれば、この気相膜は結晶性に乏しいアモルファス状結
晶になっていることがわかっている。
即ち、一般に基板表面に付着した原子は直ちに静止する
わけではなく、表面上でマイグレートし、比較適安定な
エネルギー状態を占める位置で静止し、核となり、次い
でこれが大きな島状の集団に成長し、堆積が進むにつれ
て島同士が合体し、基板表面上の空間が埋められるとい
った機構で成膜される。しかしながら、依然として成長
には方向性があり、上記のように柱状晶状になると共に
合体しなかった高量にピンホールが形成されることにな
るものと思われる。
ところで、このピンホールの問題は本発明の方法に従っ
て一旦所定厚さで成膜した後大気中もしくは真空中で6
00℃以上の温度、好ましくは650〜900℃の温度
にて10分以上加熱することにより解決できる。このよ
うな熱処理により、柱状晶的に析出されたアモルファス
状態の絶縁体層が再結晶化されて結晶質アルミナに転化
される。この際に一旦柱状晶的に析出した成分の再配列
が生じピンホールが解消されることになる。
かくしてピンホールが解消された第1絶縁体堆積膜上に
、所定の絶縁耐圧を達成するのに必要とされる厚さとす
るために第2絶縁体層が堆積される。これは既に下層に
おいてピンホールが解消されており、また第2層の厚さ
はそれ程厚くないので蒸着速度には特に制限はなく、絶
縁体層全体の厚さを所定の厚さとするのに必要な厚さで
自由に成膜できる。一方、第1層目の厚さは臨界的であ
り、5μmに満たない場合にはピンホールの解消が十分
に行えず、所定の膜厚とするために第2回目に多量の絶
縁体を堆積しなければならないので、ピンホールの除去
は不完全となり、また第1層目を8μmを越える厚さと
した場合には、ピンホールが大きくなりすぎて後の熱処
理による絶縁体の再配列が不十分であり、完全にピンホ
ールを埋めることができず、また得られる絶縁体層表面
に多数の凹凸が存在することとなり、これは後の堆積に
よっても解消できず、絶縁体層の厚さのバラツキが生じ
、薄い部分で絶縁破壊などが生ずる可能性もあり好まし
くない。
本発明の方法において、熱処理温度は重要であり、60
0℃に満たない温度下で熱処理した場合には再結晶化は
生じず、従ってピンホールの修復は期待できない。一方
、上限は高温度とすればする程経済適に不利となるが、
900℃、特に1.000℃以上で熱処理する場合には
薄膜が逆に脆弱化する等の欠点があり望ましくない。ま
た、この熱処理は、十分な構成4分の再配列を期待する
ためには最低10分程度必要である。
本発明の方法における上記のようなピンホール解消の機
構は添付第1図を参照することにより更によく理解でき
るであろう。第1図(a)のように、基板10上に設け
られた第1層目の絶縁体気相膜11は柱状晶状に析出し
ており、これは上記のような所定条件下での熱処理によ
って析出層の構成4分が再配列し、これはピンホールを
除去する方向に作用すると共に、第1図(a)の場合と
は異る結晶方位を示す。その結果、第1図ら)に示した
ように、柱状晶11の角部が修復されてピンホール12
が埋められ、この際に残される第1層目の表面の凹凸は
第2回目の堆積操作によって、絶縁層13を形成するこ
とにより第1図(C)に示すように修復される。
また、本発明の方法によれば金属板と堆積膜との密着性
をこれらの間にアルミナ層を介在させることによって改
善し、得られる基板の熱応力に対する安定性を確保する
こともできる。
前記介在層としてのアルミナ薄膜の厚さは0.5μm以
下、好ましくは0.05〜0.3μmの範囲とすること
が必要であり、この条件がみたされない場合には、所定
の金属板と被覆層との密着性を確保することができない
。即ち、0.5μmを越えた場合、特に1μm以上にも
なると、アルミナ粉の衝突により(Itられる膜は脆弱
であり、jAIJ離し易く、また0、05μmにZlに
だない場合、特に0.02μm以下になると金属板表面
は局部的にアルミナ薄膜が形成されない部分を包含する
ことになり、逆に密着性が悪くなる。
更に、このショツトブラスト等による下地処理は、アル
ミナを用いることが重要であり、例えば10〜20%の
lAg0やS io 2を混合したアルミナ粉もしくは
5102粉末のみによるショツトブラストも実施してみ
たが、密着性は従来のものよりも更に低下してしまうこ
とが確認された。
一方、無機絶縁層は各種PVD、CVD法により形成す
ることが可能であるが、中でも特にイオンブレーティン
グ法を利用することが有利である。
その理由は、この方法によれば極めて微細な析出粒子に
よる膜を形成することができ、従って極めて緻密な層を
形成し得るからである。
この被覆層の厚さは、前記の如く2〜15μm1好まし
くは5〜10μmの範囲とすることが必要である。即ち
、被覆層の厚さが15μmを越える場合には、膜が剥離
し易くなり、一方2μmに満たない場合には、特に1μ
m以下では基板の電気絶縁性を保証できなくなる。
また、基板波の耐食性を確保する目的で、下地処理前に
金属板全面にNi、 Au等のメッキを施すことも有利
であり、これによって金属板と被覆層との密着性は何等
阻害されることはない。
このメッキ層の形成は公知の各種方法により実施するこ
とができ、特に制限されず、例えば蒸着法、浸漬法等を
挙げることができる。
更に、かくして形成した無機絶縁体層上に薄い−(1μ
m以下が好ましい)絶縁性樹脂膜を形成して、高温、高
湿度環境下での絶縁劣化の問題を解決する態様も勿論本
発明の範囲内にはいる。このような砲綴性樹脂層用の材
料としてはシリコン系(樹脂、エポキシ系樹脂、ポリイ
ミド系樹脂、あるいはBN、SiC,AIN、ダイヤモ
ンドなどの高熱伝導性無機材料の微粒子(径:〜数μm
)を分散させた上記樹脂などであり得る。尚、これらの
微粒子は下層の無代絶縁層表面の凹部に入ることになる
かくして、半導体搭載用の、電気絶縁性並びに放熱性両
者において浸れ、しかも密着強度の高い耐熱応力性良好
な基板を提供することができる。
実施例 以下、実施例により本発明の半導体装置搭載用基板の製
造法を更に具体的に説明すると共に、本発明の方法によ
り得られる基板の効果を、参考例の結果と対比させて立
証する。
実施例1および2 金属板として、Cu扮とMo粉との混合物の焼結体[C
u−20%Mo]を用い、この焼結体の表面にショツト
ブラスト機により連続的に5m/分の速度で焼結体を送
りながら10〜30μmφのアルミナ粉を空気圧3〜5
Kg/cnfで1〜5分間衝突させ、該表面を研摩する
と共に0.2μm厚のアルミナ層を有するサンプルを形
成した。次いで、上記焼結体をメタクレン洗浄した後゛
、蒸着物質としてA1゜03を用い、電子ビーム加熱に
より蒸着させた。蒸着は酸素圧5 X 10−’Tor
rで、高周波電力100直13.56MHz)を印加し
て蒸着物質の一部をイオン化させ、基板温度を200℃
〜400℃とし、以下の第1表に示した蒸着速度で同様
に第1表に示すような厚さのアルミナ被覆層を2度に亘
り堆積した。また、これら蒸着操作の間に第1表に示し
た温度、時間で熱処理したくサンプル1および2)。
参考例1および2、従来例1および2 実施例1および2と同様に操作した。ただし、アルミナ
層の蒸着速度並びにその膜厚および熱処理温度、時間は
第1表に示した値とした(サンプル3および4)。
また、熱処理をせず、しかも蒸着を1度で行う従来法を
も同様に実施し、得られた結果を第1表に併せて示した
くサンプル5および6)。
以上の如くして作製した各サンプルにつき、第2図に示
すような方法で、即ち得られたサンプルSのA I 2
03層14上にAgペースト15を10μmの厚さで塗
布し、抵抗測定器Rで電気抵抗値を測定し、結果を第1
表に示した。
発明の効果 以上詳しく説明したように、本発明の方法によれば、熱
伝導性良好な金属板上への絶縁物質の堆積操作を2回に
分け、それらの間に熱処理工程を介在させることにより
、第1回目の堆積後得られた柱状品状の析出物を熱処理
し、その角部の修復を行ってピンホールを埋込み、次い
で第2回目の堆積操作により所定の絶縁体膜厚を確保す
ると共に、残留する表面の凹凸を除去することができ、
その結果従来のこの種の半導体装置用基板においてみら
れた、ピンホールの存在に基くリークなどの絶縁不良の
問題がほぼ完全に解決され、薄い膜厚で高い電気抵抗を
得ることが可能となった。
従って、本発明の方法により得られる半導体装置搭載用
基板は、高い放熱性と良好な電気絶縁性とを併せ持つ理
想的な製品であるといえる。この基板は最近の動向であ
る高速動作化、高S積化等が図られた半導体デバイスの
高い発熱格の問題を解決するものと期待され、集積回路
(IC)パッケージ材料、ハイブリッドIC基板、マザ
ーボ−ド基板などとして広く利用し得るものであり、半
導体装置の信頼性を大巾に向上させる°ものである。
【図面の簡単な説明】
第1図(a)〜(C)は本発明の詳細な説明するための
模式的な図であり、 第2図は基板の電気抵抗の測定法を説明するための概略
図であり、 第3図は従来の基板の欠点を説明するための模式的な図
である。 (主な参照番号) 1・・金属板、     2・・Al2O3粒子、3・
・ピンホール、10・・金属板、 11・・絶縁体気相膜、 12・・ピンホールが埋められた柱状晶、13・・第2
絶縁体堆積層、

Claims (8)

    【特許請求の範囲】
  1. (1)熱伝導性良好な金属板の表面に気相蒸着法で絶縁
    性無機物質の被覆層を2〜15μmの厚さで形成するこ
    とにより、半導体装置用基板を製造する方法において、 まず、上記無機物質を蒸着速度0.1μm/分以上で1
    〜10μm厚蒸着し、次いで600℃以上の温度にて熱
    処理を行った後、任意の蒸着速度の下で1〜5μm厚蒸
    着することを特徴とする上記半導体装置用基板の製造方
    法。
  2. (2)前記熱処理を650℃〜900℃の範囲内の温度
    下で10分以上実施することを特徴とする特許請求の範
    囲第1項記載の方法。
  3. (3)上記無機絶縁層がAl_2O_3であることを特
    徴とする特許請求の範囲第1項または第2項記載の方法
  4. (4)上記気相蒸着法が物理的蒸着法および化学的蒸着
    法からなる群から選ばれる1種であることを特徴とする
    特許請求の範囲第3項記載の方法。
  5. (5)上記熱伝導性良好な金属板が銅およびその合金;
    アルミニウムおよびその合金;銅およびその合金とアル
    ミニウム合金とのクラッド;低熱膨張合金; Mo、W
    、Cu、Al、Siの粉末合金からなる群から選ばれる
    1種であることを特徴とする特許請求の範囲第4項記載
    の方法。
  6. (6)前記金属板の表面および側面を、乾式または湿式
    にてアルミナ粉を衝突させて研摩すると共に、該金属板
    の表面および側面に0.5μm以下の厚さでアルミナ層
    を形成した後、前記無機絶縁層の形成操作を行うことを
    特徴とする特許請求の範囲第5項記載の方法。
  7. (7)上記アルミナ層の厚さが0.05〜0.3μmの
    範囲内にあることを特徴とする特許請求の範囲第6項記
    載の方法。
  8. (8)前記金属板を、前記アルミナ粉による研摩被覆処
    理する前に耐食性金属でメッキする工程を含むことを特
    徴とする特許請求の範囲第6項または第7項記載の方法
JP26207385A 1985-11-21 1985-11-21 半導体装置用基板の製造方法 Pending JPS62122152A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26207385A JPS62122152A (ja) 1985-11-21 1985-11-21 半導体装置用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26207385A JPS62122152A (ja) 1985-11-21 1985-11-21 半導体装置用基板の製造方法

Publications (1)

Publication Number Publication Date
JPS62122152A true JPS62122152A (ja) 1987-06-03

Family

ID=17370652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26207385A Pending JPS62122152A (ja) 1985-11-21 1985-11-21 半導体装置用基板の製造方法

Country Status (1)

Country Link
JP (1) JPS62122152A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285347A (ja) * 1990-03-31 1991-12-16 Nippon Avionics Co Ltd ハイブリッドicおよび金属容器
WO1996024163A1 (en) * 1995-02-01 1996-08-08 The Whitaker Corporation Process for producing a glass-coated article and article produced thereby
WO2023190661A1 (ja) * 2022-04-01 2023-10-05 日東電工株式会社 積層体、放熱基板および積層体の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03285347A (ja) * 1990-03-31 1991-12-16 Nippon Avionics Co Ltd ハイブリッドicおよび金属容器
JPH071786B2 (ja) * 1990-03-31 1995-01-11 日本アビオニクス株式会社 ハイブリッドicおよび金属容器
WO1996024163A1 (en) * 1995-02-01 1996-08-08 The Whitaker Corporation Process for producing a glass-coated article and article produced thereby
US5639325A (en) * 1995-02-01 1997-06-17 The Whitaker Corporation Process for producing a glass-coated article
WO2023190661A1 (ja) * 2022-04-01 2023-10-05 日東電工株式会社 積層体、放熱基板および積層体の製造方法

Similar Documents

Publication Publication Date Title
EP0355998B1 (en) Glass ceramic substrate having electrically conductive film
US6122159A (en) Electrostatic holding apparatus
EP0187706B1 (en) A method of coating an organic substrate with a metal
US5276423A (en) Circuit units, substrates therefor and method of making
JPH02263445A (ja) 窒化アルミニウム基板およびそれを用いた半導体装置
JPS62122152A (ja) 半導体装置用基板の製造方法
RU2384027C2 (ru) Способ изготовления микросхем
US5250327A (en) Composite substrate and process for producing the same
JPH0679444B2 (ja) 電気皮膜
JPS63124555A (ja) 半導体装置用基板
JPH07283499A (ja) 電子部品用複合基板
JPS61102744A (ja) 半導体装置用基板およびその製造法
RU2454841C2 (ru) Схемная подложка
JP2761112B2 (ja) 絶縁層付き金属基板およびその製造方法
JP2984116B2 (ja) 半導体素子搭載基板
JPS62117350A (ja) 半導体装置用基板の製造方法
JP2960644B2 (ja) 表面処理された窒化アルミニウム基材
JPS6130042A (ja) 半導体素子搭載用基板
JPH0786379A (ja) 半導体製造用サセプタ
JPS5848954A (ja) テ−プキヤリア型ic用基板
JPS60245153A (ja) 半導体装置用高電気絶縁性基板
JP2761107B2 (ja) 絶縁層付き金属基板の製法
JPS63285941A (ja) 電子回路基板,電子回路基板の製造方法及び電子回路装置
JPS62254450A (ja) 絶縁基体とその製造方法
JPS6214445A (ja) エレクトロニクス部品用複合材料