JPS6130042A - 半導体素子搭載用基板 - Google Patents
半導体素子搭載用基板Info
- Publication number
- JPS6130042A JPS6130042A JP15184084A JP15184084A JPS6130042A JP S6130042 A JPS6130042 A JP S6130042A JP 15184084 A JP15184084 A JP 15184084A JP 15184084 A JP15184084 A JP 15184084A JP S6130042 A JPS6130042 A JP S6130042A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- substrate
- thickness
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ、産業上の利用分野
この発明は半導体素子搭載用の基板、特に高放熱性で且
つ電気絶縁性、耐蝕性に優れた基板に関するものである
。
つ電気絶縁性、耐蝕性に優れた基板に関するものである
。
口、従来技術
従来から半導体素子を搭載する基板としてはセラミック
系のものが多く用いられている。しかし近来ＩＣ素子の
高密度化、高速度化に伴い半導体搭載用基板としてはＡ
ＪｚＯａセラミック系のものより高放熱性のものが要求
されるようになってきた。
系のものが多く用いられている。しかし近来ＩＣ素子の
高密度化、高速度化に伴い半導体搭載用基板としてはＡ
ＪｚＯａセラミック系のものより高放熱性のものが要求
されるようになってきた。
高放熱性を目的とした電気絶縁性の半導体素子搭載用基
板としてＡ１２０ｇセラミック系でなく次ぎのような金
属系のものが提案されている。
板としてＡ１２０ｇセラミック系でなく次ぎのような金
属系のものが提案されている。
■ Ｃｕ板あるいはＣｕ合金板にＡＩ！２０３薄板を張
り合わせたもの ■ Ａｌ板の表面をアルマイト処理して電気絶縁性を付
与したもの ■ ＢｅＯを用いたもの しかしながら■のタイプではＡＪ２０３薄板が１００μ
ｍ以下の厚さの板が得られず、従って薄板が熱伝導に対
するバリア（障壁）となり、十分な熱伝導性が得られな
い。またＣｕの熱膨脹係数も半導体素子基板より大きい
。■タイプのものはアルマイト処理で得られるＡＩ！Ｏ
層が多孔質であるため十分な電気絶縁性が得られないば
かりか、金属ＡＩ！の熱膨脹係数が８ｉ、ＧａＡＳ等の
半導体素子に比し大きすぎるため大型の半導体素子を搭
載すると熱膨脹係数のミスマツチ（差）により素子の割
れやクラックが生ずる等の欠点がある。■タイプのもの
は高価であり、且っＢｅＯが毒性を有する欠点がある。
り合わせたもの ■ Ａｌ板の表面をアルマイト処理して電気絶縁性を付
与したもの ■ ＢｅＯを用いたもの しかしながら■のタイプではＡＪ２０３薄板が１００μ
ｍ以下の厚さの板が得られず、従って薄板が熱伝導に対
するバリア（障壁）となり、十分な熱伝導性が得られな
い。またＣｕの熱膨脹係数も半導体素子基板より大きい
。■タイプのものはアルマイト処理で得られるＡＩ！Ｏ
層が多孔質であるため十分な電気絶縁性が得られないば
かりか、金属ＡＩ！の熱膨脹係数が８ｉ、ＧａＡＳ等の
半導体素子に比し大きすぎるため大型の半導体素子を搭
載すると熱膨脹係数のミスマツチ（差）により素子の割
れやクラックが生ずる等の欠点がある。■タイプのもの
は高価であり、且っＢｅＯが毒性を有する欠点がある。
これらの欠点を解消するものとして近年熱膨脹係数が１
０ Ｘ １０ ｃｍ／ｃｍ℃以下である金属板の表面に
気相法によりセラミック層をコーティングした基板が提
案された。この方法であると、セラミック層は２０μｍ
以下であり、従って熱伝導のバリアとはならず且つ金属
板の熱膨脹係数が１０×１０＝ｃｍ／ｃｍ ’Ｃ以下で
半導体素子及びコーティングするセラミックのそれに近
似しているので半導体素子やセラミック層に割れやクラ
ックが生じることがない。熱膨脹係数が１０ Ｘ １０
ｃｍ／ｃｍ ’Ｃ以下の金属板の材料としては熱膨脹
係数の小さな合金、Ｗ、ＭＯｌＴａ等の金属やそれらの
金属の粉末焼結体に熱伝導率の大きな金属例えばＯｕ、
Ａｇ及びその合金等を複合した材料が用いられる。例え
ばコバール（ＫＯＶＡＬ）とＣｕの複合体やＷ焼結体に
Ｃｕを溶浸（Ｉｎｆ １ｌｔｒａｔ １ｏｎ） Ｌ、た
ＣＵ−Ｗ合金等である。
０ Ｘ １０ ｃｍ／ｃｍ℃以下である金属板の表面に
気相法によりセラミック層をコーティングした基板が提
案された。この方法であると、セラミック層は２０μｍ
以下であり、従って熱伝導のバリアとはならず且つ金属
板の熱膨脹係数が１０×１０＝ｃｍ／ｃｍ ’Ｃ以下で
半導体素子及びコーティングするセラミックのそれに近
似しているので半導体素子やセラミック層に割れやクラ
ックが生じることがない。熱膨脹係数が１０ Ｘ １０
ｃｍ／ｃｍ ’Ｃ以下の金属板の材料としては熱膨脹
係数の小さな合金、Ｗ、ＭＯｌＴａ等の金属やそれらの
金属の粉末焼結体に熱伝導率の大きな金属例えばＯｕ、
Ａｇ及びその合金等を複合した材料が用いられる。例え
ばコバール（ＫＯＶＡＬ）とＣｕの複合体やＷ焼結体に
Ｃｕを溶浸（Ｉｎｆ １ｌｔｒａｔ １ｏｎ） Ｌ、た
ＣＵ−Ｗ合金等である。
ハ８発明が解決しようとする問題点
しかしながらこのセラミック層をもうけた基板上ＩＣＡ
ｇ、Ａｕ、ＭＯ，Ｗ等のペーストで導体回路を形成した
り、或いは多湿雰囲気中で使用するとセラミック層の結
晶粒界から導体回路を構成している金属や水蒸気中に含
まれる不純物イオンが拡散し、セラミック層の電気絶縁
性を低下させるという問題があった。
ｇ、Ａｕ、ＭＯ，Ｗ等のペーストで導体回路を形成した
り、或いは多湿雰囲気中で使用するとセラミック層の結
晶粒界から導体回路を構成している金属や水蒸気中に含
まれる不純物イオンが拡散し、セラミック層の電気絶縁
性を低下させるという問題があった。
この発明はかかる従来技術の欠点を省みてなされたもの
で、導体回路形成や多湿雰囲気中での使用においても電
気絶縁性が低下しないセラミックコーティングされた半
導体搭載用基板であり、熱伝導性が良好で且つ電気絶縁
性及び耐蝕性に優れた半導体搭載用基板を提供すること
を目的とするものである。
で、導体回路形成や多湿雰囲気中での使用においても電
気絶縁性が低下しないセラミックコーティングされた半
導体搭載用基板であり、熱伝導性が良好で且つ電気絶縁
性及び耐蝕性に優れた半導体搭載用基板を提供すること
を目的とするものである。
二０問題点を解決するための手段
本発明者らは従来の下地金属にセラミックコーティング
したセラミック層をもうけた基板を電子顕微鏡、ＥＰＭ
Ａ等でセラミック薄膜の構造を観察すると共に、第３図
Ｔａｌ、第３図（ｂｌの方法で電気抵抗値を測定し、電
気抵抗値低下の原因はセラミック薄膜の結晶粒界に沿っ
ての下地金属、イオンの拡散にあることを発見した。第
３図（ａｌでは下地金属（１）上のセラミック層（２１
にＡｇペースト（３）を塗布し、電源（５）により下地
金属（１）とＡｇペースト間に電圧を印可して抵抗計（
４）により電気抵抗を測定する。第３図（ｂｌではセラ
ミック層の上に食塩水（３′）の滴を造り第１図（ａ）
と同じ方法で電気抵抗を測定するものである。
したセラミック層をもうけた基板を電子顕微鏡、ＥＰＭ
Ａ等でセラミック薄膜の構造を観察すると共に、第３図
Ｔａｌ、第３図（ｂｌの方法で電気抵抗値を測定し、電
気抵抗値低下の原因はセラミック薄膜の結晶粒界に沿っ
ての下地金属、イオンの拡散にあることを発見した。第
３図（ａｌでは下地金属（１）上のセラミック層（２１
にＡｇペースト（３）を塗布し、電源（５）により下地
金属（１）とＡｇペースト間に電圧を印可して抵抗計（
４）により電気抵抗を測定する。第３図（ｂｌではセラ
ミック層の上に食塩水（３′）の滴を造り第１図（ａ）
と同じ方法で電気抵抗を測定するものである。
従ってこの問題を解決する為には理論的にはセラミック
薄膜を単結晶とすることが理想的である。
薄膜を単結晶とすることが理想的である。
しかし下地金属の基板が多結晶体であるため工業的に単
結晶のセラミック薄膜を表面に成長させることは不可能
である。即ち作製できる薄膜は多結晶体層か、非晶質層
に限定される。
結晶のセラミック薄膜を表面に成長させることは不可能
である。即ち作製できる薄膜は多結晶体層か、非晶質層
に限定される。
そこで多結晶体層の場合には結晶粒の大きさを膜厚に対
して小さくしてリークパスを長くして金属、イオンの拡
散を防止する方法が考えられる。
して小さくしてリークパスを長くして金属、イオンの拡
散を防止する方法が考えられる。
本発明者らはセラミック層の膜厚、粒径と電気抵抗値と
の関係を詳細に調べた結果、粒径が膜厚の１７２以下と
すると前記処理した後も電気抵抗値が低下せず、従来の
セラミック層のものに比し約５倍以上の電気抵抗値とな
ることを見出した。しかしながらこの方法をもってして
も、所定の電気抵抗値（例えば印加電圧：１０ｖ、抵抗
値＝ＩＭΩ以上）を達成することが困難であった。また
さらに粒径を小さくして拡散を防止しようとしても、こ
のようなサブミクロンオーダーの結晶粒を下地金属板の
表面の全域にわたって均一に成長させることは困難であ
る。
の関係を詳細に調べた結果、粒径が膜厚の１７２以下と
すると前記処理した後も電気抵抗値が低下せず、従来の
セラミック層のものに比し約５倍以上の電気抵抗値とな
ることを見出した。しかしながらこの方法をもってして
も、所定の電気抵抗値（例えば印加電圧：１０ｖ、抵抗
値＝ＩＭΩ以上）を達成することが困難であった。また
さらに粒径を小さくして拡散を防止しようとしても、こ
のようなサブミクロンオーダーの結晶粒を下地金属板の
表面の全域にわたって均一に成長させることは困難であ
る。
一方非晶質のセラミック層にはコーン組織と呼ばれる数
μｍ乃至数十μｍの粒界が存在し、これが金属、イオン
の拡散のリークパスとなることが分かった。
μｍ乃至数十μｍの粒界が存在し、これが金属、イオン
の拡散のリークパスとなることが分かった。
即ち単層のセラミック層では例えば１０■の電圧を印加
してＩＭΩ以上の電気抵抗値を安定的に（前記処理、或
いは長期使用後も）得ることが困難であった。
してＩＭΩ以上の電気抵抗値を安定的に（前記処理、或
いは長期使用後も）得ることが困難であった。
次ぎに本発明者らは種々の多層膜について同様の評価研
究を行った。その研究には結晶粒径の異なるもの、成長
様式の異なるもの等の組合せが含まれる。その結果、微
細結晶層と非晶質層との多層（セラミック層）膜が電気
絶縁性の向上に著しい効果を有することを発見して本発
明をなしたものである。
究を行った。その研究には結晶粒径の異なるもの、成長
様式の異なるもの等の組合せが含まれる。その結果、微
細結晶層と非晶質層との多層（セラミック層）膜が電気
絶縁性の向上に著しい効果を有することを発見して本発
明をなしたものである。
即ち本発明は熱膨脹係数が１０ Ｘ １０ ｃｙｔｖ’
ｃｍ ℃以下の下地金属の表面にセラミックの微細結晶
層をコーティングし、その上に非晶質層を多層コーティ
ングした半導体素子搭載用基板である。
ｃｍ ℃以下の下地金属の表面にセラミックの微細結晶
層をコーティングし、その上に非晶質層を多層コーティ
ングした半導体素子搭載用基板である。
以下図面により本発明を説明すると、第１図に示すよう
に下地金属（１）に微細結晶層６２ηをコーティングし
その上に更に非晶質層（イ）をコーティングした構造を
有するものである。
に下地金属（１）に微細結晶層６２ηをコーティングし
その上に更に非晶質層（イ）をコーティングした構造を
有するものである。
このような多層のセラミック層による電気絶縁性の向上
は、下層の微細結晶層では下地金属、イオン等のリーク
パスが長くなり拡散が少なくなると共に微細結晶層の上
にコーティングした非晶質層では結晶質層の欠陥、即ち
結晶粒界のところから核成長が始まり、結局金属及びイ
オンのり−クパスを遮断するためであると考えられる。
は、下層の微細結晶層では下地金属、イオン等のリーク
パスが長くなり拡散が少なくなると共に微細結晶層の上
にコーティングした非晶質層では結晶質層の欠陥、即ち
結晶粒界のところから核成長が始まり、結局金属及びイ
オンのり−クパスを遮断するためであると考えられる。
これらの微細結晶層、非晶質層を得るコーティングは真
空蒸着法、イオンブレーティング法、イオンスパッタリ
ング法等のＰＶＤ法やＣＶＤ法、プラズマＣＶＤ法等の
種々の方法があるが、いずれの方法を用いても同じ構成
とすれば本発明の効果が得られる。この場合に２つの層
を形成するには同一の方法で成膜（層）条件を変えて行
うか或いはそれぞれを別の方法で行っても良い。
空蒸着法、イオンブレーティング法、イオンスパッタリ
ング法等のＰＶＤ法やＣＶＤ法、プラズマＣＶＤ法等の
種々の方法があるが、いずれの方法を用いても同じ構成
とすれば本発明の効果が得られる。この場合に２つの層
を形成するには同一の方法で成膜（層）条件を変えて行
うか或いはそれぞれを別の方法で行っても良い。
微細結晶層は前述のように粒径が膜厚の１７２以下であ
るようにし、且っ膜厚は２．０〜１０μｍが良い。それ
は１．０μｍ以下の微細結晶粒を均一に安定に成長させ
ることが困難であるからであり、また膜厚を１０μｍ以
上にするとコーティング層に必然的に内在する内部応力
によって層にクラックやハガレが生ずるし又セラミック
コーティングに要するコストが膨大となるためである。
るようにし、且っ膜厚は２．０〜１０μｍが良い。それ
は１．０μｍ以下の微細結晶粒を均一に安定に成長させ
ることが困難であるからであり、また膜厚を１０μｍ以
上にするとコーティング層に必然的に内在する内部応力
によって層にクラックやハガレが生ずるし又セラミック
コーティングに要するコストが膨大となるためである。
非晶質層の厚さは１．０〜１０μｍが良い。１．０μｍ
以下では本発明の多層とした効果が十分発揮できず、１
０μｍ以上ではコーティング層に内在した内部応力によ
り層にクラックやハガレを生ずるばかりでなくコーチイ
ンに要するコストが膨大になるからである。
以下では本発明の多層とした効果が十分発揮できず、１
０μｍ以上ではコーティング層に内在した内部応力によ
り層にクラックやハガレを生ずるばかりでなくコーチイ
ンに要するコストが膨大になるからである。
ホ、実施例
実施例１゜
Ｗの粉末焼結体にＣｕを１５ ｖｏＩ！％溶浸した１０
０Ｘ１００朋の厚さ１馴のＣＵ−Ｗ複合体材料の基板を
造り、プラズマ−ＣＶＤ法によりＡｌ ２０ｇをコーテ
ィングした。この場合Ａｌ２Ｏ５の結晶性は一般に成膜
時の温度に依存し、８００℃以上ではａ−ＡｌｚＯ３の
結晶になり、８００℃以下では非晶質となる。それ故ま
ず基板をＱＶＤ反応室に入れ、９００℃に加熱したのち
ガス圧を１．０ ＴｏｒｒにコントロールしなからＨｏ
Ｉ！： １００ｍ１！／ｍｉｎとＨ２： ８００ ｍ
／／ｍｉｎを塩化アルミ発生器ヲ通して反応室内に、又
Ｃｏ２： ２５０ｍ／／ｍｉｎを直接反応室内に流し、
同時に基板を取りつけた平行平板電極に高周波（１８，
５６ＭＨ２）を３００Ｗ印加し、ガスの一部をイオン化
して気相反応を行い８ μｍ／ｈｒ（ＤＬ’ −１’テ
ｍ径１．０〜２．０ μｍ Ｏ：）ｔｘ −Ａ７２０Ｂ
微細結晶層を４μｍ表面に析出させた。
０Ｘ１００朋の厚さ１馴のＣＵ−Ｗ複合体材料の基板を
造り、プラズマ−ＣＶＤ法によりＡｌ ２０ｇをコーテ
ィングした。この場合Ａｌ２Ｏ５の結晶性は一般に成膜
時の温度に依存し、８００℃以上ではａ−ＡｌｚＯ３の
結晶になり、８００℃以下では非晶質となる。それ故ま
ず基板をＱＶＤ反応室に入れ、９００℃に加熱したのち
ガス圧を１．０ ＴｏｒｒにコントロールしなからＨｏ
Ｉ！： １００ｍ１！／ｍｉｎとＨ２： ８００ ｍ
／／ｍｉｎを塩化アルミ発生器ヲ通して反応室内に、又
Ｃｏ２： ２５０ｍ／／ｍｉｎを直接反応室内に流し、
同時に基板を取りつけた平行平板電極に高周波（１８，
５６ＭＨ２）を３００Ｗ印加し、ガスの一部をイオン化
して気相反応を行い８ μｍ／ｈｒ（ＤＬ’ −１’テ
ｍ径１．０〜２．０ μｍ Ｏ：）ｔｘ −Ａ７２０Ｂ
微細結晶層を４μｍ表面に析出させた。
その後ガスの送入を停止して６００℃まで降温させ、再
び上記方法により非晶質ＡｌｚＯｓを２μｍのレートで
４μｍ析出させた。
び上記方法により非晶質ＡｌｚＯｓを２μｍのレートで
４μｍ析出させた。
得られた多相ＡＩ！２０．コーティング層を有するＣＵ
−Ｗ合金にＡｇ−ｐｄペーストで導体回路をスクリーン
印刷し、９００℃で１０分間大気中で焼成した。
−Ｗ合金にＡｇ−ｐｄペーストで導体回路をスクリーン
印刷し、９００℃で１０分間大気中で焼成した。
斯くして得られた基板は導体回路と下地金属との間に電
流リークは全く無く、導体回路−下地金属間の抵抗値は
５ Ｘ １０９Ω（印加電圧１０■）であった。しかも
ＡＪ２０３層にはクラック、ハガレもなく良好な半導体
素子搭載用基板として使用できるものであった。
流リークは全く無く、導体回路−下地金属間の抵抗値は
５ Ｘ １０９Ω（印加電圧１０■）であった。しかも
ＡＪ２０３層にはクラック、ハガレもなく良好な半導体
素子搭載用基板として使用できるものであった。
実施例２
３０Ｘ３０ｍａ＋で厚さ２朋のＱｕ−コバール（ＫＯＶ
Ａ、Ｌ） −Ｃｕの３層クラツド材（厚さＣｕ−コバー
ル−Ｃｕ＝ １ ： １ ： １ ）ＩＣプラズ７−Ｃ
ＶＤ法とイオンブレーティング法によりＡｆ２０３を多
層コーティングした。
Ａ、Ｌ） −Ｃｕの３層クラツド材（厚さＣｕ−コバー
ル−Ｃｕ＝ １ ： １ ： １ ）ＩＣプラズ７−Ｃ
ＶＤ法とイオンブレーティング法によりＡｆ２０３を多
層コーティングした。
まず上記クラツド材をＣＶＤ反応室内に入れ、９００℃
に加熱したのち、ガス圧を１．０ Ｔｏｒｒにコントロ
ールしながらＨＣｌ： １００ｍＪ／ｍｉｎ と［２：
８００ ｍｌ！／ｍｉ ｎを塩化アルミ発生器ヲ通し
て反応室内に、一方ＣＯ２： ２５０ｍＪ／ｍｉｎ を
直接反応室内に導入し、同時に基板を取り付けた平行平
板電極に高周波（１８，５６ＭＨｚ ）をａｏｏｗ印加
しガスの一部をイオン化して気相反応を行い、８ μｍ
／ｈ ｒ Ｏ：） Ｌ／−トで粒径１．０〜２．０１１
ｍ（Ｄ（１−ＡＩ！ｚＯａ微細結晶層を４μｍの厚さに
析出させた。
に加熱したのち、ガス圧を１．０ Ｔｏｒｒにコントロ
ールしながらＨＣｌ： １００ｍＪ／ｍｉｎ と［２：
８００ ｍｌ！／ｍｉ ｎを塩化アルミ発生器ヲ通し
て反応室内に、一方ＣＯ２： ２５０ｍＪ／ｍｉｎ を
直接反応室内に導入し、同時に基板を取り付けた平行平
板電極に高周波（１８，５６ＭＨｚ ）をａｏｏｗ印加
しガスの一部をイオン化して気相反応を行い、８ μｍ
／ｈ ｒ Ｏ：） Ｌ／−トで粒径１．０〜２．０１１
ｍ（Ｄ（１−ＡＩ！ｚＯａ微細結晶層を４μｍの厚さに
析出させた。
次ぎにこの基板をイオンブレーティング装置にセットし
３００℃に加熱し、５Ｘ１０Ｔｏｒｒの０２雰囲気中で
、Ａｆ２０３焼結体を電子ビームで溶融蒸発させると共
に装置内部にもうけた高周波コイルに２００Ｗの高周波
を印加して雰囲気ガス及び蒸発ガスの一部をイオン化し
、０．２μｍ／ｍｉｎ のレートで４μｍの厚さに非晶
質のＡ／２０ａ層を析出形成させた。
３００℃に加熱し、５Ｘ１０Ｔｏｒｒの０２雰囲気中で
、Ａｆ２０３焼結体を電子ビームで溶融蒸発させると共
に装置内部にもうけた高周波コイルに２００Ｗの高周波
を印加して雰囲気ガス及び蒸発ガスの一部をイオン化し
、０．２μｍ／ｍｉｎ のレートで４μｍの厚さに非晶
質のＡ／２０ａ層を析出形成させた。
得られた多層Ａｊ？２０ａコーティング層を有するＣｕ
／コバール／Ｃｕクラツド材を第３図ｆｂｌの方法で電
気抵抗を測定したところ２×１ｏ７Ω（印加電圧：１０
Ｖ）の高抵抗値をもっことが判明した。
／コバール／Ｃｕクラツド材を第３図ｆｂｌの方法で電
気抵抗を測定したところ２×１ｏ７Ω（印加電圧：１０
Ｖ）の高抵抗値をもっことが判明した。
さらにその上に導体回路を形成したり、多湿雰囲気中に
放置しても電気抵抗値が低下せず、耐蝕性と耐熱性も良
好であり、半導体素子搭載用基板として良好な性能を有
するものであることがわかった。
放置しても電気抵抗値が低下せず、耐蝕性と耐熱性も良
好であり、半導体素子搭載用基板として良好な性能を有
するものであることがわかった。
実施例３
実施例２の下地金属板に同じ方法で結晶粒が１．０〜２
．０μｍの微細α−Ａｊ？２０３結晶の単層コーティン
グ、非晶質Ａ７２０ａの単層コーティングしたもの、及
びそれらを多層被覆したもので、それぞれ各種の厚さの
材料を造った。多層コーティングの場合微細結晶層と非
晶質層の厚さの比率は１：１とした。この材料に実施例
１と同じように導体回路を造り第３図（ｂｌの方法で印
加電圧１０■で電気抵抗値を測定した。その結果は第２
図の通りであった。
．０μｍの微細α−Ａｊ？２０３結晶の単層コーティン
グ、非晶質Ａ７２０ａの単層コーティングしたもの、及
びそれらを多層被覆したもので、それぞれ各種の厚さの
材料を造った。多層コーティングの場合微細結晶層と非
晶質層の厚さの比率は１：１とした。この材料に実施例
１と同じように導体回路を造り第３図（ｂｌの方法で印
加電圧１０■で電気抵抗値を測定した。その結果は第２
図の通りであった。
図面に示すように全膜厚が４μｍ以上となると本発明の
多層コーティングした材料はいずれの単層コーティング
のものより電気抵抗値が高く、また６μｍ以上であると
ＩＭΩ以上の電気抵抗値を有し半導体素子搭載用基板と
して非常に優れていることかわかる。
多層コーティングした材料はいずれの単層コーティング
のものより電気抵抗値が高く、また６μｍ以上であると
ＩＭΩ以上の電気抵抗値を有し半導体素子搭載用基板と
して非常に優れていることかわかる。
へ８発明の効果
以上に詳しく説明したように、本発明による下地金属に
多層にセラミックコーティングした材料は基板として電
気絶縁性、耐蝕性、耐熱性に優れ、且つ熱放散性が良好
であり、半導体素子搭載用基板として高密度化、高速度
化した半導体素子を搭載したパッケージやハイブリット
ＩＣ用基板及びマザーボード等に用いると優れた性能を
発揮する有効なものである。
多層にセラミックコーティングした材料は基板として電
気絶縁性、耐蝕性、耐熱性に優れ、且つ熱放散性が良好
であり、半導体素子搭載用基板として高密度化、高速度
化した半導体素子を搭載したパッケージやハイブリット
ＩＣ用基板及びマザーボード等に用いると優れた性能を
発揮する有効なものである。
第１図は本発明の半導体素子搭載用基板の断面図、第２
図は実施例３の場合の全セラミック層の厚さと絶縁抵抗
の関係を示すグラフである。第３図ｆａｌ、第３図（ｂ
）はそれぞれ電気抵抗値を測定する方法を示す原理図で
ある。 （１）・・・下地金属、 （２）・・・セラミッ
ク層、ｃｌ！ｎ・・・セラミックの微細結晶層、（イ）
・・・セラミックの非晶質層、 （３）・・・Ａｇペースト、 （３）・・・食塩水、
（４）・・・抵抗計、 （５）・・・電源。 代理人 弁理士 １）中 理 夫 第１図 順環（全）（μｍ） 第２図 第３図（ａ） 第３図（ｋ”） 手続補正書（自発） 昭和５９年２月３１日 １、事件の表示 昭和５９年特許願第１５１８４０号 ２、発明の名称 半導体素子搭載用基板 ３．１ｉｌｉ正をする者 事件との関係 特許出願人 住所 大阪市東区北浜５丁目１５番地名称（２１３）
住友電気工業株式会社代表者 社長 用土 舌部 ４、代理人 住所 大阪市西区収本町１丁目９番１８号布亀ビル
４Ｆ 日中特許事務所 １、明細書の発明の詳細な説明の欄 ６、補正の内容 （ａ） 明°細書３頁１４行目、ｒＡＩＯＪとあルノ
をｒ Ａ １，０．Ｊと補正する。 山） 明細書９頁下から２行目、「コーチイン」とある
のを「コーティング」と補正する。
図は実施例３の場合の全セラミック層の厚さと絶縁抵抗
の関係を示すグラフである。第３図ｆａｌ、第３図（ｂ
）はそれぞれ電気抵抗値を測定する方法を示す原理図で
ある。 （１）・・・下地金属、 （２）・・・セラミッ
ク層、ｃｌ！ｎ・・・セラミックの微細結晶層、（イ）
・・・セラミックの非晶質層、 （３）・・・Ａｇペースト、 （３）・・・食塩水、
（４）・・・抵抗計、 （５）・・・電源。 代理人 弁理士 １）中 理 夫 第１図 順環（全）（μｍ） 第２図 第３図（ａ） 第３図（ｋ”） 手続補正書（自発） 昭和５９年２月３１日 １、事件の表示 昭和５９年特許願第１５１８４０号 ２、発明の名称 半導体素子搭載用基板 ３．１ｉｌｉ正をする者 事件との関係 特許出願人 住所 大阪市東区北浜５丁目１５番地名称（２１３）
住友電気工業株式会社代表者 社長 用土 舌部 ４、代理人 住所 大阪市西区収本町１丁目９番１８号布亀ビル
４Ｆ 日中特許事務所 １、明細書の発明の詳細な説明の欄 ６、補正の内容 （ａ） 明°細書３頁１４行目、ｒＡＩＯＪとあルノ
をｒ Ａ １，０．Ｊと補正する。 山） 明細書９頁下から２行目、「コーチイン」とある
のを「コーティング」と補正する。
Claims (1)
- 【特許請求の範囲】 １、熱膨脹係数が１０×１０＾−＾６ｃｍ／ｃｍ℃以下
である金属材料の表面にセラミック層をもうけた半導体
素子搭載用基板において、該材料表面に結晶粒の大きさ
が層厚の１／２以下である微細結晶層をコーティングし
、その上に非晶質セラミック層をコーティングして多層
のセラミック層をもうけたことを特徴とする半導体素子
搭載用基板 ２、微細結晶層の厚さが２．０〜１０μｍであり、非晶
質層の厚さが１．０〜１０μｍであることを特徴とする
特許請求の範囲第１項記載の半導体素子搭載用基板 ３、セラミック層の全厚さが３μｍ以上であることを特
徴とする特許請求の範囲第１項もしくは第２項記載の半
導体素子搭載用基板 ４、セラミック層がＡｌ＿２Ｏ＿３、ＭｇＯ、ＳｉＯ＿
２、ＳｉＣ、Ｓｉ＿３Ｎ＿４、ＢＮ、ＡｌＮのいずれか
或いはそれらの複合体で構成されていることを特徴とす
る特許請求の範囲第１項乃至第３項いずれかに記載の半
導体素子搭載用基板 ５、下地金属材料が４２アロイ、コバール、Ｗ、Ｍｏと
ＣＵ及びＣｕ合金との複合体、もしくは前者の粉末焼結
体とＣｕ及びＣｕ合金の複合体であることを特徴とする
特許請求の範囲第１項乃至第４項いずれかに記載の半導
体素子搭載用基板
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15184084A JPS6130042A (ja) | 1984-07-20 | 1984-07-20 | 半導体素子搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15184084A JPS6130042A (ja) | 1984-07-20 | 1984-07-20 | 半導体素子搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130042A true JPS6130042A (ja) | 1986-02-12 |
Family
ID=15527439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15184084A Pending JPS6130042A (ja) | 1984-07-20 | 1984-07-20 | 半導体素子搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130042A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136373U (ja) * | 1987-02-27 | 1988-09-07 | ||
| US5300809A (en) * | 1989-12-12 | 1994-04-05 | Sumitomo Special Metals Co., Ltd. | Heat-conductive composite material |
| WO2023190661A1 (ja) * | 2022-04-01 | 2023-10-05 | 日東電工株式会社 | 積層体、放熱基板および積層体の製造方法 |
-
1984
- 1984-07-20 JP JP15184084A patent/JPS6130042A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63136373U (ja) * | 1987-02-27 | 1988-09-07 | ||
| US5300809A (en) * | 1989-12-12 | 1994-04-05 | Sumitomo Special Metals Co., Ltd. | Heat-conductive composite material |
| WO2023190661A1 (ja) * | 2022-04-01 | 2023-10-05 | 日東電工株式会社 | 積層体、放熱基板および積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7446284B2 (en) | Etch resistant wafer processing apparatus and method for producing the same | |
| US20060165994A1 (en) | Protective coating on a substrate and method of making thereof | |
| US20030007308A1 (en) | Electrostatic chuck member and method of producing the same | |
| JPS5815241A (ja) | 半導体装置用基板 | |
| JP2007016272A (ja) | 基板上に被覆形成される保護膜及びその製造方法 | |
| JPH1041377A (ja) | 静電チャック装置 | |
| JPH10236892A (ja) | 還元性雰囲気炉用炭素複合材料及びその製造方法 | |
| JPS6130042A (ja) | 半導体素子搭載用基板 | |
| JP2007329189A (ja) | 薄膜コンデンサ及びその製造方法 | |
| US6444297B1 (en) | Method of producing a thick film metallization on an aluminum nitride substrate | |
| US5250327A (en) | Composite substrate and process for producing the same | |
| JPS60128625A (ja) | 半導体素子搭載用基板 | |
| JPS63124555A (ja) | 半導体装置用基板 | |
| JPH0679444B2 (ja) | 電気皮膜 | |
| JP3273827B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| JPS62122152A (ja) | 半導体装置用基板の製造方法 | |
| JP3569093B2 (ja) | 配線基板およびその製造方法 | |
| JPH0786379A (ja) | 半導体製造用サセプタ | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| TW202305168A (zh) | 基於薄膜壓力控制的塗佈方法及利用其的塗層結構物 | |
| JPS60245153A (ja) | 半導体装置用高電気絶縁性基板 | |
| JPH02153883A (ja) | 高熱伝導性基板およびその製造方法 | |
| JPH0760869B2 (ja) | 高熱伝導性絶縁基板 | |
| CN117012751A (zh) | 陶瓷覆金属板及其制备方法和芯片散热模块 |