JPS60245153A - 半導体装置用高電気絶縁性基板 - Google Patents
半導体装置用高電気絶縁性基板Info
- Publication number
- JPS60245153A JPS60245153A JP59101494A JP10149484A JPS60245153A JP S60245153 A JPS60245153 A JP S60245153A JP 59101494 A JP59101494 A JP 59101494A JP 10149484 A JP10149484 A JP 10149484A JP S60245153 A JPS60245153 A JP S60245153A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- coating layer
- semiconductor device
- insulating substrate
- electrically insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulating Bodies (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）技術分野
この発明は半導体装置用高電気絶縁性基板に係り、熱伝
導性良好な金属板上に物理蒸着法（ＰＶＤ法）または化
学蒸着法（ＣＶＤ法）によって高電気絶縁性のセラミッ
ク被覆層を二層に形成せしめた半導体装置用高電気絶縁
性基板に関するものである。
導性良好な金属板上に物理蒸着法（ＰＶＤ法）または化
学蒸着法（ＣＶＤ法）によって高電気絶縁性のセラミッ
ク被覆層を二層に形成せしめた半導体装置用高電気絶縁
性基板に関するものである。
（ロ）技術背景
近年、コンピュータの小型化、高性能化に象徴されるよ
うに、半導体素子が飛躍的な発展を遂げている。そし−
（該半導体素子の高速化、高集積化、配線の高密電化が
進み、それに伴って半導体素子から生ずる熱を逃がすた
めに、高放熱性を備えたすぐれた半導体装置用パッケー
ジや回路基板が必須のものとなってきている。
うに、半導体素子が飛躍的な発展を遂げている。そし−
（該半導体素子の高速化、高集積化、配線の高密電化が
進み、それに伴って半導体素子から生ずる熱を逃がすた
めに、高放熱性を備えたすぐれた半導体装置用パッケー
ジや回路基板が必須のものとなってきている。
半導体素子搭載用の電気絶縁性基板としては、従来Ａ＃
２０ ｓが用いられてきたが、Ａ＃ ２０３は必ずし
も熱伝導性が良いとはいえない。
２０ ｓが用いられてきたが、Ａ＃ ２０３は必ずし
も熱伝導性が良いとはいえない。
このほか熱伝導性の良好なりｅＯも用いられているが、
これは毒性があるうえに高価であり、また供給量にも制
限があるなどの問題点を有している。
これは毒性があるうえに高価であり、また供給量にも制
限があるなどの問題点を有している。
これに対して伍−Ｗ１伍−比、侃−Ｗ−ＭＯなどの粉末
焼結体またはＷｌ−１各種伍合金やＮし合金は、高熱伝
導性材料であるが、導電性の金属であるために、半導体
装置用パッケージや回路基板等の半導体装置用基板とし
て用いる場合には制約が多く、電気絶縁性の被覆層をそ
の表面に設けることにより電気絶縁性を付与することが
必要である。
焼結体またはＷｌ−１各種伍合金やＮし合金は、高熱伝
導性材料であるが、導電性の金属であるために、半導体
装置用パッケージや回路基板等の半導体装置用基板とし
て用いる場合には制約が多く、電気絶縁性の被覆層をそ
の表面に設けることにより電気絶縁性を付与することが
必要である。
金属板との密着性が良好で、かつ膜質が緻密であり、電
気絶縁性の良好な物質を被覆する方法としては、セラミ
ックスをＰＶＤ法またはＣＶＤ法で被覆する方法が有効
であり、このことは既に提案されているが、この発明は
ざらに高電気絶縁性を安定して得ることのできる構造の
半導体ＨＦｉ用基板基板供することを目的とするもので
ある。
気絶縁性の良好な物質を被覆する方法としては、セラミ
ックスをＰＶＤ法またはＣＶＤ法で被覆する方法が有効
であり、このことは既に提案されているが、この発明は
ざらに高電気絶縁性を安定して得ることのできる構造の
半導体ＨＦｉ用基板基板供することを目的とするもので
ある。
（ハ）発明の開示
ＰＶＤ法またはＣＶＤ法を用いて形成された絶縁性セラ
ミックスの被覆層は、電気絶縁性が良好であるため、金
属板の放熱性を損なわない１０〜２０μｍ以下の被覆厚
さで半導体装置用基板として必要な電気絶縁性を得るこ
とができる。
ミックスの被覆層は、電気絶縁性が良好であるため、金
属板の放熱性を損なわない１０〜２０μｍ以下の被覆厚
さで半導体装置用基板として必要な電気絶縁性を得るこ
とができる。
しかしながら、セラミックス被覆層の上に〜の如く、■
レフトロマイグレーションの生じやすい金属からなる導
体を被覆した場合には、被覆層の柱状の析出粒界をリー
ク経路とする絶縁不出が生ずるため、きびしい絶縁特性
に対する要求を満足するためには、被覆層の厚さが大き
くなり、これ３− がそのままコスト高につながり、かつ熱伝導性をも低下
させるのである。
レフトロマイグレーションの生じやすい金属からなる導
体を被覆した場合には、被覆層の柱状の析出粒界をリー
ク経路とする絶縁不出が生ずるため、きびしい絶縁特性
に対する要求を満足するためには、被覆層の厚さが大き
くなり、これ３− がそのままコスト高につながり、かつ熱伝導性をも低下
させるのである。
この発明は、上記の点に鑑みて、より安価で高絶縁性の
得られるセラミックコート基板を見出したものであり、
これによって金属板上のセラミック層の厚さをより一層
減することが可能となり、熱伝導性を向上しうる効果を
有するものである。
得られるセラミックコート基板を見出したものであり、
これによって金属板上のセラミック層の厚さをより一層
減することが可能となり、熱伝導性を向上しうる効果を
有するものである。
以下、この発明の詳細な説明する。
ＰＶＤ法あるいはＣＶＤ法による絶縁膜の絶縁破壊の機
構は、金属板上に形成した析出セラミック層の析出粒界
を通じての導電性イオンのマイグレーションに起因する
ことが判明した。
構は、金属板上に形成した析出セラミック層の析出粒界
を通じての導電性イオンのマイグレーションに起因する
ことが判明した。
従って、その対策として安定した高い電気絶縁性を有す
る被覆層を得るためには、単一な柱状の析出構造を持た
ないようにすることが必要であると考え、従って図面に
示すように金属板１上に形成するセラミック層の第１層
２としては粒径の小さな、特に緻密な層を形成させ、こ
の第１層の上に第２層３として粒径のより大きな層を形
成させてこの発明の基板４を得ることが最も好ましいこ
４− とを見極めた。
る被覆層を得るためには、単一な柱状の析出構造を持た
ないようにすることが必要であると考え、従って図面に
示すように金属板１上に形成するセラミック層の第１層
２としては粒径の小さな、特に緻密な層を形成させ、こ
の第１層の上に第２層３として粒径のより大きな層を形
成させてこの発明の基板４を得ることが最も好ましいこ
４− とを見極めた。
そこで、上記のような被覆膜構造にするため、第１層と
して非常に緻密で柱状の析出構造を有しない被覆層が容
易に形成しうる、例えばｌ′に＋０の被覆層を形成させ
、その上に第２層としてＭ２Ｏ３、Ｙ２Ｏ３、／Ｖ Ｎ
、 ５Ｌ０２、ＴＬ Ｏｅ、Ｚｒ ０２、ＳＬＣ、５
Ｌ３Ｎ４などのセラミック被覆層を設けることにより、
緻密にしてかつ単一な柱状の析出粒子を持たないセラミ
ック被覆層を形成させることができ、これによって安定
した高い電気絶縁性を有する半導体装置用基板を得るこ
とができるのである。
して非常に緻密で柱状の析出構造を有しない被覆層が容
易に形成しうる、例えばｌ′に＋０の被覆層を形成させ
、その上に第２層としてＭ２Ｏ３、Ｙ２Ｏ３、／Ｖ Ｎ
、 ５Ｌ０２、ＴＬ Ｏｅ、Ｚｒ ０２、ＳＬＣ、５
Ｌ３Ｎ４などのセラミック被覆層を設けることにより、
緻密にしてかつ単一な柱状の析出粒子を持たないセラミ
ック被覆層を形成させることができ、これによって安定
した高い電気絶縁性を有する半導体装置用基板を得るこ
とができるのである。
このように、この発明で金属板上に多層被覆を行なった
のは、柱状の析出を抑制して高い電気絶縁性を付与する
ために、析出の連続性を断つことによる効果をうるため
であり、特にその第１層としてＩ′ｋＩＯを用いるのは
、広範囲の被覆条件域において、緻密な微細析出粒子層
の形成が可能で、かつ金属板表面の凹凸に対しても、特
につき回り性が良好なためである。
のは、柱状の析出を抑制して高い電気絶縁性を付与する
ために、析出の連続性を断つことによる効果をうるため
であり、特にその第１層としてＩ′ｋＩＯを用いるのは
、広範囲の被覆条件域において、緻密な微細析出粒子層
の形成が可能で、かつ金属板表面の凹凸に対しても、特
につき回り性が良好なためである。
なお、この−０と同じ緻密な微細析出粒子層形成の効果
は、７Ｖ ２０３ 、５Ｌ０２などのセラミックス中に
ＭｇＯを１ｖｏ１％以上含有した混合セラミック被覆層
においてら得られ、この複合セラミック被覆層を第１層
としで用いることも可能である。
は、７Ｖ ２０３ 、５Ｌ０２などのセラミックス中に
ＭｇＯを１ｖｏ１％以上含有した混合セラミック被覆層
においてら得られ、この複合セラミック被覆層を第１層
としで用いることも可能である。
一方、第２層どしてＡｇ２Ｏ３、Ｙ２Ｏ３、ＳＬ ｏ２
、Ｚｒ ０２、ＴＬＯ３、Ａ＃ Ｎ 、 ＳｊＣ、５Ｌ
３Ｎ４などを用いたのは、セラミックどしては比較的熱
伝導性がよくて電気絶縁性も良好であり、かつ化学的に
も安定なためである。
、Ｚｒ ０２、ＴＬＯ３、Ａ＃ Ｎ 、 ＳｊＣ、５Ｌ
３Ｎ４などを用いたのは、セラミックどしては比較的熱
伝導性がよくて電気絶縁性も良好であり、かつ化学的に
も安定なためである。
以トで述べた被覆層の結晶状態は、非晶質のものと結晶
質のものと両方を含むものである。
質のものと両方を含むものである。
なお、この発明で１０の１層被覆でなく多層被覆とした
さらに他の理由としては、Ｍｇ０１層のみでは電気抵抗
が小さいことに加え、−〇は他のセラミックスに比べて
化学的にやや不安定であり、最表層に−０が存在するこ
とにより被覆層の性能が経時的に劣化することがあるな
どである。
さらに他の理由としては、Ｍｇ０１層のみでは電気抵抗
が小さいことに加え、−〇は他のセラミックスに比べて
化学的にやや不安定であり、最表層に−０が存在するこ
とにより被覆層の性能が経時的に劣化することがあるな
どである。
また第１層、第２層の被覆層の形成については、両者と
もにＰＶＤ法あるいはＣＶＤ法によっても、また一方が
ＰＶＤ法で他方がＣＶＯ法あるいはその逆であっても、
この発明の目的達成は可能である。
もにＰＶＤ法あるいはＣＶＤ法によっても、また一方が
ＰＶＤ法で他方がＣＶＯ法あるいはその逆であっても、
この発明の目的達成は可能である。
この発明において、金属板上に形成する被覆層の厚さは
、絶縁性を得るために最低０．５μｍは必要であり、熱
伝導性を妨げないためには最大２０μｍ有することが好
ましい。
、絶縁性を得るために最低０．５μｍは必要であり、熱
伝導性を妨げないためには最大２０μｍ有することが好
ましい。
一方、金属板としては、この発明の効果を充分発揮させ
るためには、それ自体高熱伝導性を有する金属を用いる
ことが必要であり、今後ますます用いられる消費電力１
Ｗ以上の半導体素子を搭載し、充分な放熱性を持たせる
には熱伝導率０．２ｃａｌ ／ ｃｍ 、 ９１Ｃ”Ｃ
以上の材料を用いることが好ましく、具体的にはムーＷ
１〜−出、α−Ｗ−出などの粉末焼結体またはＷ、ＭＯ
各各種金合金ＮＬ金合金るいはそれらの複合板を用いる
ことが好ましい。
るためには、それ自体高熱伝導性を有する金属を用いる
ことが必要であり、今後ますます用いられる消費電力１
Ｗ以上の半導体素子を搭載し、充分な放熱性を持たせる
には熱伝導率０．２ｃａｌ ／ ｃｍ 、 ９１Ｃ”Ｃ
以上の材料を用いることが好ましく、具体的にはムーＷ
１〜−出、α−Ｗ−出などの粉末焼結体またはＷ、ＭＯ
各各種金合金ＮＬ金合金るいはそれらの複合板を用いる
ことが好ましい。
次に実施例によりこの発明を説明する。
実施例
２０％ｃｔｔ−ｗの複合金属板をイオンブレーティング
装置内にセットし、３ Ｘ １０Ｔ Ｏｒｒの真空に到
達した時点でＡｔガスを４Ｘ １６’１ ｏｒｒまで導
入し、７７ 一１ｏｏのＲＦによりプラズマ化させ、５分間前処理を
行なった。
装置内にセットし、３ Ｘ １０Ｔ Ｏｒｒの真空に到
達した時点でＡｔガスを４Ｘ １６’１ ｏｒｒまで導
入し、７７ 一１ｏｏのＲＦによりプラズマ化させ、５分間前処理を
行なった。
その後Ａｔガスを０２ガスに置換し、同じ＜ ｉｏｏｗ
のＲＦにより酸素プラズマを発生させ、まず−０を電子
ビームにより加熱し、イオンブレーティングにて複合金
属板上に成膜した。
のＲＦにより酸素プラズマを発生させ、まず−０を電子
ビームにより加熱し、イオンブレーティングにて複合金
属板上に成膜した。
１１ｇ０の蒸着速度は５人／＆であり、膜厚は２μｍと
した。
した。
また、別に３ｖｏ１％−０を含む／Ｖ ２０ ｓおよび
５ｖ０１％−０を含むＳＬ ０２を同様にイオンブレー
ティングにて２０人／叢で２μｍ成膜し、ＭｇＯ−Ａｋ
Ｏａ、Ｍｇｏ ５ＬＯ２混合膜を形成させた。
５ｖ０１％−０を含むＳＬ ０２を同様にイオンブレー
ティングにて２０人／叢で２μｍ成膜し、ＭｇＯ−Ａｋ
Ｏａ、Ｍｇｏ ５ＬＯ２混合膜を形成させた。
次ニｌ′ｋｌｏｌ！、ＭｑＯ＃２０３混合膜および＋’
ｋ］ｏ−８１０２混合膜の上にＹ２Ｏ３、Ａ＆ ２０ｓ
、５ＬＯ２を夫々イオンブレーティングにより蒸着速
度２０人／Ｘにて膜厚２μｍだけ成膜した。
ｋ］ｏ−８１０２混合膜の上にＹ２Ｏ３、Ａ＆ ２０ｓ
、５ＬＯ２を夫々イオンブレーティングにより蒸着速
度２０人／Ｘにて膜厚２μｍだけ成膜した。
上記のように複合金属板上に第１層としてＭｇＯ１ｒ
ＯＡ＃ ２０３および１０−８１０２、第２層としてＹ
２Ｏ３、Ｎ２Ｏ３あるいはＳｊ ０２を成膜したものを
試験片とし、該試験片上に口１ ｍｍのＡｇ電極を真空
蒸着−８＝ により蒸着して、金属板と電極との導電性のテストを行
なった。
ＯＡ＃ ２０３および１０−８１０２、第２層としてＹ
２Ｏ３、Ｎ２Ｏ３あるいはＳｊ ０２を成膜したものを
試験片とし、該試験片上に口１ ｍｍのＡｇ電極を真空
蒸着−８＝ により蒸着して、金属板と電極との導電性のテストを行
なった。
テスト個所は４０個所であり、この４０個所のうち導電
のあった個数の割合を電気導通率として第１表に示した
。
のあった個数の割合を電気導通率として第１表に示した
。
第 １ 表
上表から従来のＹ２Ｏ３、Ａｌ２Ｏ３，５Ｌ０２を成膜
した基板に比べて、この発明の１０ 、ｔｏｏ Ａ１２
０３および−Ｏ５ＬＯｅを第１層として成膜し、次いで
その上にＹ２Ｏ３、Ｍ ２０３ 、ＳＬ ０２などを成
膜した基板は高絶縁性を有することが実証された。
した基板に比べて、この発明の１０ 、ｔｏｏ Ａ１２
０３および−Ｏ５ＬＯｅを第１層として成膜し、次いで
その上にＹ２Ｏ３、Ｍ ２０３ 、ＳＬ ０２などを成
膜した基板は高絶縁性を有することが実証された。
図面はこの発明になる半導体装置用高電気絶縁性基板の
構成を示す断面図である。 １・・・金属板 ２・・・第１被覆層 ３・・・第２被覆層 ４・・・基板 特許出願人 住友電気工業株式会社 代 理 人 弁理士 和 １） 昭 １１−
構成を示す断面図である。 １・・・金属板 ２・・・第１被覆層 ３・・・第２被覆層 ４・・・基板 特許出願人 住友電気工業株式会社 代 理 人 弁理士 和 １） 昭 １１−
Claims (7)
- （１）熱伝導率良好な金属板に柱状析出膜でない第１被
覆層、さらにその上に粒径の大きな第２被覆層の多層の
セラミック層を形成したことを特徴とする半導体装置用
高電気絶縁性基板。 - （２）柱状析出膜でない第１被覆層がＭｌ；１ｏＩｌ＊
よりなることを特徴とする特許請求の範囲第１項記載の
半導体装置用高電気絶縁性基板。 - （３）柱状析出膜でない第１被覆層が少なくともＭｇＯ
を１ｖ０１％以上含有する混合セラミック層よりなるこ
とを特徴とする特許請求の範囲第１項記載の半導体装置
用高電気絶縁性基板。 - （４）第２被覆層がＭ２Ｏ３、Ｙ２Ｏ３、ＳＬ ０２、
ＺｒＯ□、ＴＬ０２、ＭＮ 、 ＳｉＣ、５ＬｓＮ４の
少なくとも１種の物質の皮膜よりなることを特徴とする
特許請求の範囲第１項記載の半導体装置用高電気絶縁性
基板。 - （５）第１被覆層と第２被覆層よりなる被覆膜厚が０．
５〜２０μｍであることを特徴とする特許請求の範囲第
１項記載の半導体装置用高電気絶縁性基板。 - （６） 金属板として侃−Ｗ１侃−出、α−Ｗ−田など
の粉末焼結体を用いることを特徴とする特許請求の範囲
第１項記載の半導体装置用高電気絶縁性基板。 - （７）金属板としてＷ１比、仮合金、ＮＬ金合金るいは
これらの複合板を用いることを特徴とする特許請求の範
囲第１項記載の半導体装置用高電気絶縁性基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101494A JPS60245153A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置用高電気絶縁性基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101494A JPS60245153A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置用高電気絶縁性基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60245153A true JPS60245153A (ja) | 1985-12-04 |
Family
ID=14302213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59101494A Pending JPS60245153A (ja) | 1984-05-18 | 1984-05-18 | 半導体装置用高電気絶縁性基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245153A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254450A (ja) * | 1986-04-28 | 1987-11-06 | Nissin Electric Co Ltd | 絶縁基体とその製造方法 |
| US7495378B2 (en) * | 2004-07-15 | 2009-02-24 | Ngk Insulators, Ltd. | Dielectric device |
| WO2023190661A1 (ja) * | 2022-04-01 | 2023-10-05 | 日東電工株式会社 | 積層体、放熱基板および積層体の製造方法 |
-
1984
- 1984-05-18 JP JP59101494A patent/JPS60245153A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62254450A (ja) * | 1986-04-28 | 1987-11-06 | Nissin Electric Co Ltd | 絶縁基体とその製造方法 |
| US7495378B2 (en) * | 2004-07-15 | 2009-02-24 | Ngk Insulators, Ltd. | Dielectric device |
| WO2023190661A1 (ja) * | 2022-04-01 | 2023-10-05 | 日東電工株式会社 | 積層体、放熱基板および積層体の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001203258A (ja) | 静電チャック部材およびその製造方法 | |
| JPH04277648A (ja) | ダイヤモンド・コーティングを施した静電チャック | |
| JP2008160097A (ja) | 静電チャック、静電チャックの製造方法および基板処理装置 | |
| TW200523374A (en) | Ag-base interconnecting film for flat panel display, ag-base sputtering target and flat panel display | |
| JPH0235475B2 (ja) | ||
| JP2002368069A (ja) | 静電吸着装置 | |
| JP3563832B2 (ja) | 表面還元を用いたフェライトの金属化方法 | |
| JPS60245153A (ja) | 半導体装置用高電気絶縁性基板 | |
| JP2010001505A (ja) | 成膜装置および成膜方法 | |
| JP3370489B2 (ja) | 静電チャック | |
| KR100913309B1 (ko) | 금속회로기판 | |
| JPS63124555A (ja) | 半導体装置用基板 | |
| JP4510358B2 (ja) | 静電チャックおよびその製造方法 | |
| JPH0629634A (ja) | フレキシブル回路基板 | |
| JPS6027188B2 (ja) | 半導体素子塔載用基板 | |
| JPH029457B2 (ja) | ||
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JP2008227190A (ja) | 静電チャック、静電チャックの製造方法および基板処理装置 | |
| JPS62122152A (ja) | 半導体装置用基板の製造方法 | |
| JPS61102744A (ja) | 半導体装置用基板およびその製造法 | |
| JP7188148B2 (ja) | スパッタリングターゲットおよび電極膜 | |
| JP2960644B2 (ja) | 表面処理された窒化アルミニウム基材 | |
| JP2859993B2 (ja) | 静電チャックの製造方法 | |
| JPS6221247A (ja) | 半導体装置用電気絶縁性基板 | |
| JPH1065294A (ja) | セラミックス配線基板およびその製造方法 |