JPS62254450A - 絶縁基体とその製造方法 - Google Patents

絶縁基体とその製造方法

Info

Publication number
JPS62254450A
JPS62254450A JP61098887A JP9888786A JPS62254450A JP S62254450 A JPS62254450 A JP S62254450A JP 61098887 A JP61098887 A JP 61098887A JP 9888786 A JP9888786 A JP 9888786A JP S62254450 A JPS62254450 A JP S62254450A
Authority
JP
Japan
Prior art keywords
ions
ceramic layer
metal substrate
substrate
diamond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61098887A
Other languages
English (en)
Other versions
JP2512898B2 (ja
Inventor
Yasunori Ando
靖典 安東
Eiji Kamijo
栄治 上條
Kiyoshi Ogata
潔 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61098887A priority Critical patent/JP2512898B2/ja
Publication of JPS62254450A publication Critical patent/JPS62254450A/ja
Application granted granted Critical
Publication of JP2512898B2 publication Critical patent/JP2512898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばIC1半導体素子等の電子デバイス
用のバ・ノケージや各種基板等に用いられる絶縁基体と
その製造方法に関する。
〔従来の技術〕
IC1半導体素子等の電子デバイスの小形化、高集積化
等の進展により、デバイスからの熱の放熱等が問題とな
ってきており、従来のアルミナ(Al203)製のパッ
ケージ、基板等に変わるものとして、■B e O−A
 I N s S t C等の熱伝導性の良好なセラミ
ックス基板、■鉄板にほうろうがけをしたほうろう基板
、■金属基板に絶縁物を接着剤で接着した基板、■金属
基板にセラミックス粉末を溶射した基板、■金属基板に
PVD法、CVD法等でセラミックス薄膜を成膜した基
板、■金属基板の表面に有機高分子の絶縁層を形成した
基板、等が提案検討されている。
〔従来の技術の問題点〕
しかしながら、上記のような絶縁基板にはそれぞれ次の
ような問題があり、いずれも満足すべきものとは言い難
い。
■ Bed、AlN5SiC等のセラミックス基板は、
アルミナ基板に比較して熱伝導性は5〜20倍高いが、
原料粉末の精製、粉末の粒度制御、成形、焼結等の工程
を経て製作されるため、工程が複雑である。更に高温下
(1500〜2000℃)での焼結を行わねばならず、
大面積の基板の製作が困難、熱歪みの発生、コスト高等
の欠点がある。特にBeOは熱伝導性が高いが、有毒物
質であり、高価であるため、非常に限定された分野にし
か利用できない。
■ はうろう基板は、650〜800℃の高温でほうろ
うフリットを溶融するため、絶縁層としてのほうろう層
が0.51以上と厚く、熱伝導性が劣る。はうろう層を
薄くする(0.1ms+以下)と、ピンホールの存在に
より絶縁耐圧が低下して実用化できない欠点がある。
■ 金属基板にアルミナ等の絶縁物を接着した基板では
、接着層での熱抵抗が増大すること、接着強度のばらつ
き等の欠点があり実用化はされていない。
■ 金属基板にセラミックス粉末を溶射した基板は、溶
射絶縁層にピンホールが多く、絶縁耐圧および絶縁層表
面の平滑性に欠ける等の欠点がある。
■ 金属基板にPVD法、CVD法等でセラミックス薄
膜を成膜した基板は、セラミックス薄膜の形成に500
℃以上の高温処理が必要であり、金属基板の選択余地、
基板のなまりによる強度低下環に問題がある。更に、薄
膜と金属基板との密着性が弱く、膜質のばらつきも大き
い等の欠点がある。
■ 有機高分子薄膜層を持つ基板は、高分子の耐熱性が
悪く、熱伝導性が小さく高熱放散性ではあり得ない等の
欠点がある。
〔発明の目的〕
そこでこの発明は、電気絶縁性、熱伝導性、信頼性、経
済性等に優れた絶縁基体とその製造方法を提供すること
を目的とする。
〔実施例〕
第1図は、この発明に係る絶縁基体の一例を示す拡大部
分断面図である。この実施例の絶縁基体2においては、
金属基体4上に電気絶縁性を有するセラミック層8が形
成されており、かつ金属基体4とセラミック層8の界面
付近に両者の構成物質から成る混合層6が形成されてい
る。
金属基体4の材質としては、熱伝導率が高くかつ熱膨張
率がデバイス等のそれに近いものを選択するのが好まし
く、例えばA!、A1合金、Cu5Cu合金、ステンレ
ス、F e −42N i %コバール等が採り得る。
また当該金属基体4の形状としては、用途等に応じて種
々のもの、例えばパンケージ状、各種基板状、ヒートシ
ンク状等が採り得る。
セラミック層8の種類としては、熱伝導性、電気絶縁性
に優れ誘電率が小さくかつ熱膨張率が搭載するデバイス
等のそれに近いものを選択するのが好ましく、例えば立
方晶窒化ホウ素(C−BN)、立方晶BNを含む窒化ホ
ウ素(BN)、窒化アルミニウム(AIN) 、リン化
ホウ素(BP)、ダイヤモンド、ダイヤモンド類似の炭
素等が採り得る。また当該セラミック層8および混合層
6は、金属基体4上の全面に形成されている場合もある
し、一部分に形成されている場合もある。
上記セラミック層8上には、用途等に応じて、デバイス
等を公知の手段で搭載したり、導体パターンを公知の手
段で形成したりすることができる。  ・上記のような
絶縁基体2の特徴を列挙すれば次の通りである。
■ 熱伝導性の優れた金属基体4上に熱伝導性および電
気絶縁性の優れたセラミ・ツクJi8を密着形成したも
のであるから、電気絶縁性および熱伝導性に優れている
■ しかも、金属基体4とセラミック層8間には接着剤
を用いておらず、また混合層6の存在によって金属基体
4とセラミック層8の界面の組成が連続的に変化したも
のとなるため、金属基体4とセラミック層8間の熱伝導
が非常に良い。
■ 更に、混合層6が言わば梗のような作用有するので
、セラミック層8の金属基体4に対する密着性が高く剥
離しにくい、また金属基体4とセラミック層8の熱膨張
率の違いを組成が連続的に変化している混合層6で吸収
できるためクランクの発生も起こらない、従って信頬性
が高い。
■ 金属基体4上のセラミック層8は十分に薄くするこ
とが可能であり、そのようにすればセラミック層8上に
載せられるデバイスと金属基体4との熱伝導を一層良く
することができる。
■ セラミックス基板単独の場合に比べて、大面積のも
のを容易にかつ安価に得ることができる。
第2図は、この発明に係る絶縁基体の他の例を示す拡大
部分断面図である。以下に上記絶縁基体2との相違点を
主に説明する。
この実施例の絶縁基体14においては、金属基体4上に
電気絶縁性を有する複数の(この例では二つの)互いに
異種のセラミック層8.12が積層されており、かつ金
属基体4とその上のセラミック層8問および各セラミッ
ク層8.12間の各界面付近に、その両側の構成物質か
ら成る混合層6.10がそれぞれ形成されている。
この場合、金属基体4やセラミック層8.12には前述
と同様のものが採り得る。但し、セラミック層の積層数
は必ずしもこの例のように2層に限られるものではない
上記絶縁基体14においては、前述した絶8!基体2と
同様の特徴に加えて、そのセラミック層8.12をそれ
ぞれ目的に応じた特性のものに選定でき、しかも混合層
10の存在によって両セラミック層8.12間の密着性
が高いという利点がある。
即ち、一般的に一つの材質では種々の特性全てを満足さ
せるのが難しいけれども、この絶縁基体14のように異
種のセラミック758.12を積層すれば、それぞれの
利点を生かしたものとすることができる。例えば金属基
体4とデバイス間の熱膨張率の差が大きいような場合を
想定すると、セラミック層8.12の熱膨張率をそれぞ
れ金属基体4、デバイスに近いものにすれば、クラック
等の発生を効果的に防止することができる。
第3図は、第1図のような絶縁基体をチ・ノブ用パッケ
ージに用いた一例を示す概略断面図である。
絶縁基体2のセラミック層8上に接着剤16で半導体、
IC等のチップ18を接着しており、当該チップ18の
電極部(図示省略)と金属基体4を絶縁物22を介在し
て貫通した外部接続用ピン24とをボンディングワイヤ
20でそれぞれ接続している。もっとも、これはほんの
−例であり、上記絶縁基体2や14がこのようなもの以
外に広く利用できるのは勿論である。
次に上記のような絶縁基体2および14の製造方法の一
例を第4図を参照して説明する。第4図は、この発明に
係る製造方法を実施する装置の一例を示す概略図である
前述したような金属基体4がホルダ30に取り付けられ
て真空容器(図示省略)内に収納されており、当該金属
基体4に向けて蒸発源32およびイオン源38が配置さ
れている。金属基体4は、予め表面を研磨および洗浄し
ておくのが好ましい。
蒸発源32は例えば電子ビーム蒸発源であり、蒸発材料
34を加熱蒸気化して蒸着物質36を金属基体4上に蒸
着させることができる。イオン源38は例えばパケット
型イオン源が好ましく、それによれば供給されたガスG
をイオン化して均一で大面積のイオン40を加速して金
属基体4に向けて照射することができるので、一度に大
面積の処理が可能になる。尚、42は金属基体4上に形
成される薄膜の膜厚モニタである。
上記蒸着物質36およびイオン40の種類は、金属基体
4上に形成しようとするセラミック層(8,12)の種
類に応じて例えば次のような組み合わせとする。
■ セラミック層が立方晶BNまたは立方晶BNを含む
BNの場合 蒸着物質36としてホウ素(B)、イオン40として窒
素(N)イオン。
■ セラミック層がAINの場合 蒸着物質36としてアルミニウム(Al)。イオン40
として窒素イオン。もっともこの場合、金属基体4がA
Iの場合は初期段階では当該金属基体4上にNイオンを
照射・注入するだけでも良い。
その際の注入量は、例えばlXl0”〜l x l Q
 Illイオン/cm”程度にするのが好ましい、その
ようにすれば、スパッタを抑え、かつ抵抗率の高いAI
Nを形成することができる。
■ セラミック層がBPの場合 蒸着物質36としてホウ素、イオン40としてリン(P
)イオン、またはその逆。
■ セラミック層がダイヤモンドまたはダイヤモンド類
似の炭素の場合 蒸着物質36として炭素(C)。イオン40として炭素
イオン、水素イオン、アルゴン等の不活性ガスイオンの
1種以上、あるいはそれにダイヤモンド形成促進用にケ
イ素イオンを加えたもの。
成膜に際しては、真空容器内を例えば10−S〜10−
’To r r程度にまで排気した後、蒸発源32から
の上述のような蒸着物質36を金属基体4上に蒸着させ
るのと同時に、またはそれと交互に、イオン源38から
の上述のようなイオン40を金属基体4に向けて照射す
る。
これによって金属基体4上に、成膜の初期段階で前述し
たような混合層6が形成され、更に引き続いて前述した
ようなセラミック層8が形成され、その結果例えば第1
図に示したような絶縁基体2が得られる。また、上記の
ような蒸着およびイオン照射を、蒸着物質36とイオン
40の少なくとも一方の種類を変えて複数回行うことに
よって、例えば第2図に示したようなm縁基体14を得
ることができる。尚、セラミック層の膜厚は、例えば膜
厚モニタ42を用いて所望のものに制御することができ
る。
上記の場合、蒸着物質/照射イオンの粒子比(m酸比)
は、セラミック層の種類に応じて適切な値をそれぞれ選
ぶものとする。
また、イオン40の加速エネルギーは、40KeV程度
以下にするのが好ましい、これは、エネルギーがそれ以
上になると、イオン40のスパッタ作用により平滑な膜
面が得られな(なる恐れがあると共に、セラミック層の
内部に欠陥等の損傷部が多くなって良質のセラミック層
が得られなくなる恐れがあるからである。
更に、金属基体4の表面を加熱手段(図示省略)によっ
て例えば数百〜500℃程度にまで加熱しながら膜形成
をしても良く、そのようにすれば上記損傷部や注入イオ
ンによるボリュームを軽減させることができると共に、
膜形成の反応を促進することができる場合もある。
上記のような製造方法の特徴を列挙すれば次の通りであ
る。
■ 比較的低温(例えば数百℃以下)で処理できるため
、熱による歪み、クランクの発生が無く、良質の膜形成
を行うことができる。
■ 不純物が少なく、膜質、膜厚の均一なセラミック層
が得られるため、電気絶縁性および熱伝導性に優れた絶
縁基体が得られる。
■ セラミック層として薄いものを形成可能であり、従
ってこの点からも熱伝導性の高い絶縁基体が得られる。
■ 混合層によって密着性の高いセラミック層が得られ
るので、信幀性の高い絶縁基体が得られる。
■ 表面の平滑性の良いセラミック層が得られるため、
チップ、回路パターン等との密着性の良い絶縁基体が得
られる。
■ 一度に大面積の処理が可能である等のため、絶縁基
体の低コスト化が可能である。
〔発明の効果〕
以上のようにこの発明によれば、電気絶縁性、熱伝導性
、信頬性、経済性等に優れた絶縁基体が得られる。
【図面の簡単な説明】
第1図は、この発明に係る絶縁基体の一例を示す拡大部
分断面図である。第2図は、この発明に係る絶縁基体の
他の例を示す拡大部分断面図である。第3図は、第1図
のような絶縁基体をチップ用パッケージに用いた一例を
示す概略断面図である。第4図は、この発明に係る製造
方法を実施する装置の一例を示す概略図である。 2.14・・・実施例に係る絶縁基体、4・・・金属基
体′、6.10・・・混合層、8,12・・・セラミッ
ク層、32・・・蒸発源、36・・・蒸着物質、38・
・・イオン源、40・・・イオン。

Claims (8)

    【特許請求の範囲】
  1. (1)金属基体上に電気絶縁性を有するセラミック層が
    形成されており、かつ両者の界面付近に両者の構成物質
    から成る混合層が形成されていることを特徴とする絶縁
    基体。
  2. (2)上記セラミック層が、立方晶BN、立方晶BNを
    含むBN、AlN、BP、ダイヤモンドおよびダイヤモ
    ンド類似の炭素から選ばれた1種から成ることを特徴と
    する特許請求の範囲第1項記載の絶縁基体。
  3. (3)金属基体上に電気絶縁性を有する複数の互いに異
    種のセラミック層が積層されており、かつ金属基体とそ
    の上のセラミック層間および各セラミック層間の各界面
    付近に、その両側の構成物質から成る混合層がそれぞれ
    形成されていることを特徴とする絶縁基体。
  4. (4)上記セラミック層の少なくとも一つが、立方晶B
    N、立方晶BNを含むBN、AlN、BP、ダイヤモン
    ドおよびダイヤモンド類似の炭素から選ばれた1種から
    成ることを特徴とする特許請求の範囲第3項記載の絶縁
    基体。
  5. (5)真空中で金属基体に対して、蒸気化された物質の
    蒸着と加速されたイオンの照射とを行うことによって、
    当該金属基体上に電気絶縁性を有するセラミック層を、
    かつ両者の界面付近に両者の構成物質から成る混合層を
    形成することを特徴とする絶縁基体の製造方法。
  6. (6)上記蒸気化された物質が、B、Al、PおよびC
    から選ばれた1種から成り、上記加速されたイオンが、
    Nイオン、Pイオン、Bイオン、Cイオンおよび不活性
    ガスイオンから選ばれた1種から成り、かつ上記セラミ
    ック層が、立方晶BN、立方晶BNを含むBN、AlN
    、BP、ダイヤモンドおよびダイヤモンド類似の炭素か
    ら選ばれた1種から成ることを特徴とする特許請求の範
    囲第5項記載の絶縁基体の製造方法。
  7. (7)真空中で金属基体に対して、蒸気化された物質の
    蒸着と加速されたイオンの照射とを、蒸着物質と照射イ
    オンの少なくとも一方の種類を変えて複数回行うことに
    よって、当該金属基体上に電気絶縁性を有する複数の互
    いに異種のセラミック層を積層し、かつ金属基体とその
    上のセラミック層間および各セラミック層間の各界面付
    近に、その両側の構成物質から成る混合層を形成するこ
    とを特徴とする絶縁基体の製造方法。
  8. (8)上記蒸気化された物質が、B、Al、PおよびC
    から選ばれた1種から成り、上記加速されたイオンが、
    Nイオン、Pイオン、Bイオン、Cイオンおよび不活性
    ガスイオンから選ばれた1種から成り、かつ上記セラミ
    ック層が、立方晶BN、立方晶BNを含むBN、AlN
    、BP、ダイヤモンドおよびダイヤモンド類似の炭素か
    ら選ばれた1種から成ることを特徴とする特許請求の範
    囲第7項記載の絶縁基体の製造方法。
JP61098887A 1986-04-28 1986-04-28 絶縁基体とその製造方法 Expired - Fee Related JP2512898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61098887A JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61098887A JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Publications (2)

Publication Number Publication Date
JPS62254450A true JPS62254450A (ja) 1987-11-06
JP2512898B2 JP2512898B2 (ja) 1996-07-03

Family

ID=14231649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61098887A Expired - Fee Related JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Country Status (1)

Country Link
JP (1) JP2512898B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353390A (ja) * 2001-05-30 2002-12-06 Tokuyama Corp ヒートシンク及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60195094A (ja) * 1984-03-15 1985-10-03 Agency Of Ind Science & Technol ダイヤモンド薄膜の製造方法
JPS60245153A (ja) * 1984-05-18 1985-12-04 Sumitomo Electric Ind Ltd 半導体装置用高電気絶縁性基板
JPS6287496A (ja) * 1985-10-11 1987-04-21 Nissin Electric Co Ltd 単結晶窒化アルミニウム膜の作製方法
JPS62170474A (ja) * 1986-01-23 1987-07-27 Agency Of Ind Science & Technol レ−ザ蒸着装置
JPS62211369A (ja) * 1986-03-11 1987-09-17 Dainippon Printing Co Ltd 化合物薄膜およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60195094A (ja) * 1984-03-15 1985-10-03 Agency Of Ind Science & Technol ダイヤモンド薄膜の製造方法
JPS60245153A (ja) * 1984-05-18 1985-12-04 Sumitomo Electric Ind Ltd 半導体装置用高電気絶縁性基板
JPS6287496A (ja) * 1985-10-11 1987-04-21 Nissin Electric Co Ltd 単結晶窒化アルミニウム膜の作製方法
JPS62170474A (ja) * 1986-01-23 1987-07-27 Agency Of Ind Science & Technol レ−ザ蒸着装置
JPS62211369A (ja) * 1986-03-11 1987-09-17 Dainippon Printing Co Ltd 化合物薄膜およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353390A (ja) * 2001-05-30 2002-12-06 Tokuyama Corp ヒートシンク及びその製造方法
WO2002099879A1 (en) * 2001-05-30 2002-12-12 Tokuyama Corporation Heat sink and its manufacturing method
US6758264B2 (en) 2001-05-30 2004-07-06 Tokuyama Corporation Heat sink and its manufacturing method

Also Published As

Publication number Publication date
JP2512898B2 (ja) 1996-07-03

Similar Documents

Publication Publication Date Title
US4875284A (en) Process for producing a package for packing semiconductor devices
US4720401A (en) Enhanced adhesion between metals and polymers
US3540926A (en) Nitride insulating films deposited by reactive evaporation
US5250327A (en) Composite substrate and process for producing the same
JPS62254450A (ja) 絶縁基体とその製造方法
JPS60128625A (ja) 半導体素子搭載用基板
JPS63124555A (ja) 半導体装置用基板
JPS62254449A (ja) 複合基体とその製造方法
JPH0754834B2 (ja) ダイヤモンド膜製半導体基板の製造方法
JP3569093B2 (ja) 配線基板およびその製造方法
JPS62263660A (ja) パツケ−ジとその製造方法
JPS62257794A (ja) 積層配線基板とその製造方法
JPS62256648A (ja) 配線基板とその製造方法
JPS62255137A (ja) フイルムキヤリヤ形基板とその製造方法
JPS5848954A (ja) テ−プキヤリア型ic用基板
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
EP0564693A1 (en) Film carrier type substrate and method of manufacturing the same
JPS62122152A (ja) 半導体装置用基板の製造方法
JPS60128262A (ja) 高熱伝導性複合回路基板の製造方法
JPS6214445A (ja) エレクトロニクス部品用複合材料
JP2986948B2 (ja) AlN回路基板
JPS63285941A (ja) 電子回路基板,電子回路基板の製造方法及び電子回路装置
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPH05287500A (ja) フィルムキャリア形基板の製造方法
JPS6130042A (ja) 半導体素子搭載用基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees