JP2512898B2 - 絶縁基体とその製造方法 - Google Patents

絶縁基体とその製造方法

Info

Publication number
JP2512898B2
JP2512898B2 JP61098887A JP9888786A JP2512898B2 JP 2512898 B2 JP2512898 B2 JP 2512898B2 JP 61098887 A JP61098887 A JP 61098887A JP 9888786 A JP9888786 A JP 9888786A JP 2512898 B2 JP2512898 B2 JP 2512898B2
Authority
JP
Japan
Prior art keywords
metal substrate
substrate
ceramic layer
ceramic
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61098887A
Other languages
English (en)
Other versions
JPS62254450A (ja
Inventor
靖典 安東
栄治 上條
潔 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61098887A priority Critical patent/JP2512898B2/ja
Publication of JPS62254450A publication Critical patent/JPS62254450A/ja
Application granted granted Critical
Publication of JP2512898B2 publication Critical patent/JP2512898B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばIC、半導体素子等の電子デバイス
用のパッケージや各種基板等に用いられる絶縁基体とそ
の製造方法に関する。
〔従来の技術〕
IC、半導体素子等の電子デバイスの小形化、高集積化
等の進展により、デバイスからの熱の放熱等が問題とな
ってきており、従来のアルミナ(Al2O3)製のパッケー
ジ、基板等に変わるものとして、BeO、AlN、SiC等の
熱伝導性の良好なセラミックス基板、鉄板にほうろう
がけをしたほうろう基板、金属基板に絶縁物を接着剤
で接着した基板、金属基板にセラミックス粉末を溶射
した基板、金属基板にPVD法、CVD法等でセラミックス
薄膜を成膜した基板、金属基板の表面に有機高分子の
絶縁層を形成した基板、等が提案検討されている。
〔従来の技術の問題点〕
しかしながら、上記のような絶縁基板にはそれぞれ次
のような問題があり、いずれも満足すべきものとは言い
難い。
BeO、AlN、SiC等のセラミックス基板は、アルミナ
基板に比較して熱伝導性は5〜20倍高いが、原料粉末の
精製、粉末の粒度制御、成形、焼結等の工程を経て製作
されるため、工程が複雑である。更に高温下(1500〜20
00℃)での焼結を行わねばならず、大面積の基板の製作
が困難、熱歪みの発生、コスト高等の欠点がある。特に
BeOは熱伝導性が高いが、有毒物質であり、高価である
ため、非常に限定された分野にしか利用できない。
ほうろう基板は、650〜800℃の高温でほうろうフリ
ットを溶融するため、絶縁層としてのほうろう層が0.5m
m以上と厚く、熱伝導性が劣る。ほうろう層を薄くする
(0.1mm以下)と、ピンホールの存在により絶縁耐圧が
低下して実用化できない欠点がある。
金属基板にアルミナ等の絶縁物を接着した基板で
は、接着層での熱抵抗が増大すること、接着強度のばら
つき等の欠点があり実用化はされていない。
金属基板にセラミックス粉末を溶射した基板は、溶
射絶縁層にピンホールが多く、絶縁耐圧および絶縁層表
面の平滑性に欠ける等の欠点がある。
金属基板にPVD法、CVD法等でセラミックス薄膜を成
膜した基板は、セラミックス薄膜の形成に500℃以上の
高温処理が必要であり、金属基板の選択余地、基板のな
まりによる強度低下等に問題がある。更に、薄膜と金属
基板との密着性が弱く、膜質のばらつきも大きい等の欠
点がある。
有機高分子薄膜層を持つ基板は、高分子の耐熱性が
悪く、熱伝導性が小さく高熱放散性ではあり得ない等の
欠点がある。
〔発明の目的〕
そこでこの発明は、電気絶縁性、熱伝導性、信頼性、
経済性等に優れた絶縁基体とその製造方法を提供するこ
とを目的とする。
〔実施例〕
第1図は、この発明に係る絶縁基体の一例を示す拡大
部分断面図である。この実施例の絶縁基体2において
は、金属基体4上に電気絶縁性を有する化合物系のセラ
ミック層8が形成されており、かつ金属基体4とセラミ
ック層8の界面付近に両者の構成物質が混じり合って成
る混合層6が形成されている。例えば、金属基体4を銅
(Cu)とし、セラミック層8を窒化ホウ素(BN)とする
と、金属基体4とセラミック層8の界面付近に、CuとB
とNとが混じり合って成る混合層6が形成されている。
金属基体4の材質としては、熱伝導率が高くかつ熱膨
張率がデバイス等のそれに近いものを選択するのが好ま
しく、例えばAl、Al合金、Cu、Cu合金、ステンレス、Fe
−42Ni、コバール等が採り得る。また当該金属基体4の
形状としては、用途等に応じて種々のもの、例えばパッ
ケージ状、各種基板状、ヒートシンク状等が採り得る。
セラミック層8の種類としては、熱伝導性、電気絶縁
性に優れ誘電率が小さくかつ熱膨張率が搭載するデバイ
ス等のそれに近いものを選択するのが好ましく、例えば
立方晶窒化ホウ素(C−BN)、立方晶BNを含む窒化ホウ
素(BN)、窒化アルミニウム(AlN)、リン化ホウ素(B
P)等が採り得る。また当該セラミック層8および混合
層6は、金属基体4上の全面に形成されている場合もあ
るし、一部分に形成されている場合もある。
上記セラミック層8上には、用途等に応じて、デバイ
ス等を公知の手段で搭載したり、導体パターンを公知の
手段で形成したりすることができる。
上記のような絶縁基体2の特徴を列挙すれば次の通り
である。
熱伝導性の優れた金属基体4上に熱伝導性および電
気絶縁性の優れたセラミック層8を密着形成したもので
あるから、電気絶縁性および熱伝導性に優れている。
しかも、金属基体4とセラミック層8間には接着剤
を用いておらず、また混合層6の存在によって金属基体
4とセラミック層8の界面の組成が連続的に変化したも
のとなるため、金属基体4とセラミック層8間の熱伝導
が非常に良い。
更に、混合層6が言わば楔のような作用をするの
で、セラミック層8の金属基体4に対する密着性が高く
剥離しにくい。また金属基体4とセラミック層8の熱膨
張率の違いを組成が連続的に変化している混合層6で吸
収できるためクラックの発生も起こらない。従って信頼
性が高い。
金属基体4上のセラミック層8は十分に薄くするこ
とが可能であり、そのようにすればセラミック層8上に
載せられるデバイスと金属基体4との熱伝導を一層良く
することができる。
セラミックス基板単独の場合に比べて、大面積のも
のを容易にかつ安価に得ることができる。
第2図は、この発明に係る絶縁基体の他の例を示す拡
大部分断面図である。以下に上記絶縁基体2との相違点
を主に説明する。
この実施例の絶縁基体14においては、金属基体4上
に、いずれも化合物系のものであって電気絶縁性を有す
る複数の(この例では二つの)互いに異種のセラミック
層8、12が積層されており、かつ金属基体4とその上の
セラミック層8間および各セラミック層8、12間の各界
面付近に、その両側の構成物質が混じり合って成る混合
層6、10がそれぞれ形成されている。例えば、セラミッ
ク層8を窒化ホウ素(BN)とし、セラミック層12を窒化
アルミニウム(AlN)とすると、両セラミック層8およ
び12の界面付近に、BとNとAlとが混じり合って成る混
合層10が形成されている。混合層6の例については前述
のとおりである。
この場合、金属基体4やセラミック層8、12には前述
と同様のものが採り得る。但し、セラミック層の積層数
は必ずしもこの例のように2層に限られるものではな
い。
上記絶縁基体14においては、前述した絶縁基体2と同
様の特徴に加えて、そのセラミック層8、12をそれぞれ
目的に応じた特性のものに選定でき、しかも混合層10の
存在によって両セラミック層8、12間の密着性が高いと
いう利点がある。即ち、一般的に一つの材質では種々の
特性全てを満足させるのが難しいけれども、この絶縁基
体14のように異種のセラミック層8、12を積層すれば、
それぞれの利点を生かしたものとすることができる。例
えば金属基体4とデバイス間の熱膨張率の差が大きいよ
うな場合を想定すると、セラミック層8、12の熱膨張率
をそれぞれ金属基体4、デバイスに近いものにすれば、
クラック等の発生を効果的に防止することができる。
第3図は、第1図のような絶縁基体をチップ用パッケ
ージに用いた一例を示す概略断面図である。絶縁基体2
のセラミック層8上に接着剤16で半導体、IC等のチップ
18を接着しており、当該チップ18の電極部(図示省略)
と金属基体4を絶縁物22を介在して貫通した外部接続用
ピン24とをボンディングワイヤ20でそれぞれ接続してい
る。もっとも、これはほんの一例であり、上記絶縁基体
2や14がこのようなもの以外に広く利用できるのは勿論
である。
次に上記のような絶縁基体2および14の製造方法の一
例を第4図を参照して説明する。第4図は、この発明に
係る製造方法を実施する装置の一例を示す概略図であ
る。
前述したような金属基体4がホルダ30に取り付けられ
て真空容器(図示省略)内に収納されており、当該金属
基体4に向けて蒸発源32およびイオン源38が配置されて
いる。金属基体4は、予め表面を研磨および洗浄してお
くのが好ましい。蒸発源32は例えば電子ビーム蒸発源で
あり、蒸発材料34を加熱蒸気化して蒸着物質36を金属基
体4上に蒸着させることができる。イオン源38は例えば
バケット型イオン源が好ましく、それによれば供給され
たガスGをイオン化して均一で大面積のイオン40を加速
して金属基体4に向けて照射することができるので、一
度に大面積の処理が可能になる。尚、42は金属基体4上
に形成される薄膜の膜厚モニタである。
上記蒸着物質36およびイオン40の種類は、金属基体4
上に形成しようとするセラミック層(8、12)の種類に
応じて例えば次のような組み合わせとする。
セラミック層が立方晶BNまたは立方晶BNを含むBNの
場合 蒸着物質36としてホウ素(B)。イオン40として窒素
(N)イオン。
セラミック層がAlNの場合 蒸着物質36としてアルミニウム(Al)。イオン40とし
て窒素イオン。もっともこの場合、金属基体4がAlの場
合は初期段階では当該金属基体4上にNイオンを照射・
注入するだけでも良い。その際の注入量は、例えば1×
1016〜1×1018イオン/cm2程度にするのが好ましい。そ
のようにすれば、スパッタを抑え、かつ抵抗率の高いAl
Nを形成することができる。
セラミック層がBPの場合 蒸着物質36としてホウ素。イオン40としてリン(P)
イオン。またはその逆。
成膜に際しては、真空容器内を例えば10-5〜10-7Torr
程度にまで排気した後、蒸発源32からの上述のような蒸
着物質36を金属基体4上に蒸着させるのと同時に、また
はそれと交互に、イオン源38からの上述のようなイオン
40を金属基体4に向けて照射する。
これによって金属基体4上に、成膜の初期段階で前述
したような混合層6が形成され、更に引き続いて前述し
たようなセラミック層8が形成され、その結果例えば第
1図に示したような絶縁基体2が得られる。セラミック
層8が形成されるのは、蒸着物質36とイオン40との化合
作用による。
また、上記のような蒸着およびイオン照射を、蒸着物
質36とイオン40の少なくとも一方の種類を変えて複数回
行うことによって、例えば第2図に示したような絶縁基
体14を得ることができる。尚、セラミック層の膜厚は、
例えば膜厚モニタ42を用いて所望のものに制御すること
ができる。
前記の混合層形成作用を詳しく説明すると、照射した
イオンは、加速されており、 その運動エネルギーによって自ら金属基体に注入さ
れる(注入作用)、 照射したイオンの一部は、注入と同時に金属基体の
構成元素を弾き出す(スパッタ作用)、 照射したイオンの一部は、同時にまたは交互に蒸着
される蒸着物質を金属基体に押し込む(押し込み作
用)、 といった主としてこれら3作用を惹き起こし、それによ
って金属基体とその上に形成されるセラミック層との界
面付近に、金属基体の元素(例えばCu)、蒸着物質の元
素(例えばB)および照射イオンの元素(例えばN)の
3元素が一様に、または主として各元素の質量から決ま
るマイグレーション効果に依存して、これら3元素が混
じり合って成る混合層が形成される。セラミック層間の
混合層形成についても上記と同様である。
上記の場合、蒸着物質/照射イオンの粒子比(組成
比)は、セラミック層の種類に応じて適切な値をそれぞ
れ選ぶものとする。
また、イオン40の加速エネルギーは、40KeV程度以下
にするのが好ましい。これは、エネルギーがそれ以上に
なると、イオン40のスパッタ作用により平滑な膜面が得
られなくなる恐れがあると共に、セラミック層の内部に
欠陥等の損傷部が多くなって良質のセラミック層が得ら
れなくなる恐れがあるからである。
更に、金属基体4の表面を加熱手段(図示省略)によ
って例えば数百〜500℃程度にまで加熱しながら膜形成
をしても良く、そのようにすれば上記損傷部や注入イオ
ンによるボリュームを軽減させることができると共に、
膜形成の反応を促進することができる場合もある。
上記のような製造方法の特徴を列挙すれば次の通りで
ある。
比較的低温(例えば数百℃以下)で処理できるた
め、熱による歪み、クラックの発生が無く、良質の膜形
成を行うことができる。
不純物が少なく、膜質、膜厚の均一なセラミック層
が得られるため、電気絶縁性および熱伝導性に優れた絶
縁基体が得られる。
セラミック層として薄いものを形成可能であり、従
ってこの点からも熱伝導性の高い絶縁基体が得られる。
混合層によって密着性の高いセラミック層が得られ
るので、信頼性の高い絶縁基体が得られる。
表面の平滑性の良いセラミック層が得られるため、
チップ、回路パターン等との密着性の良い絶縁基体が得
られる。
一度に大面積の処理が可能である等のため、絶縁基
体の低コスト化が可能である。
〔発明の効果〕
この発明の絶縁基体によれば、次のような効果を奏す
る。
熱伝導性の優れた金属基体上に熱伝導性および電気
絶縁性の優れたセラミック層を密着形成したものである
から、電気絶縁性および熱伝導性に優れている。
金属基体とセラミック層間には接着剤を用いておら
ず、また混合層の存在によって金属基体とセラミック層
の界面の組成が連続的に変化したものとなるため、金属
基体とセラミック層間の熱伝導が非常に良い。セラミッ
ク層自体の熱伝導率がいかに高くても、当該セラミック
層と金属基体間の熱伝導が良くなければ、表面に実装さ
れるデバイス等からの熱を金属基体へ効率良く伝えるこ
とはできず絶縁基体全体としては放熱性の悪いものにな
るけれども、この発明の絶縁基体では、混合基の存在に
よってセラミック層と金属基体間の熱伝導が非常に良
く、従って表面に実装されるデバイス等からの熱をセラ
ミック層を経由して金属基体へ効率良く伝えることがで
きるので、放熱性の非常に高い絶縁基体を実現すること
ができる。
混合層が言わば楔のような作用をするので、セラミ
ック層の金属基体に対する密着性が高く剥離しにくい。
また金属基体とセラミック層の熱膨張率の違いを組成が
連続的に変化している混合層で吸収できるため、ヒート
サイクルが加わってもセラミック層と金属基体間にクラ
ックが発生しにくい。従って信頼性の非常に高い絶縁基
体を実現することができる。
金属基体上のセラミック層は十分に薄くすることが
可能であり、そのようにすればセラミック層上に載せら
れるデバイスと金属基体との熱伝導を一層良くすること
ができる。
セラミックス基板単独の場合に比べて、大面積のも
のを容易にかつ安価に得ることができる。
セラミック層を複数層にすれば、その各セラミック
層をそれぞれ目的に応じた特性のものに選定してそれぞ
れの利点を生かすことができ、それによって全体として
種々の特性に優れた絶縁基体を容易に実現することがで
きる。しかも混合層の存在によって、上記およびと
同様、セラミック層間の熱伝導が非常に良く、またセミ
ック層間の密着性が高くかつクラック発生も起こらない
ので、複数のセラミック層を積層しても、放熱性および
信頼性の非常に高い絶縁基体を実現することができる。
この発明の製造方法によれば、次のような効果を奏す
る。
a) 比較的低温で処理ができるため、熱による歪み、
クラックの発生が無く、良質の膜形成を行うことができ
る。
b) 不純物が少なく、膜質、膜厚の均一なセラミック
層が得られるため、電気絶縁性および熱伝導性に優れた
絶縁基体が得られる。
c) セラミック層として薄いものを形成可能であり、
従ってこの点からも熱伝導性の高い絶縁基体が得られ
る。
d) 蒸着とイオン照射の併用によって、化合物系のセ
ラミック層を合成すると共に、当該セラミック層と金属
基体との界面付近に混合層を形成するので、簡単な工程
によって、セラミック層と金属基体間の熱伝導が非常に
良くて放熱性の非常に高い、かつセラミック層と金属基
体間にクラックが発生しにくくて信頼性の非常に高い絶
縁基体を得ることができる。
e) 照射イオンのエネルギーを3keV〜10keVというよ
うに、実施例中に記載した40keV程度以下の範囲内でも
比較的低くするので、照射イオンによるセラミック層表
面でのスパッタ作用およびセラミック層内部での損傷部
発生がより少なくなり、しかも混合層は十分に形成する
ことができる。スパッタ作用がより少なくなる結果、表
面の平滑性の良い良質のセラミック層を形成することが
できる。表面の平滑性の良いセラミック層が得られる結
果、チップ、回路パターン等の密着性の良い絶縁基体を
得ることができ、それによってチップ等からの熱をセラ
ミック層へひいては金属基体へ効率良く伝えることがで
きるので、この意味からも放熱性が向上すると共に、表
面に形成する回路パターンが剥離しにくくなるので、こ
の意味からも信頼性の高い絶縁基体を得ることができ
る。しかも照射イオンによるセラミック層内部での損傷
部発生がより少なくなる結果、損傷部の少ない良質のセ
ラミック層が得られ、それによって電気絶縁性および熱
伝導性に優れた絶縁基体を得ることができる。しかも混
合層を十分に形成することができる結果、上記d)に示
した効果を十分に奏することができる。
f) 一度に大面積の処理が可能である等のため、絶縁
基体の低コスト化が可能である。
g) 複数のセラミック層を積層すれば、各セラミック
層の利点を生かすことによって全体として種々の特性に
優れた絶縁基体を容易に得ることができる。しかも複数
のセラミック層間にも混合層を形成するので、セラミッ
ク層間の熱伝導が非常に良くて放熱性が非常に高く、か
つセラミック層間においてもクラック発生が起こりにく
くて信頼性の非常に高い絶縁基体を得ることができる。
【図面の簡単な説明】
第1図は、この発明に係る絶縁基体の一例を示す拡大部
分断面図である。第2図は、この発明に係る絶縁基体の
他の例を示す拡大部分断面図である。第3図は、第1図
のような絶縁基体をチップ用パッケージに用いた一例を
示す概略断面図である。第4図は、この発明に係る製造
方法を実施する装置の一例を示す概略図である。 2,14……実施例に係る絶縁基体、4……金属基体、6,10
……混合層、8,12……セラミック層、32……蒸発源、36
……蒸着物質、38……イオン源、40……イオン。
フロントページの続き (56)参考文献 特開 昭60−245153(JP,A) 特開 昭60−195094(JP,A) 特開 昭62−170474(JP,A) 特開 昭62−211369(JP,A) 特開 昭58−2022(JP,A) 特開 昭62−87496(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】金属基体上に電気絶縁性を有する化合物系
    のセラミック層(但し窒化アルミニウムを除く)が形成
    されており、かつ金属基体とセラミック層の界面付近に
    両者の構成物質が混じり合って成る混合層が形成されて
    いることを特徴とする絶縁基体。
  2. 【請求項2】金属基体上にいずれも化合物系のものであ
    って電気絶縁性を有する複数の互いに異種のセラミック
    層が積層されており、かつ金属基体とその上のセラミッ
    ク層間および各セラミック層間の各界面付近に、その両
    側の構成物質が混じり合って成る混合層がそれぞれ形成
    されていることを特徴とする絶縁基体。
  3. 【請求項3】真空中で金属基体に対して、蒸気化された
    物質の蒸着と3keV〜10keVのエネルギーに加速されたイ
    オンの照射とを行うことによって、当該金属基体上に、
    前記蒸気化された物質と前記加速されたイオンが化合し
    て成り電気絶縁性を有する化合物系のセラミック層(但
    し窒化アルミニウムを除く)を形成し、かつ金属基体と
    セラミック層の界面付近に両者の構成物質が混じり合っ
    て成る混合層を形成することを特徴とする絶縁基体の製
    造方法。
  4. 【請求項4】真空中で金属基体に対して、蒸気化された
    物質の蒸着と3keV〜10keVのエネルギーに加速されたイ
    オンの照射とを、蒸着物質と照射イオンの少なくとも一
    方の種類を変えて複数回行うことによって、当該金属基
    体上に、前記蒸気化された物質と前記加速されたイオン
    とが化合して成るいずれも化合物系のものであって電気
    絶縁性を有する複数の互いに異種のセラミック層を積層
    し、かつ金属基体とその上のセラミック層間および各セ
    ラミック層間の各界面付近に、その両側の構成物質が混
    じり合って成る混合層を形成することを特徴とする絶縁
    基体の製造方法。
JP61098887A 1986-04-28 1986-04-28 絶縁基体とその製造方法 Expired - Fee Related JP2512898B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61098887A JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61098887A JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Publications (2)

Publication Number Publication Date
JPS62254450A JPS62254450A (ja) 1987-11-06
JP2512898B2 true JP2512898B2 (ja) 1996-07-03

Family

ID=14231649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61098887A Expired - Fee Related JP2512898B2 (ja) 1986-04-28 1986-04-28 絶縁基体とその製造方法

Country Status (1)

Country Link
JP (1) JP2512898B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4815065B2 (ja) * 2001-05-30 2011-11-16 株式会社トクヤマ ヒートシンク及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60195094A (ja) * 1984-03-15 1985-10-03 Agency Of Ind Science & Technol ダイヤモンド薄膜の製造方法
JPS60245153A (ja) * 1984-05-18 1985-12-04 Sumitomo Electric Ind Ltd 半導体装置用高電気絶縁性基板
JPH0635360B2 (ja) * 1985-10-11 1994-05-11 日新電機株式会社 単結晶窒化アルミニウム膜の作製方法
JPS62170474A (ja) * 1986-01-23 1987-07-27 Agency Of Ind Science & Technol レ−ザ蒸着装置
JPS62211369A (ja) * 1986-03-11 1987-09-17 Dainippon Printing Co Ltd 化合物薄膜およびその製造方法

Also Published As

Publication number Publication date
JPS62254450A (ja) 1987-11-06

Similar Documents

Publication Publication Date Title
US4875284A (en) Process for producing a package for packing semiconductor devices
JPS59156998A (ja) 窒化ほう素皮膜及びその製造方法
US5250327A (en) Composite substrate and process for producing the same
JP2512898B2 (ja) 絶縁基体とその製造方法
JPS60128625A (ja) 半導体素子搭載用基板
JPS63124555A (ja) 半導体装置用基板
Fiegl et al. Diamond films as thermal conductors and electrical insulators applied to semiconductor power modules
JPH0447978B2 (ja)
JPH0754834B2 (ja) ダイヤモンド膜製半導体基板の製造方法
JPS58103156A (ja) 半導体素子塔載用基板
JPH07283499A (ja) 電子部品用複合基板
JP3383892B2 (ja) 半導体実装構造体の製造方法
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
JPS62254449A (ja) 複合基体とその製造方法
JPS62257794A (ja) 積層配線基板とその製造方法
JPS62255137A (ja) フイルムキヤリヤ形基板とその製造方法
JPS62182182A (ja) 金属化面を有する窒化アルミニウム焼結体
JPS62263660A (ja) パツケ−ジとその製造方法
JPS62256648A (ja) 配線基板とその製造方法
JPS5848954A (ja) テ−プキヤリア型ic用基板
JPS59184586A (ja) 半導体素子搭載用回路基板
JP3620908B2 (ja) 回路基板及びこの回路基板を含む半導体装置
JPH01216561A (ja) 半導体装置のダイボンディング用基板
JP2004327508A (ja) 金属ビアホールを有する回路基板の製造方法及び回路基板
JP2986948B2 (ja) AlN回路基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees