JPH01216561A - 半導体装置のダイボンディング用基板 - Google Patents
半導体装置のダイボンディング用基板Info
- Publication number
- JPH01216561A JPH01216561A JP4158988A JP4158988A JPH01216561A JP H01216561 A JPH01216561 A JP H01216561A JP 4158988 A JP4158988 A JP 4158988A JP 4158988 A JP4158988 A JP 4158988A JP H01216561 A JPH01216561 A JP H01216561A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- diamond layer
- substrate
- face
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000010432 diamond Substances 0.000 claims abstract description 19
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 19
- 238000005219 brazing Methods 0.000 claims abstract description 11
- 229910001182 Mo alloy Inorganic materials 0.000 claims abstract description 6
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract 3
- 238000006243 chemical reaction Methods 0.000 abstract description 7
- 239000000203 mixture Substances 0.000 abstract description 3
- 238000001556 precipitation Methods 0.000 abstract description 3
- 239000010453 quartz Substances 0.000 abstract description 3
- 239000012495 reaction gas Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 3
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 238000000151 deposition Methods 0.000 abstract 1
- 238000007599 discharging Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 238000010292 electrical insulation Methods 0.000 description 11
- 239000000919 ceramic Substances 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000833 kovar Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- WHOPEPSOPUIRQQ-UHFFFAOYSA-N oxoaluminum Chemical compound O1[Al]O[Al]1 WHOPEPSOPUIRQQ-UHFFFAOYSA-N 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【産業上の利用分野〕
この発明は、すぐれた電気絶縁性および放熱性を有し、
かつ半導体チップとのろう付け性および形成回路との密
着性にもすぐれた半導体装置のダイボンディング用基板
に関するものである。
かつ半導体チップとのろう付け性および形成回路との密
着性にもすぐれた半導体装置のダイボンディング用基板
に関するものである。
一般に、半導体装置のダイボンディング用基板としては
、特開昭６１−３００４２号公報に記載されるように、
Ｆｅ−４２％Ｎｌの組成を有する４２７０イや、Ｆｅ−
２９％Ｎ１−１７％Ｃｏの組成を有するコバールなどの
高Ｎｌ含有のＦｅ系合金製本体の半導体チップろう付け
面および回路形成面側を、電気絶縁性を確保する目的で
Ａｌ２Ｏ２，ＢｅＯ。
、特開昭６１−３００４２号公報に記載されるように、
Ｆｅ−４２％Ｎｌの組成を有する４２７０イや、Ｆｅ−
２９％Ｎ１−１７％Ｃｏの組成を有するコバールなどの
高Ｎｌ含有のＦｅ系合金製本体の半導体チップろう付け
面および回路形成面側を、電気絶縁性を確保する目的で
Ａｌ２Ｏ２，ＢｅＯ。
ＳｉＣ，ＡｆｉＮ、あるいはＳ ｉ ｓ Ｎ ４などか
らなる平均層厚：３〜１５−のセラミックス層で被覆し
てなるものが広く用いられている。
らなる平均層厚：３〜１５−のセラミックス層で被覆し
てなるものが広く用いられている。
一方、近年の電子機器の高性能化および軽薄短小化に伴
い、半導体装置の集積回路も高密度化する傾向にあり、
この結果、例えば基板と半導体チップ間の電気絶縁性お
よび熱伝導性に問題が生じてきている。すなわち、集積
回路の高密度化に伴い、基板のセラミックス層が半導体
チップや、これに形成された回路との間でコンデンサ化
し、集積回路に電気的悪影響を及ぼすようになるもので
あり、これは、前記セラミック層が高い誘電率をもった
めで、このような問題点を解決するためには、セラミッ
クス層を２０μｓ以上の厚さに厚くする必要がある。
い、半導体装置の集積回路も高密度化する傾向にあり、
この結果、例えば基板と半導体チップ間の電気絶縁性お
よび熱伝導性に問題が生じてきている。すなわち、集積
回路の高密度化に伴い、基板のセラミックス層が半導体
チップや、これに形成された回路との間でコンデンサ化
し、集積回路に電気的悪影響を及ぼすようになるもので
あり、これは、前記セラミック層が高い誘電率をもった
めで、このような問題点を解決するためには、セラミッ
クス層を２０μｓ以上の厚さに厚くする必要がある。
しかし、基板におけるセラミックス層を厚くすると、放
熱性が著しく低下し、高温のために半導体装置が十分機
能しなくなるという問題が生じるようになる。
熱性が著しく低下し、高温のために半導体装置が十分機
能しなくなるという問題が生じるようになる。
そこで、本発明者等は、上述のような観点から、放熱性
および電気絶縁性にすぐれた半導体装置のダイボンディ
ング用基板を開発すべ（研究を行なった結果、基板本体
をＷ、Ｗ合金、Ｍｏ、またはＭｏ合金で構成し、これの
半導体チップろう付け面および回路形成面側に通常の化
学蒸着法を用いてダイヤモンド層を形成すると、上記の
従来基板を構成する高Ｎ１含有のＦｅ系合金の表面に実
用的規模でダイヤモンド層を形成するのは不可能である
が、上記のＷＳＷ合金、ＭｏｓおよびＭ。
および電気絶縁性にすぐれた半導体装置のダイボンディ
ング用基板を開発すべ（研究を行なった結果、基板本体
をＷ、Ｗ合金、Ｍｏ、またはＭｏ合金で構成し、これの
半導体チップろう付け面および回路形成面側に通常の化
学蒸着法を用いてダイヤモンド層を形成すると、上記の
従来基板を構成する高Ｎ１含有のＦｅ系合金の表面に実
用的規模でダイヤモンド層を形成するのは不可能である
が、上記のＷＳＷ合金、ＭｏｓおよびＭ。
合金の表面には著しく速い気相析出速度で、かつ密着性
にすぐれた状態でダイヤモンド層を形成することができ
、しかもこのダイヤモンド層は従来基板におけるセラミ
ック層と比較して一段とすぐれた電気絶縁性と放熱性を
有し、さらに半導体チップとのろう付け性および成形回
路との密着性にもすぐれたものであるという知見を得た
のである。
にすぐれた状態でダイヤモンド層を形成することができ
、しかもこのダイヤモンド層は従来基板におけるセラミ
ック層と比較して一段とすぐれた電気絶縁性と放熱性を
有し、さらに半導体チップとのろう付け性および成形回
路との密着性にもすぐれたものであるという知見を得た
のである。
この発明は、上記知見にもとづいてなされたものであっ
て、Ｗ、Ｗ合金、Ｍ□、またはＭｏ合金からなる基板本
体の半導体チップろう付け面および回路形成面側を、平
均層厚＝０．１〜２０−のダイヤモンド層で被覆してな
る電気絶縁性および放熱性のすぐれた半導体装置のダイ
ボンディング用基板に特徴を有するものである。
て、Ｗ、Ｗ合金、Ｍ□、またはＭｏ合金からなる基板本
体の半導体チップろう付け面および回路形成面側を、平
均層厚＝０．１〜２０−のダイヤモンド層で被覆してな
る電気絶縁性および放熱性のすぐれた半導体装置のダイ
ボンディング用基板に特徴を有するものである。
なお、この発明の基板におけるダイヤモンド層は、通常
の化学蒸着法やプラズマ化学蒸着法、さらに光化学蒸着
法などによって形成することができ、またこのダイヤモ
ンド層自体の熱伝導率は、約５ｃａ１／ｃＩｌ−８ｅｃ
・℃と大き（、−万態膨張係数が２．３Ｘ １０’／’
Ｃと小さく、したがって放熱性にすぐれると共に、半導
体チップとの整合性にもすぐれ、さらに誘電率も５．６
８（５００〜１ｏ００Ｈｚ）と小さいので十分な電気絶
縁性を示すが、その平均層厚がＯ，ｌａ未満では所望の
放熱性、整合性、および電気絶縁性を確保することがで
きず、一方その平均層厚を２０−を越えて厚くしても、
前記作用効果が飽和し、より一層の向上効果はみられな
いことから、その平均層厚を０．１〜２０ＩＩＩａと定
めた。
の化学蒸着法やプラズマ化学蒸着法、さらに光化学蒸着
法などによって形成することができ、またこのダイヤモ
ンド層自体の熱伝導率は、約５ｃａ１／ｃＩｌ−８ｅｃ
・℃と大き（、−万態膨張係数が２．３Ｘ １０’／’
Ｃと小さく、したがって放熱性にすぐれると共に、半導
体チップとの整合性にもすぐれ、さらに誘電率も５．６
８（５００〜１ｏ００Ｈｚ）と小さいので十分な電気絶
縁性を示すが、その平均層厚がＯ，ｌａ未満では所望の
放熱性、整合性、および電気絶縁性を確保することがで
きず、一方その平均層厚を２０−を越えて厚くしても、
前記作用効果が飽和し、より一層の向上効果はみられな
いことから、その平均層厚を０．１〜２０ＩＩＩａと定
めた。
つぎに、この発明の基板を実施例により具体的に説明す
る。
る。
基板本体として、平面寸法： ２５ｍＸ２５ｍｍ、厚さ
；０’、８ｎ＋の寸法を有し、かつそれぞれ第１表に示
される材質の焼結板材を用意し、ついで第１図に概略説
明図で示されるマイクロ波放電による化学蒸着装置を用
い、前記基板本体Ｂを石英反応管Ａ内に装着し、反応管
Ａ内を真空脱気した後、反応管Ａの頂部よりＣＨ４とＨ
２の混合反応ガスＦ（ＣＨ，／Ｈ２−容量比で１／９９
）を炉内圧力を２０トルに保持しながら、’ ！１０’
Ｏｍｌ／鰭の割合で導入すると共に、これに２００Ｗの
マイクロ波を付与してプラズマを発生させ、それぞれ気
相析出反応を所定時間待なわしめて、第１表に示される
平均層厚のダイヤモンド層を形成することによって本発
明基板１〜１７をそれぞれ製造した。
；０’、８ｎ＋の寸法を有し、かつそれぞれ第１表に示
される材質の焼結板材を用意し、ついで第１図に概略説
明図で示されるマイクロ波放電による化学蒸着装置を用
い、前記基板本体Ｂを石英反応管Ａ内に装着し、反応管
Ａ内を真空脱気した後、反応管Ａの頂部よりＣＨ４とＨ
２の混合反応ガスＦ（ＣＨ，／Ｈ２−容量比で１／９９
）を炉内圧力を２０トルに保持しながら、’ ！１０’
Ｏｍｌ／鰭の割合で導入すると共に、これに２００Ｗの
マイクロ波を付与してプラズマを発生させ、それぞれ気
相析出反応を所定時間待なわしめて、第１表に示される
平均層厚のダイヤモンド層を形成することによって本発
明基板１〜１７をそれぞれ製造した。
なお、第１図の化学蒸着装置において、Ｃはプランジャ
、Ｄはウェーブガイド、Ｅはマグネトロン、Ｇは排ガス
をそれぞれ示すものである。
、Ｄはウェーブガイド、Ｅはマグネトロン、Ｇは排ガス
をそれぞれ示すものである。
また、比較の目的で、基板本体として４２７０イおよび
コバールからなり、かつ同じ寸法の圧延板材を用意し、
これの片面に通常のプラズマ化学蒸着法にて、同じ（第
２表に示される平均厚層の各種のセラミックス層を形成
することによって従来基板１〜１６をそれぞれ製造した
。
コバールからなり、かつ同じ寸法の圧延板材を用意し、
これの片面に通常のプラズマ化学蒸着法にて、同じ（第
２表に示される平均厚層の各種のセラミックス層を形成
することによって従来基板１〜１６をそれぞれ製造した
。
つぎに、この結果得られた各種の基板について、電気絶
縁性を評価する目的で絶縁耐圧試験を行ない、またダイ
ヤモンド層およびセラミックス層の密着性を評価する目
的でスクラッチテストを行なった。
縁性を評価する目的で絶縁耐圧試験を行ない、またダイ
ヤモンド層およびセラミックス層の密着性を評価する目
的でスクラッチテストを行なった。
なお、絶縁耐圧試験は、Ｊ Ｉ Ｓ −Ｃ２１１０にも
と第 １ 表 第 ２ 表 づき、直径＝６關の上下の電極間に基板をはさみ、これ
に５００ｖの電圧を印加し、１時間保持の条件で行ない
、この間の通電の有無を観察し、第１表に示した。
と第 １ 表 第 ２ 表 づき、直径＝６關の上下の電極間に基板をはさみ、これ
に５００ｖの電圧を印加し、１時間保持の条件で行ない
、この間の通電の有無を観察し、第１表に示した。
また、スクラッチテストは、通常のスクラッチテスター
を用い、荷重スピード：１ＯＮ／ｓｉｎの条件で行ない
、臨界荷重を測定したが、第１表には１０回の試験の平
均値として示した。
を用い、荷重スピード：１ＯＮ／ｓｉｎの条件で行ない
、臨界荷重を測定したが、第１表には１０回の試験の平
均値として示した。
第１表に示される結果から、本発明基板１〜１７は、い
ずれもダイヤモンド層が従来基板１〜１０におけるセラ
ミック層と同等のすぐれた密着性を有し、一方電気絶縁
性については従来基板に比して一段とすぐれたものであ
ることが明らかである。
ずれもダイヤモンド層が従来基板１〜１０におけるセラ
ミック層と同等のすぐれた密着性を有し、一方電気絶縁
性については従来基板に比して一段とすぐれたものであ
ることが明らかである。
また、４２７０イおよびコバールからなる圧延板材の表
面に、直接ダイヤモンド層を形成する試みを行なったが
、この場合ダイヤモンドの析出はきわめて遅く、実用規
模でダイヤモンド層を形成することができないものであ
った。
面に、直接ダイヤモンド層を形成する試みを行なったが
、この場合ダイヤモンドの析出はきわめて遅く、実用規
模でダイヤモンド層を形成することができないものであ
った。
上述のように、この発明の基板は、Ｗ％Ｗ合金、Ｍｏｓ
およびＭｏ合金からなる基板本体の半導体チップろう付
け面および回路形成面側に強固に接合したダイヤモンド
層によって、すぐれた電気絶縁性およｑ放熱性が確保さ
れ、かつこのダイヤモンド層は半導体チップとのろう付
け性および形成回路との密着性にもすぐれているので、
高い発熱を伴なう高集積度の半導体装置のダイポンディ
ング用基板として十分実用に供することができるなど工
業上有用な特性を有するのである。
およびＭｏ合金からなる基板本体の半導体チップろう付
け面および回路形成面側に強固に接合したダイヤモンド
層によって、すぐれた電気絶縁性およｑ放熱性が確保さ
れ、かつこのダイヤモンド層は半導体チップとのろう付
け性および形成回路との密着性にもすぐれているので、
高い発熱を伴なう高集積度の半導体装置のダイポンディ
ング用基板として十分実用に供することができるなど工
業上有用な特性を有するのである。
第１図はダイヤモンド層の形成に用いたマイクロ波放電
による化学蒸着装置を示す概略説明図である。 Ａ・・・石英反応管、 Ｂ・・・基板本体、Ｃ・
・・プランジャ、 Ｄ・・・ウェーブガイド、
Ｅ・・・マグネトロン Ｆ・・・混合反応ガス、
Ｄ・・・排ガス。
による化学蒸着装置を示す概略説明図である。 Ａ・・・石英反応管、 Ｂ・・・基板本体、Ｃ・
・・プランジャ、 Ｄ・・・ウェーブガイド、
Ｅ・・・マグネトロン Ｆ・・・混合反応ガス、
Ｄ・・・排ガス。
Claims (1)
- （１）Ｗ、Ｗ合金、ＭｏまたはＭｏ合金からなる基板本
体の半導体チップろう付け面および回路形成面側を、平
均層厚：０．１〜２０μｍのダイヤモンド層で被覆して
成る半導体装置のダイボンディング用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158988A JPH01216561A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置のダイボンディング用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4158988A JPH01216561A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置のダイボンディング用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216561A true JPH01216561A (ja) | 1989-08-30 |
Family
ID=12612613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4158988A Pending JPH01216561A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置のダイボンディング用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216561A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184059B1 (en) * | 1991-06-21 | 2001-02-06 | Canon Kabushiki Kaisha | Process of making diamond-metal ohmic junction semiconductor device |
| US6335863B1 (en) * | 1998-01-16 | 2002-01-01 | Sumitomo Electric Industries, Ltd. | Package for semiconductors, and semiconductor module that employs the package |
-
1988
- 1988-02-24 JP JP4158988A patent/JPH01216561A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184059B1 (en) * | 1991-06-21 | 2001-02-06 | Canon Kabushiki Kaisha | Process of making diamond-metal ohmic junction semiconductor device |
| US6335863B1 (en) * | 1998-01-16 | 2002-01-01 | Sumitomo Electric Industries, Ltd. | Package for semiconductors, and semiconductor module that employs the package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4875284A (en) | Process for producing a package for packing semiconductor devices | |
| US4409079A (en) | Method of metallizing sintered ceramics | |
| JPS62207789A (ja) | 窒化アルミニウム製基材の表面構造及びその製造法 | |
| JPH0945757A (ja) | 静電チャック | |
| JPH03211860A (ja) | 半導体パッケージ | |
| JPH01216561A (ja) | 半導体装置のダイボンディング用基板 | |
| US5250327A (en) | Composite substrate and process for producing the same | |
| JPS58103156A (ja) | 半導体素子塔載用基板 | |
| JPH022836B2 (ja) | ||
| JPH09260473A (ja) | 静電チャック | |
| JPS60128625A (ja) | 半導体素子搭載用基板 | |
| JPH01216560A (ja) | 半導体装置のダイボンディング用基板 | |
| JP3383892B2 (ja) | 半導体実装構造体の製造方法 | |
| JPS61240629A (ja) | 基板の製造方法 | |
| JP2512898B2 (ja) | 絶縁基体とその製造方法 | |
| JPS62182182A (ja) | 金属化面を有する窒化アルミニウム焼結体 | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP3569093B2 (ja) | 配線基板およびその製造方法 | |
| JPS60128697A (ja) | 半導体素子搭載用多層配線基板 | |
| JP2003017551A (ja) | ウエハ支持部材 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPS6236090A (ja) | 窒化アルミニウムの金属化方法 | |
| JPS59184586A (ja) | 半導体素子搭載用回路基板 | |
| JPS59115544A (ja) | 半導体素子搭載用基板 | |
| JPH0760869B2 (ja) | 高熱伝導性絶縁基板 |