JPS61240629A - 基板の製造方法 - Google Patents

基板の製造方法

Info

Publication number
JPS61240629A
JPS61240629A JP8155985A JP8155985A JPS61240629A JP S61240629 A JPS61240629 A JP S61240629A JP 8155985 A JP8155985 A JP 8155985A JP 8155985 A JP8155985 A JP 8155985A JP S61240629 A JPS61240629 A JP S61240629A
Authority
JP
Japan
Prior art keywords
substrate
diamond
thin film
silicon
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8155985A
Other languages
English (en)
Other versions
JPH0665210B2 (ja
Inventor
Nobuaki Shohata
伸明 正畑
Kazutaka Fujii
和隆 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8155985A priority Critical patent/JPH0665210B2/ja
Publication of JPS61240629A publication Critical patent/JPS61240629A/ja
Publication of JPH0665210B2 publication Critical patent/JPH0665210B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は表面平坦性の良好なダイヤモンドを含む薄膜を
具備した基板の製造方法に関する。
(従来技術及びその問題点) 近年の半導体技術の進展は極めて著るしく、高集積化微
細化が進められ半導体集積回路の高密度形成技術が大量
の情報を高速で処理する必要性から検討され続けている
。これに伴って、集積回路の構成要素であるトランジス
タ、ダイオード、抵抗体、ないしは配線材料から1回路
の動作時に発生して来る熱の処理の問題は極めて深刻な
問題となっている。同様の問題は、半導体レーザダイオ
ードの場合にも生じており、素子からの発熱によって、
素子自体の温度上昇が起り特性低下したり更にはなはだ
しい場合には、素子が破壊するという問題が生じている
この様な問題を解決する方法として、素子からの熱を速
やかに逃がして、素子の温度上昇を抑えることが要求さ
れ、高集積化と伴に高熱伝導性を有する放熱基板の重要
度が増加しでいる。
更に放熱基板ないしはヒートシンク材に要求される特性
は高熱伝導性のみではなく、同時に絶縁性、絶縁耐圧や
高周波綿!特性等の電気特性、史に表面の平坦性等の諸
性質4重要である。
即ち、通常の半導体素子の放熱板は熱伝導の良好な銅、
アルミニウム、モリブデン、タングステン、金ないしは
銀等の金属を用いるが、半導体素子から金属放熱板への
電流のリークが発生すると素子の動作が不可能になる。
このため素子と金属放熱板との間の電気的絶縁が取れし
かも熱伝導性に優れた材料が要求されるわけである。
絶縁耐圧は、同様の理由で素子の電気的破壊強度の強い
ことが要求され耐圧は高り屯のほど望まし込。
高周波誘電特性は、信号遅延時間に関係している。高周
波回路ないしはマイクロ波回路素子の線路の特性が誘電
率と誘電損失で決められ、信号遅延時間は誘電率の小さ
いもの#lど短ぐ、また誘電損失の小さhものtなど信
号の減衰が少ないために材料の誘電率や誘電損失は/J
−ざいものほど優れていると云える。
以上の様な熱的特性や電気特性の諸要求即ち、高熱伝導
性で絶縁性に優れまた誘電率やum損失の小さい材料に
は、ダイヤモンド、立方晶窒化ホウ素、シリコンカーバ
イト%窒化アルミニウム。
酸化ぺjl IJウム等が仰られている。
従来これらの材料は通常単結晶ないしけ、多結晶のバル
ク状態で使用されるがいずれの材料の合成も1800℃
以上の超高温度か5万気圧以上の超高圧でなければ合成
することすら困難てきわめて高価であった。また熱伝導
基板材料としての加工木極めてむつかしかった。
しかしながら、最近ダイヤモンドとカーボンを含むダイ
ヤモンド状薄膜又はダイヤモンド薄膜(以下これら全ダ
イヤモンド状薄膜と略称する。)を低圧低温で合成する
方法が開発されている。
即ちこのダイヤモンド状薄膜の合成には室温ないしけ9
00℃程度に加熱したシリコンあるいはサファイアない
しけモリブデン等の基板上にイオン化した炭素原子を衝
突させ膜状でダイヤモンドを合成する方法(%開昭59
−174507号公報)、直流高周波ないしけマイクロ
波放電プラズマによって炭化水素を分解・励起し基板上
にダイヤモンド状薄膜として堆積する方法(特開昭58
−91100号公報など)、化学輸送法等種々考案され
ダイヤモンド状薄膜が比較的容易に得られるようになっ
た。この方法によれば先に述べた様な粉末の焼結のため
に超高圧、超高温全必要とせず、また大面積化も容易で
あり、低価格で製造でき実用性は高い。
通常この方法で得られるダイヤモンド状薄膜の生成速度
は、1時間当90.1ミクロンから数ミクロンの程度で
ある。実用上からは10ミクロン以上の厚みがあれば充
分であるが、厚みを厚くすると膜表面の平坦性が悪化し
てしまうという問題がある。膜の平坦性が悪く、表面に
凹凸が存在すると表面への配線の際に断線した9、容量
成分や誘導成分が混入して信号遅延時間特性が悪化する
問題が発生したり、素子への熱接触が悪くなる問題もあ
る。
またダイヤモンド状薄膜へ不純物をドープして半導体化
する際にも表面の凹凸の存在は問題であシ、表面平坦性
の良好なダイヤモンド状薄膜が要望されている。
膜の平坦度は良好のものほど良いのであるが実用上は2
00八以下の凹凸であれば問題はない。しかしながら従
来の方法では200A以下の平坦度で10ミクロン以上
のダイヤモンド状薄膜ヲ得ることは困難であった。
(発明の目的) 本発明は、上述の問題を除去した表面平坦度の良好なダ
イヤモンド薄膜を備えた基板を製造する方法を提供する
ところにある。
(発明の構成) 本発明は第1の基板上にダイヤモンド薄膜又はダイヤモ
ンド状薄膜を形成する工程と、このダイヤモンド薄膜又
はダイヤモンド状薄膜上に接合層を形成する工程と、接
合層上に第2の基板を接合する工程と、前記第1の基板
を除去する工程とを含むことを特徴とする任意の厚みの
表面平坦性の良好なダイヤモンド状薄膜1[面上に具備
せしめた基板を得る方法を提供できる。
(構成の詳細な説明) 本発明において用いる第1の基板は表面ができるだけ平
坦にできることが必要であり、基板表面の凹凸の大きさ
によって最終的に得られるダイヤモンド状薄膜の表面の
平坦度が決定される。第1の基板の材料は最後に剥離で
きるか研磨ないしはエツチング等によって容易に溶解で
きる材料とすれば良く、シリコン、モリブデンサファイ
アあるいけ、石英ガラス音用すれは良い。ダイヤモンド
状薄膜は公知のどの方法も使用することができる。
堆積するダイヤモンド状薄膜の厚みは絶縁耐圧を考える
と厚い方が望ましいが、5μ以上あれば実用土問題はな
い。膜の厚みが5μ以上になると先に述べた薄膜の合成
技術では、表面の平坦度は0.1μ以上の凹凸が発生す
るのが普通である。
次にダイヤモンド状薄膜の上に接合層を形成する。接合
層はタイヤセンド状薄膜と前記第1の基板の間の接着強
度が充分取れかつダイヤモンドの熱伝導性を弱めない様
に高熱伝導性材料で厚みを薄くできるものが良い。
接合層の材料としてはチタン、白金、金等の金属膜を組
み合わせて用いるのが適当である。ガラスによる封着も
可能であるのでガラス膜を接合層として用いても良い。
次に第2の基板全接合層に接着し、最後に第1の基板を
研磨ないしは溶解尋の手段で取り除く。
以上の工程を経ることによって、表面平坦性が極めて良
好なダイヤモンド膜を具備した基板の製造ができる。
(実施例) 以下図面を用いて本発明の詳細な説明する。
第1の基板lとして、厚み0.3IIII11のシリコ
ン基板を用いダイヤモンド状薄膜2は、13.56 M
HZの高周波無極放′亀によって、CHaとH,の混合
ガスを励起させることにより堆積させた(第1図(a)
)。
シリコン基板は鏡面ωf磨により研磨したものを用いた
。表面の平坦度はダイヤモンド針を用いたタリステップ
(表面あらさ測定器)で評価し、100八以下の凹凸し
たものを用いた。
ダイヤモンド状薄膜の表面荒らさは0.5μ程度。
であった。
接合層3としては’l’i、Pt、Au fそれぞれ0
3μ0.2μおよび0.5μの厚みで蒸着積l−ジメタ
ライズしたものを用いた(第1図(b))。第2の基板
4には、同様のメタライズを行った厚み0.3 mmの
シリコン基板を用い、Au層の融着によって接合した(
Ml図(C))。また第2の基板として銅板音用いたも
のも作製した。
Mlの基板1の除去は研磨によって行ったが、シリコン
基板が除去された部分は研磨されないので格別の問題は
なかった(第1図(d])。研磨によっても除去できな
いシリコン、銅の残部が存在する場合はさらに公知の他
の方法で容易に除去できる。
以上の結果得られたダイヤモンド状薄膜の表面は極めて
平坦でほぼ鏡面となったものが得られた。
タリステップによる評価では、凹凸は100八 以下で
あった。
(発明の効果) 以上詳細に説明したように、本発明によれば、任意の基
板上に大面積で平面平坦性の良好なダイヤモンド状薄M
を具備した基板が容易に得られる。
本発明によって得られるダイヤモンド状薄膜はその表面
が極めて平坦であるため各種のメタライジングが容易に
行なえ、放熱基板としての実用件が高い。またその表面
にイオン注入等の加工を行うことも可能であるのでダイ
ヤモンド半導体基板としての利用もでき実用的価値は極
めて大きい。
【図面の簡単な説明】
第1図は本発明の基板の製造方法の実施例を示す図であ
る。 図中、■は第1の基板、  2ii:ダイヤモンド状薄
膜、3は接合層、4け第2の基板である。 第1図 :ダイヤモンド状薄膜 :第1の基板 :接合層 ;第2の基板

Claims (1)

    【特許請求の範囲】
  1.  第1の基板上にダイヤモンド薄膜又はダイヤモンド状
    薄膜を形成する工程と、このダイヤモンド薄膜又はダイ
    ヤモンド状薄膜上に接合層を形成する工程と、この接合
    層上に第2の基板を接合する工程と、前記第1の基板を
    除去する工程とを備えたことを特徴とする基板の製造方
    法。
JP8155985A 1985-04-17 1985-04-17 基板の製造方法 Expired - Lifetime JPH0665210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8155985A JPH0665210B2 (ja) 1985-04-17 1985-04-17 基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8155985A JPH0665210B2 (ja) 1985-04-17 1985-04-17 基板の製造方法

Publications (2)

Publication Number Publication Date
JPS61240629A true JPS61240629A (ja) 1986-10-25
JPH0665210B2 JPH0665210B2 (ja) 1994-08-22

Family

ID=13749643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8155985A Expired - Lifetime JPH0665210B2 (ja) 1985-04-17 1985-04-17 基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0665210B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218000A (ja) * 1991-10-30 1993-08-27 Internatl Business Mach Corp <Ibm> 半導体装置を平坦化する方法
EP0707338A2 (en) * 1994-10-13 1996-04-17 STMicroelectronics S.r.l. Wafer of semiconductor material for fabricating integrated semiconductor devices, and process for its fabrication
US6171931B1 (en) 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
JP2002353390A (ja) * 2001-05-30 2002-12-06 Tokuyama Corp ヒートシンク及びその製造方法
US6982210B2 (en) 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218000A (ja) * 1991-10-30 1993-08-27 Internatl Business Mach Corp <Ibm> 半導体装置を平坦化する方法
EP0707338A2 (en) * 1994-10-13 1996-04-17 STMicroelectronics S.r.l. Wafer of semiconductor material for fabricating integrated semiconductor devices, and process for its fabrication
EP0707338A3 (ja) * 1994-10-13 1996-05-15 Sgs Thomson Microelectronics
US5855693A (en) * 1994-10-13 1999-01-05 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
US6171931B1 (en) 1994-12-15 2001-01-09 Sgs-Thomson Microelectronics S.R.L. Wafer of semiconductor material for fabricating integrated devices, and process for its fabrication
JP2002353390A (ja) * 2001-05-30 2002-12-06 Tokuyama Corp ヒートシンク及びその製造方法
WO2002099879A1 (en) * 2001-05-30 2002-12-12 Tokuyama Corporation Heat sink and its manufacturing method
US6758264B2 (en) 2001-05-30 2004-07-06 Tokuyama Corporation Heat sink and its manufacturing method
US6982210B2 (en) 2003-07-10 2006-01-03 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for manufacturing a multilayer semiconductor structure that includes an irregular layer

Also Published As

Publication number Publication date
JPH0665210B2 (ja) 1994-08-22

Similar Documents

Publication Publication Date Title
TW268147B (en) Heat dissipation seat and its production process
US5934542A (en) High strength bonding tool and a process for production of the same
JPH06506318A (ja) セラミック静電チャック
JP2002313781A (ja) 基板処理装置
US5354717A (en) Method for making a substrate structure with improved heat dissipation
US5441791A (en) Laminated diamond substrate
JPS61240629A (ja) 基板の製造方法
EP1513191B1 (en) Heating apparatus having electrostatic adsorption function
JP4315774B2 (ja) 異種材料複合体およびその製造方法
TWI226100B (en) Improved fluorine doped SiO2 film and method of fabrication
JPH0526758B2 (ja)
JPH0447978B2 (ja)
JPS63124555A (ja) 半導体装置用基板
WO2007084501A2 (en) Method for manufacturing smooth diamond heat sinks
JPS58103156A (ja) 半導体素子塔載用基板
JPH0223639A (ja) 電子装置
JPS62226645A (ja) 配線基板
JPS59184586A (ja) 半導体素子搭載用回路基板
JPS62159444A (ja) 半導体装置の製造方法
JPH0964478A (ja) 半導体素子およびその形成方法
JPH04245463A (ja) ダイヤモンドヒートシンク
JPH11111777A (ja) ボンディングツール
JPS61108191A (ja) 多層回路基板
JPH01216561A (ja) 半導体装置のダイボンディング用基板
JPH01216560A (ja) 半導体装置のダイボンディング用基板